CN104966731B - 具有三明治栅极介质结构的hemt器件及其制备方法 - Google Patents
具有三明治栅极介质结构的hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN104966731B CN104966731B CN201510392175.6A CN201510392175A CN104966731B CN 104966731 B CN104966731 B CN 104966731B CN 201510392175 A CN201510392175 A CN 201510392175A CN 104966731 B CN104966731 B CN 104966731B
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- dielectric layer
- dielectric
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 96
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims abstract description 41
- 238000002161 passivation Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 21
- 238000010276 construction Methods 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005253 cladding Methods 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 297
- 229910002601 GaN Inorganic materials 0.000 description 41
- 239000000463 material Substances 0.000 description 25
- 229910002704 AlGaN Inorganic materials 0.000 description 20
- 238000005036 potential barrier Methods 0.000 description 13
- 230000005684 electric field Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 238000009826 distribution Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000005611 electricity Effects 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 229910052593 corundum Inorganic materials 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910001845 yogo sapphire Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001803 electron scattering Methods 0.000 description 2
- 238000003682 fluorination reaction Methods 0.000 description 2
- -1 fluorine ions Chemical class 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000001846 repelling effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体器件领域，提供一种具有三明治栅极介质结构的HEMT器件及其制备方法，所述HEMT器件包括：衬底；位于衬底上的缓冲层；位于缓冲层上的GaN层；位于GaN层上的势垒层、源电极和漏电极，势垒层背离GaN层的一侧具有凹槽；位于源电极、漏电极和除凹槽以外的势垒层上的钝化层；包覆凹槽表面和钝化层表面的第一介质层；位于第一介质层上的第二介质层，第二介质层内含氟离子；位于第二介质层和除第二介质层以外的第一介质层上的第三介质层；与第三介质层接触的栅电极；与源电极接触的源极焊盘以及与漏电极接触的漏极焊盘。本发明能够实现HEMT器件大阈值电压常关型操作的同时有效提升器件的击穿电压。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种具有三明治栅极介质结构的HEMT器件及其制备方法。
背景技术
功率开关器件按照器件导通时是否需要在栅极施加开启偏压分为常开型(耗尽型)和常关型(增强型)两种类型。常关型功率开关器件在栅电极不施加偏压情况下，器件即处于关断状态，相对于常开型类型，常关型器件在实际应用中具有更安全、节能同时简化电路设计等方面优势，因此具有重要的研究价值和广阔的应用市场。另一方面，耐击穿电压大小也是衡量现代功率器件综合性能的重要指标之一，基于宽禁带材料的功率器件其各种结构设计已经被实验证明能有效提高器件击穿电压。未来新型常关型高压功率器件在能源汽车、风能和太阳能等可再生能源发电以及国防军用设施电力系统控制等众多领域将具有广泛的应用前景。
传统的窄带隙功率器件性能已经接近材料的理论极限。氮化镓(GaN)是继以硅(Si)和砷化镓(GaAs)为代表的第一代和二代半导体材料之后，近年来快速发展起来的第三代宽禁带半导体材料的典型代表。GaN材料具有大的带隙(3.4eV)、高的电子饱和漂移速度、高的临界击穿场强和好的化学稳定性等优点。它的异质结构(以AlGaN/GaN异质结构为代表)界面存在大密度的界面正极化电荷，可以诱导出高密度的二维电子气(2DEG)(＞1013cm-2)作为导电沟道，并且由于GaN沟道材料无故意掺杂，电子在沟道内能够保持很高的迁移率(＞1000cm2V-1s-1)。因此，GaN基材料功率器件将具有更低的开关电能损耗和更优的频率特性，特别适合制作高电子迁移率晶体管(HEMT)。
GaN基材料HEMT器件由于具有2DEG导电沟道，因此它天然属于常开型器件类型。为了获得HEMT器件的常关型操作，在实际器件制作过程中需要对栅极AlGaN势垒层进行特别技术加工，从而在栅极零偏压下即可切断栅极下2DEG导电沟道。目前主流的两种方案是采用刻蚀掉栅极势垒层的凹槽栅结构和对势垒层进行氟离子注入的氟化栅结构。
图1a为现有技术一给出的HEMT器件的结构示意图。如图1a所示，AlGaN作为势垒层，AlGaN/GaN界面由于大量的带正电极化电荷而诱导高密度2DEG出现在该界面。2DEG沟道由于上面势垒层被直接刻蚀而切断，不平整的GaN刻蚀表面将作为器件开启的导电沟道。图1a示出的为栅极AlGaN势垒层刻蚀形成凹槽栅方案的器件，在器件制备过程中，直接刻蚀掉栅极AlGaN势垒层可以去除原界面处正极化电荷所形成的电场，因此可以切断2DEG沟道而达到常关型操作，但是，这种方法以不平整的栅极GaN刻蚀表面作为器件开启的导电沟道，器件的导通电阻一般比较大。图1b为现有技术二给出的HEMT器件的结构示意图。如图1b所示，栅极区域AlGaN势垒层通过氟离子注入而带负电从而排斥AlGaN/GaN界面处的2DEG，因此该方案可以使器件实现常关型操作。引入氟离子杂质的AlGaN/GaN界面沟道将作为器件开启的导电沟道。图1b示出的为氟离子注入势垒层形成氟化栅结构常关型GaN基HEMT器件，利用氟离子带负电荷形成的电场抵消原极化电荷形成电场，可以抑制2DEG在栅极区域的形成而达到常关型操作的目的。然而，注入到栅极区域的氟离子将有相当部分进入GaN材料中，由于散射明显，异质界面处的电子迁移率将明显降低，因此器件的导通电阻同样增大。上述势垒层刻蚀和氟离子注入方案分别造成栅极下面2DEG沟道界面的破坏和电子散射的增加，从而导致器件开启导通电阻变大，导通电流降低。
现有技术中为了获得目标的大阈值电压常关型操作类型，势垒层刻蚀深度和氟离子注入剂量都要加强，从而导致器件大阈值电压和大导通电流两项主要指标必须要有所取舍，实际器件制作中只能选择一种折中的方案。另一方面，从器件工作在高温、高压等极端条件考虑，上述两种技术方案同样还存在若干工作可靠性和稳定性问题，这两种技术方案可能影响到器件栅极结构耐压能力和器件阈值电压稳定性。例如，完全刻蚀栅极势垒层方案制作的HEMT器件，其击穿电压相对较小；而势垒层氟离子注入方案制作的HEMT器件，其栅极漏电流增加，在高温高压工作条件下，栅极2DEG沟道附近的氟离子可能发生迁移，因此影响到器件性能的稳定性，如发生较大的阈值电压值波动等问题。
发明内容
本发明主要解决常关型HEMT器件中，现有AlGaN势垒层刻蚀或者氟离子注入形成的栅极结构技术方案，分别造成栅极下面用于电流输运的2DEG沟道界面的破坏和沟道内电子散射的增加，从而导致器件导通电阻和栅极漏电流增大，器件在高温或高压工作条件下可靠性降低的技术问题，提出一种先部分刻蚀栅极势垒层再沉积具有包裹氟离子储存层的三明治栅极介质结构HEMT器件及其制备方法，在保证HEMT器件具有较小的开启导通电阻条件下，实现HEMT器件大阈值电压常关型操作的同时有效降低器件的栅极漏电流、提高器件的击穿电压并增强器件工作可靠性。
本发明提供了一种具有三明治栅极介质结构的HEMT器件，包括：
衬底；
位于所述衬底上的缓冲层；
位于所述缓冲层上的GaN层；
位于所述GaN层上的势垒层、源电极和漏电极，所述势垒层背离GaN层的一侧具有凹槽，所述势垒层在源电极和漏电极之间；
位于源电极、漏电极和除凹槽以外的势垒层上的钝化层；
包覆凹槽表面和钝化层表面的第一介质层；
位于所述第一介质层上的第二介质层，所述第二介质层在凹槽中的第一介质层之上，且第二介质层的两端与凹槽侧壁上的第一介质层不接触，所述第二介质层内含氟离子；
位于所述第二介质层和除第二介质层以外的第一介质层上的第三介质层；
与所述第三介质层接触的栅电极；
与所述源电极接触的源极焊盘以及与所述漏电极接触的漏极焊盘，且所述源极焊盘和漏极焊盘的侧面从下到上依次与钝化层、第一介质层和第三介质层接触。
进一步的，所述第一介质层的厚度为5～15nm，所述第二介质层的厚度为10～30nm，所述第三介质层的厚度为5～10nm。
进一步的，所述势垒层的厚度为10～30nm，凹槽中势垒层的厚度为3～10nm，凹槽的长度为2～3μm。
进一步的，所述GaN层的厚度为1～10μm，钝化层的厚度100～300nm。
进一步的，第二介质层的两端与凹槽侧壁上的第一介质层的距离为100～500nm。
对应地，本发明还提供了一种具有三明治栅极介质结构的HEMT器件的制备方法，包括：
形成依次由衬底、缓冲层、GaN层和势垒层组成的叠层结构；
在所述叠层结构上形成源电极和漏电极；
在源电极、漏电极以及势垒层上形成钝化层；
刻蚀钝化层和势垒层形成凹槽，使凹槽的底面低于势垒层的顶面，凹槽中剩余势垒层的厚度为3～10nm；
形成包覆凹槽表面和钝化层表面的第一介质层，并在第一介质层的表面形成预第二介质层；
在预第二介质层中注入氟离子；
去除部分预第二介质层，剩余的预第二介质层形成第二介质层，使第二介质层在凹槽中的第一介质层之上，且第二介质层的两端与凹槽侧壁上的第一介质层不接触；
在第一介质层和第二介质层表面形成第三介质层；
形成与第三介质层接触的栅电极；
形成与源电极接触的源电极焊盘和与漏电极接触的漏电极焊盘。
进一步的，所述形成依次由衬底、缓冲层、GaN层和势垒层组成的叠层结构，包括：
提供衬底；
在衬底上形成缓冲层；
在缓冲层上形成的GaN层；
在GaN层上形成势垒层。
进一步的，在所述叠层结构上形成源电极和漏电极，包括：
在叠层结构上刻蚀形成台面后，再分别刻蚀出源电极窗口和漏电极窗口；
分别在源电极窗口和漏电极窗口对应的势垒层中刻蚀出源电极凹槽和漏电极凹槽；
分别在源电极凹槽和漏电极凹槽中沉积欧姆接触的源电极和漏电极。
进一步的，刻蚀钝化层和势垒层形成凹槽，使凹槽的底面低于势垒层的顶面，凹槽中剩余势垒层的厚度为3～10nm，包括：
采用光刻技术刻蚀出长度为2～3μm的凹槽窗口，采用缓冲氢氟酸腐蚀掉凹槽窗口处对应的钝化层；
利用ICP设备刻蚀掉凹槽窗口对应位置的部分势垒层，形成凹槽，使凹槽中剩余势垒层的厚度为3～10nm。
进一步的，利用湿法腐蚀工艺去除部分预第二介质层，得到第二介质层；
利用湿法腐蚀的侧向腐蚀工艺使第二介质层的两端与凹槽侧壁上的第一介质层的距离为100～500nm。
本发明提供的一种具有三明治栅极介质结构的HEMT器件及其制备方法，采用部分刻蚀栅极势垒层并沉积具有包裹氟离子储存层的三明治栅极介质结构的新设计方案。通过部分刻蚀栅极势垒层，在保证2DEG沟道界面不被损坏的前提下，减弱异质界面处的极化效应从而降低沟道的电子浓度，并缩短栅电极控制2DEG沟道电子浓度的有效距离，在减小栅极2DEG沟道电子浓度的同时不损伤2DEG沟道，使其同时保持良好的开关导通特性。由于栅极区域2DEG沟道没有被损伤，HEMT器件能保持较小的栅极开启电阻和较大的器件导通电流。通过设置将介质层制作成三明治介质结构，利用第二介质层中氟离子负电荷进一步排斥2DEG沟道中的电子，从而实现常关型操作的大阈值电压。由于大量氟离子注入的介质层位于三明治栅极介质结构的中间层，底层材料是高致密度的介质层，因此即使在高温或高压等极端条件下，大部分氟离子将被束缚在中间的第二介质层，不易进入栅极底部的2DEG沟道，该结构设计因此具有更好的性能稳定性。三明治栅极介质结构顶层的第三介质层可以显著减小器件的栅极漏电流，提高栅极驱动电压使用范围。另外，在该结构设计下，朝漏极方向栅极边缘的2DEG沟道电子浓度呈阶梯状分布，即栅极中心区域电子浓度最低，凹槽栅边缘电子浓度相对较高，栅极外沟道电子浓度最高，因此在器件关断并且漏极施加高压状态下，该结构势垒层表面具有更加均匀的电场强度分布，该器件设计因此将具有更大击穿电压。本发明通过减薄势垒层减弱异质界面处的极化效应从而大幅减小沟道的电子浓度，联合三明治栅极介质结构中间层高浓度氟离子的电子排斥作用，可以实现HEMT器件常关型操作的大阈值电压。在器件关断状态漏极施加高压情况下，由于朝漏极方向栅极边缘具有更加均匀的电场强度分布，因此该器件设计相对传统器件结构将具有更大击穿电压。
附图说明
图1a-b为现有技术的HEMT器件的结构示意图；
图2为本发明实施例提供的具有三明治栅极介质结构的HEMT器件的结构示意图；
图3a-d为本发明实施例提供的具有三明治栅极介质结构的HEMT器件的仿真模拟性能结果图；
图4为本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法的实现流程图；
图5a-i为本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法对应的结构图。
图中附图标记指代的技术特征为：
1、衬底；2、缓冲层；3、GaN层；4、势垒层；5、源电极；6、漏电极；7、钝化层；8、第一介质层；9、第二介质层；10、第三介质层；11、栅电极；12、源电极焊盘；13、漏电极焊盘；14、预第二介质层。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
实施例一
图2是本发明实施例提供的具有三明治栅极介质结构的HEMT器件的结构示意图。如图2所示，本发明实施例提供的具有三明治栅极介质结构的HEMT器件包括：
衬底1；
位于所述衬底1上的缓冲层2；
位于所述缓冲层2上的GaN层3；
位于所述GaN层3上的势垒层4、源电极5和漏电极6，所述势垒层4背离GaN层3的一侧具有凹槽，所述势垒层4在源电极5和漏电极6之间，其中，GaN层3与势垒层4之间形成异质结，交界面形成异质界面，除凹槽以外的势垒层4与GaN层3的界面具有高密度2DEG；
位于源电极5、漏电极6和除凹槽以外的势垒层上的钝化层7；
包覆凹槽表面和钝化层表面的第一介质层8；
位于所述第一介质层8上的第二介质层9，所述第二介质层9在凹槽中的第一介质层8之上，且第二介质层9的两端与凹槽侧壁上的第一介质层8不接触，所述第二介质层9内含氟离子；
位于所述第二介质层9和除第二介质层9以外的第一介质层8上的第三介质层10；
与所述第三介质层10接触的栅电极11，栅电极11在凹槽的正上方；
与所述源电极5接触的源电极焊盘12以及与所述漏电极6接触的漏电极焊盘13，且所述源电极焊盘12和漏电极焊盘13的侧面从下到上依次与钝化层7、第一介质层8和第三介质层9接触。
在上述方案中，所述第一介质层8的厚度为5～15nm，所述第二介质层9的厚度为10～30nm，所述第三介质层10的厚度为5～10nm。第二介质层9的两端与凹槽侧壁上的第一介质层8的距离为100～500nm。第二介质层9的长度为1～3μm。第一介质层8、第二介质层9和第三介质层10形成三明治栅极介质结构，三明治栅极介质结构中底层的第一介质层8是高致密度的介质层材料，主要起阻挡氟离子进入栅极势垒层的“阻挡层”作用，中间层的第二介质层9是带高浓度氟离子的相对致密度较小的介质层材料，主要起储存积累注入的氟离子的“积累层”作用；顶层的第三介质层10是高质量大禁带宽度的介质层材料，主要起保护栅结构，降低栅极漏电流的“保护层”作用。为了减小该结构设计的栅极电容，以上栅极三明治结构均以采用高介电常数(high-k)介质材料为主。三层介质材料可以各不相同，例如第一介质层8的材料可以选为致密的ZrO2或者Al2O3，第二介质层9的材料可选为相对致密度较小的SiO2、SiON(氮氧化硅)或者HfO2，第三介质层10的材料可选为Al2O3或者Si3N4。三层介质材料也可以相同，例如都选用Al2O3，但需要控制介质层生长工艺，使第二介质层9的致密度和硬度适当小于第一介质层8。
所述势垒层4的厚度为10～30nm，凹槽中势垒层4的厚度为3～10nm，凹槽的长度为2～3μm。本发明对栅极势垒层进行部分浅刻蚀，得到凹槽，使剩余势垒层的厚度为3～10nm，保留3～10nm的势垒层，能够保证2DEG沟道没有被损伤，HEMT器件可以保持较小的开启导通电阻。势垒层可以是AlGaN，也可以是AlN、AlInN或者它们的组合。所述GaN层3的厚度为1～10μm，钝化层7的厚度100～300nm。
图3a-d为本发明实施例提供的HEMT器件的仿真模拟性能结果图。所采用的软件是商业化器件仿真软件。仿真中器件结构尺寸如下：源电极和栅电极之间的距离为3μm，栅电极的长度为3μm，宽度为1000μm，栅电极和漏电极之间距离为8μm，GaN层的厚度为4μm，势垒层为AlGaN，厚度为20nm，Al组分为0.25，势垒层刻蚀掉15nm，剩余5nm，三明治栅极介质层从下到上为5nm的ZrO2、15nm的SiO2和5nm的Al2O3。
图3a-b分别给出了本专利申请设计器件的输出ID～VG和ID～VD曲线结果。从图3a可以看出，本发明实施例中器件能获得大的阈值电压，当第二介质层中注入的氟离子浓度大于5×1018cm-3时，设计器件的阈值电压大于+5V，器件能实现稳定的大阈值电压常关型操作。图3b为第二介质层中氟离子浓度为5×1018cm-3时器件的电流输出特性，从图中可以看出，本发明实施例中器件输出电流密度较大，因此器件的开启导通电阻很小，该结果证明了本发明结构设计能有效避免氟离子进入2DEG沟道破坏其沟道中电子迁移率，器件的栅极导通特性良好。图3c-d为本发明设计器件和传统结构器件中，器件2DEG沟道中横向电场分布对比和器件击穿电压特性曲线的对比。从图3c可以看出，在300V漏极高压下，本发明实施例中器件在靠漏极一侧栅极边缘的电场峰值大小要明显小于作为对比的传统结构器件，前者的电场分布更加平缓和均匀，这有效避免了器件栅极边缘高电场下的提前击穿，有利于提高器件的击穿电压。从图3d可以看出，本发明实施例中器件的击穿电压提高到550V，明显大于传统结构器件的350V。综合图3结果可以证实本发明申请实施例提供的器件能获得常关型操作的大阈值电压、小的器件导通电阻和大的器件击穿电压。
在上述方案中，GaN基材料HEMT作为平面器件，制作工艺相对简单，原材料又可以依托现在庞大的LED照明产业，从而减低成本，因此更容易实现大规模产业化。未来具有常关型操作特点的高性能低损耗GaN基材料功率开关器件将占据可观的市场份额。
传统的AlGaN势垒层刻蚀和氟离子注入方案分别造成栅极下面用于电流输运的2DEG沟道界面的破坏和沟道内电子散射的增加，从而导致器件开启导通电阻变大，导通电流降低，难以获得常关型操作的大阈值电压的同时获得低的开启导通电阻。而为了获得目标的大阈值电压常关型操作类型，势垒层刻蚀深度和氟离子注入剂量都要加强，从而导致器件大阈值电压和大导通电流两项主要指标必须要有所取舍，实际器件制作中只能选择一种折中的方案。另一方面，从器件工作在高温、高压等极端条件考虑，现有技术同样还存在若干工作可靠性和稳定性问题。
本发明实施例提供的具有三明治栅极介质结构的HEMT器件，采用部分刻蚀栅极势垒层并沉积具有包裹氟离子储存层的三明治栅极介质结构的新设计方案。通过部分刻蚀栅极势垒层，在保证2DEG沟道界面不被损坏的前提下，减弱异质界面处的极化效应从而降低沟道的电子浓度，并缩短栅电极控制2DEG沟道电子浓度的有效距离，在减小栅极2DEG沟道电子浓度的同时不损伤2DEG沟道，使其同时保持良好的开关导通特性。由于栅极区域2DEG沟道没有被损伤，HEMT器件能保持较小的栅极开启电阻和较大的器件导通电流。通过设置将介质层制作成三明治栅极介质结构，利用第二介质层中氟离子负电荷进一步排斥2DEG沟道中的电子，从而实现常关型操作的大阈值电压。由于完全氟离子注入的介质层位于三明治栅极介质结构的中间层，底层材料是高致密度的介质层，因此即使在高温或高压等极端条件下，大部分氟离子将被束缚在中间的第二介质层，不易进入栅极下2DEG沟道，该结构设计具有更好的性能稳定性。三明治栅极介质结构顶层的第三介质层可以显著减小器件的栅极漏电流，提高栅极驱动电压使用范围。另外，在该结构设计下，朝漏极方向栅极边缘的2DEG沟道电子浓度呈阶梯状分布，即栅极中心区域电子浓度最低，凹槽栅边缘电子浓度相对较高，栅极外沟道电子浓度最高，因此在器件关断并且漏极施加高压状态下，该结构势垒层表面具有更加均匀的电场强度分布，该器件设计因此将具有更大击穿电压。本发明通过减薄势垒层减弱异质界面处的极化效应从而大幅减小沟道的电子浓度，联合三明治栅极介质结构中间层高浓度氟离子的电子排斥作用，可以实现HEMT器件常关型操作的大阈值电压。在器件关断漏极施加高压情况下，由于朝漏极方向栅极边缘具有更加均匀的电场强度分布，该器件设计相对传统器件结构将具有更大击穿电压。
需要说明的是，本发明实施例中AlGaN/GaN异质结材料可以延伸到AlGaAs/GaAs和AlGaAs/InGaAs等其他能产生2DEG的半导体异质结材料类型中；作为GaN表面的势垒层，势垒层可以是AlGaN，也可以是AlN、AlInN或者它们的组合；衬底可以是Si、蓝宝石或碳化硅等。
实施例二
图4为本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法的实现流程图。如图4所示，本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法包括：
步骤101，形成依次由衬底、缓冲层、GaN层和势垒层组成的叠层结构。
图5a是本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法在本步骤中对应的结构图。参照图5a，形成依次由衬底1、缓冲层2、GaN层3和势垒层4组成的叠层结构。提供衬底1；在衬底1上形成缓冲层2；在缓冲层2上形成的GaN层3；在GaN层3上形成势垒层4。
具体过程为：利用MOCVD或者MBE设备在衬底上生长缓冲成核层，后生长1～10μmGaN层和10～30nm势垒层，势垒层可以是AlGaN、AlInN、AlN或者是它们的复合结构，GaN层和势垒层之间形成异质结，GaN层和势垒层异质结界面形成2DEG沟道。在本实施例中势垒层选为AlGaN，AlGaN材料中Al组分为0.25。本步骤中的叠层结构可现场制备，也可直接采用生长好的2～8英寸衬底AlGaN/GaN外延片。
步骤102，在所述叠层结构上形成源电极和漏电极。
图5b是本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法在本步骤中对应的结构图。参照图5b，在所述叠层结构上形成源电极5和漏电极6。在叠层结构上刻蚀形成台面后，再通过光刻技术分别刻蚀形成源电极窗口和漏电极窗口；分别在源电极窗口和漏电极窗口对应的势垒层4中刻蚀出源电极凹槽和漏电极凹槽；分别在源电极凹槽和漏电极凹槽中沉积欧姆接触的源电极5和漏电极6。具体的过程为：先采取传统GaN材料台面刻蚀技术，利用ICP设备刻蚀300～500nm器件台面隔离凹槽，在此基础上光刻出源电极窗口和漏电极窗口并用氯基离子刻蚀掉源电极窗口和漏电极窗口对应位置的势垒层后，采用电子束蒸发法沉积Ti/Al/Ni/Au或者Ti/Al/W合金经850℃退火后形成源电极5和漏电极6欧姆接触。
步骤103，在源电极、漏电极以及势垒层上形成钝化层。
图5c是本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法在本步骤中对应的结构图。参照图5c，在源电极5、漏电极6以及势垒层4上形成钝化层7。具体过程为：在制作了欧姆接触的源电极5和漏电极6结构上沉积100～300nm SiO2或者Si3N4介质层形成器件表面钝化层7，该钝化层7同时作为栅极场板(field plate)结构的有效介质层。
步骤104，刻蚀钝化层和势垒层形成凹槽。
图5d是本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法在本步骤中对应的结构图。参照图5d，刻蚀钝化层7和势垒层4形成凹槽，使凹槽的底面低于势垒层4的顶面，凹槽中剩余势垒层4的厚度为3～10nm。具体过程为：采用光刻技术刻蚀出长度为2～3μm的凹槽窗口，采用缓冲氢氟酸(BOE)腐蚀掉凹槽窗口处对应的钝化层7而裸露出对应位置的势垒层表面；利用ICP设备在30～100W低功率条件下刻蚀掉凹槽窗口对应位置的部分势垒层4，形成凹槽，使凹槽中剩余势垒层的厚度为3～10nm。势垒层剩余的厚度3～10nm，能够保持底下2DEG沟道不被破坏。
步骤105，形成包覆凹槽表面和钝化层表面的第一介质层，并在第一介质层的表面形成预第二介质层。
图5e是本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法在本步骤中对应的结构图。参照图5e，形成包覆凹槽表面和钝化层表面的第一介质层，并在第一介质层8的表面形成预第二介质层9。
具体过程为：先沉积生长高致密度的第一介质层8，厚度为5～15nm，材料选择致密的ZrO2或者Al2O3，第一介质层8作为氟离子注入的“阻挡层”；再沉积生长相对致密度较小的预第二介质层14，厚度为10～30nm，材料选择SiO2、SiON(氮氧化硅)或者HfO2，预第二介质层14作为后续注入氟离子的“积累层”。实际器件制作过程三层介质材料也可以选择相同，但需要控制介质层生长工艺，使第二介质层9的致密度和硬度适当小于第一介质层8。
步骤106，在预第二介质层中注入氟离子。
图5是本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法在本步骤中对应的结构图。参照图5f，在预第二介质层14中注入氟离子。具体过程为：利用RIE设备在预第二介质层14中在30～50W低功率条件下注入氟离子，选择的氟基气源为CF4或者CHF3。
步骤107，去除部分预第二介质层，剩余的预第二介质层形成第二介质层。
图5是本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法在本步骤中对应的结构图。参照图5g，去除部分预第二介质层14，剩余的预第二介质层14形成第二介质层9，使第二介质层9在凹槽中的第一介质层8之上，且第二介质层9的两端与凹槽侧壁上的第一介质层8不接触。利用湿法腐蚀工艺去除部分预第二介质层14，得到第二介质层9；利用湿法腐蚀的侧向腐蚀工艺使第二介质层9的两端与凹槽侧壁上的第一介质层8的距离为100～500nm。具体过程为：使用5214E正胶，采用二次曝光的光刻反转技术，目的是用光刻胶保护器件栅极区域，显影去掉其他区域光刻胶后，利用BOE湿法腐蚀工艺去除栅极区域表面以外的预第二层介质层14，得到第二介质层9，利用湿法腐蚀的侧向腐蚀原理，通过控制腐蚀时间，控制剩余的第二介质层9边缘与原来栅极刻蚀凹槽中第一介质层的边缘之间的距离为100～500nm。
步骤108，在第一介质层和第二介质层表面形成第三介质层。
图5是本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法在本步骤中对应的结构图。参照图5h，在第一介质层8和第二介质层9表面形成第三介质层10。具体过程为：沉积高质量大禁带宽度的第三介质层10，厚度为5～10nm，材料选择Al2O3或者Si3N4，第三介质层10作为降低栅极漏电流的“保护层”。
步骤109，形成与第三介质层接触的栅电极。
图5是本发明实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法在本步骤中对应的结构图。参照图5i，形成与第三介质层10接触的栅电极11。具体过程为：采用电子束蒸发法沉积Ni(150nm)/Au(50nm)或者Ni(150nm)/W(50nm)双层金属结构，制作栅电极和场板，栅电极和场板连在一起。
步骤110，形成与源电极接触的源电极焊盘和与漏电极接触的漏电极焊盘。
图2是本发明实施例提供的具有结构的HEMT器件的制备方法在本步骤中对应的结构图。参照图2，形成与源电极5接触的源电极焊盘12和与漏电极6接触的漏电极焊盘13。具体过程为：经过光刻并腐蚀源电极5和漏电极6表面钝化层7和第一介质层8和第二介质层9形成窗口后，再采用电子束蒸发法沉积Al(300nm)或者Al(250nm)/Au(50nm)双层金属结构形成源电极焊盘和漏电极焊盘，器件制作完成。
本实施例提供的具有三明治栅极介质结构的HEMT器件的制备方法，采用部分刻蚀栅极势垒层并沉积具有包裹氟离子储存层的三明治栅极介质结构的新设计方案。通过部分刻蚀栅极势垒层，在保证2DEG沟道界面不被损坏的前提下，减弱异质界面处的极化效应从而降低沟道的电子浓度，并缩短栅电极控制2DEG沟道电子浓度的有效距离，在减小栅极2DEG沟道电子浓度的同时不损伤2DEG沟道，使其同时保持良好的开关导通特性，由于栅极区域2DEG沟道没有被损伤，HEMT器件能保持较小的栅极开启电阻和较大的器件导通电流。通过沉积制作三明治栅极介质结构，利用第二介质层中氟离子负电荷进一步排斥2DEG沟道中的电子，从而实现常关型操作的大阈值电压。由于大部分氟离子注入的介质层位于三明治栅极介质结构的中间层，底层材料是高致密度的介质层，因此即使在高温和高压等极端条件下，大部分氟离子将被束缚在中间的第二介质层，不易进入栅极下2DEG沟道，该结构设计具有更好的性能稳定性，三明治栅极介质结构顶层的第三介质层可以显著减小器件的栅极漏电流，提高栅极驱动电压使用范围。另外，采用本发明的方法制作的HEMT器件，朝漏极方向栅极边缘的2DEG沟道电子浓度呈阶梯状分布，即栅极中心区域电子浓度最低，凹槽栅边缘电子浓度相对较高，栅极外沟道电子浓度最高，因此在器件关断并且漏极施加高压状态下，该结构势垒层表面具有更加均匀的电场强度分布，该器件设计因此将具有更大击穿电压。
需要说明的是，本实施例中GaN和AlGaN的生长方法可以是金属有机化合物化学气相沉积(MOCVD)，也可以是分子束外延(MBE)；介质层生长方法包括离子体增强化学气相沉积(PECVD)、溅射(Sputter)、脉冲激光沉积(PLD)以及原子层沉积(ALD)等。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (6)
1.一种具有三明治栅极介质结构的HEMT器件，其特征在于，包括：
衬底；
位于所述衬底上的缓冲层；
位于所述缓冲层上的GaN层；
位于所述GaN层上的势垒层、源电极和漏电极，所述势垒层背离GaN层的一侧具有凹槽，所述势垒层在源电极和漏电极之间；
位于源电极、漏电极和除凹槽以外的势垒层上的钝化层；
包覆凹槽表面和钝化层表面的第一介质层；
位于所述第一介质层上的第二介质层，所述第二介质层在凹槽中的第一介质层之上，且第二介质层的两端与凹槽侧壁上的第一介质层不接触，所述第二介质层内含氟离子；
位于所述第二介质层和除第二介质层以外的第一介质层上的第三介质层；
与所述第三介质层接触的栅电极；
与所述源电极接触的源极焊盘以及与所述漏电极接触的漏极焊盘，且所述源极焊盘和漏极焊盘的侧面从下到上依次与钝化层、第一介质层和第三介质层接触；
所述第一介质层的厚度为5～15nm，所述第二介质层的厚度为10～30nm，所述第三介质层的厚度为5～10nm；所述势垒层的厚度为10～30nm，凹槽中势垒层的厚度为3～10nm，凹槽的长度为2～3μm；所述GaN层的厚度为1～10μm，钝化层的厚度100～300nm；第二介质层的两端与凹槽侧壁上的第一介质层的距离为100～500nm。
2.一种权利要求1所述具有三明治栅极介质结构的HEMT器件的制备方法，其特征在于，包括：
形成依次由衬底、缓冲层、GaN层和势垒层组成的叠层结构；
在所述叠层结构上形成源电极和漏电极；
在源电极、漏电极以及势垒层上形成钝化层；
刻蚀钝化层和势垒层形成凹槽，使凹槽的底面低于势垒层的顶面，凹槽中剩余势垒层的厚度为3～10nm；
形成包覆凹槽表面和钝化层表面的第一介质层，并在第一介质层的表面形成预第二介质层；
在预第二介质层中注入氟离子；
去除部分预第二介质层，剩余的预第二介质层形成第二介质层，使第二介质层在凹槽中的第一介质层之上，且第二介质层的两端与凹槽侧壁上的第一介质层不接触；
在第一介质层和第二介质层表面形成第三介质层；
形成与第三介质层接触的栅电极；
形成与源电极接触的源电极焊盘和与漏电极接触的漏电极焊盘。
3.根据权利要求2所述的具有三明治栅极介质结构的HEMT器件的制备方法，其特征在于，所述形成依次由衬底、缓冲层、GaN层和势垒层组成的叠层结构，包括：
提供衬底；
在衬底上形成缓冲层；
在缓冲层上形成的GaN层；
在GaN层上形成势垒层。
4.根据权利要求2所述的具有三明治栅极介质结构的HEMT器件的制备方法，其特征在于，在所述叠层结构上形成源电极和漏电极，包括：
在叠层结构上刻蚀形成台面后，再分别刻蚀出源电极窗口和漏电极窗口；
分别在源电极窗口和漏电极窗口对应的势垒层中刻蚀出源电极凹槽和漏电极凹槽；
分别在源电极凹槽和漏电极凹槽中沉积欧姆接触的源电极和漏电极。
5.根据权利要求2所述的具有三明治栅极介质结构的HEMT器件的制备方法，其特征在于，刻蚀钝化层和势垒层形成凹槽，使凹槽的底面低于势垒层的顶面，凹槽中剩余势垒层的厚度为3～10nm，包括：
采用光刻技术刻蚀出长度为2～3μm的凹槽窗口，采用缓冲氢氟酸腐蚀掉凹槽窗口处对应的钝化层；
利用ICP设备刻蚀掉凹槽窗口对应位置的部分势垒层，形成凹槽，使凹槽中剩余势垒层的厚度为3～10nm。
6.根据权利要求2所述的具有三明治栅极介质结构的HEMT器件的制备方法，其特征在于：
利用湿法腐蚀工艺去除部分预第二介质层，得到第二介质层；
利用湿法腐蚀的侧向腐蚀工艺使第二介质层的两端与凹槽侧壁上的第一介质层的距离为100～500nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510392175.6A CN104966731B (zh) | 2015-07-06 | 2015-07-06 | 具有三明治栅极介质结构的hemt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510392175.6A CN104966731B (zh) | 2015-07-06 | 2015-07-06 | 具有三明治栅极介质结构的hemt器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104966731A CN104966731A (zh) | 2015-10-07 |
| CN104966731B true CN104966731B (zh) | 2018-04-10 |
Family
ID=54220746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510392175.6A Active CN104966731B (zh) | 2015-07-06 | 2015-07-06 | 具有三明治栅极介质结构的hemt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104966731B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015117394B4 (de) * | 2015-10-13 | 2020-06-18 | Infineon Technologies Austria Ag | Halbleiterbauelement |
| CN105977294A (zh) * | 2016-05-06 | 2016-09-28 | 杭州电子科技大学 | 一种新型常关型iii-v异质结场效应晶体管 |
| CN106024880B (zh) * | 2016-07-04 | 2019-01-15 | 厦门市三安集成电路有限公司 | 一种图形化栅结构的微波晶体管及其制备方法 |
| CN108831923B (zh) * | 2018-06-08 | 2021-08-27 | 珠海镓未来科技有限公司 | 一种增强型高电子迁移率晶体管及其制备方法 |
| CN111755510B (zh) * | 2019-03-26 | 2024-04-12 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制备方法 |
| CN111403479A (zh) * | 2020-03-21 | 2020-07-10 | 中山市华南理工大学现代产业技术研究院 | 具有多金属栅结构的hemt器件及其制备方法 |
| US20210359121A1 (en) * | 2020-05-13 | 2021-11-18 | Xidian University | High linearity hemt device and preparation method thereof |
| WO2021227673A1 (zh) * | 2020-05-13 | 2021-11-18 | 西安电子科技大学 | 一种高线性hemt器件及其制备方法 |
| CN111863960A (zh) * | 2020-07-24 | 2020-10-30 | 北京大学东莞光电研究院 | 基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法 |
| CN113809155A (zh) * | 2021-08-25 | 2021-12-17 | 西安电子科技大学 | 一种带有终端结构的GaN基射频器件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051522A (zh) * | 2014-07-02 | 2014-09-17 | 苏州晶湛半导体有限公司 | 一种增强型氮化物半导体器件及其制造方法 |
| CN204720458U (zh) * | 2015-07-06 | 2015-10-21 | 大连理工大学 | 具有三明治栅极介质结构的hemt器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521732B2 (en) * | 2005-11-18 | 2009-04-21 | General Electric Company | Vertical heterostructure field effect transistor and associated method |
-
2015
- 2015-07-06 CN CN201510392175.6A patent/CN104966731B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051522A (zh) * | 2014-07-02 | 2014-09-17 | 苏州晶湛半导体有限公司 | 一种增强型氮化物半导体器件及其制造方法 |
| CN204720458U (zh) * | 2015-07-06 | 2015-10-21 | 大连理工大学 | 具有三明治栅极介质结构的hemt器件 |
Non-Patent Citations (2)
| Title |
|---|
| "6.5 V High Threshold Voltage AlGaN/GaN Power Metal-Insulator-Semiconductor High Electron Mobility Transistor Using Multilayer Fluorinated Gate Stack";Wang Y H, Liang Y C, Samudra G S, et al;《IEEE Electron Device Letters》;20150430;第36卷(第4期);第381-383页 * |
| "Fabrication of Enhancement-Mode AlGaN/GaN MISHEMTs by Using Fluorinated Al2O3 as Gate Dielectric";Chen C, Liu X, Tian B, et al;《IEEE Electron Device Letters》;20111031;第32卷(第10期);第1373-1375页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104966731A (zh) | 2015-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104966731B (zh) | 具有三明治栅极介质结构的hemt器件及其制备方法 | |
| CN110190116A (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN104916684B (zh) | 一种纵向短开启栅极沟道型hemt器件及其制备方法 | |
| CN109004017B (zh) | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 | |
| CN105576020B (zh) | 具有纵向栅极结构的常关型hemt器件及其制备方法 | |
| CN100433365C (zh) | 铝镓氮化物/氮化镓高电子迁移率晶体管及制造方法 | |
| CN106158923A (zh) | 基于多二维沟道的增强型GaN FinFET | |
| CN104377241A (zh) | 功率半导体器件及其制造方法 | |
| CN111863948B (zh) | 一种带栅源桥的GaN基P-GaN增强型HEMT器件及其制备方法 | |
| CN110518068A (zh) | 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法 | |
| CN102386223A (zh) | GaN高阈值电压增强型MOSHFET器件及制备方法 | |
| CN108649117B (zh) | 二维电子气沟道半耗尽型霍尔传感器及其制作方法 | |
| CN102891171A (zh) | 氮化物半导体装置及其制造方法 | |
| CN106298887A (zh) | 一种高阈值电压高迁移率凹槽栅mosfet的制备方法 | |
| CN106549050A (zh) | 级联增强型hemt器件 | |
| CN102315124A (zh) | 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法 | |
| CN109659355A (zh) | 常关型氧化镓场效应晶体管结构及制备方法 | |
| CN109037326A (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN101414628B (zh) | 凹槽г栅高电子迁移率晶体管及其制作方法 | |
| CN108682625A (zh) | 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 | |
| CN106531789A (zh) | 通过极性控制实现增强型hemt的方法及增强型hemt | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN110581170A (zh) | 具有Г型栅的GaN基MIS-HEMT器件及制备方法 | |
| CN110444599A (zh) | GaN基异质结场效应晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230117 Address after: 116023 Building 7, Industrial Design Industrial Park, 57 Xinda Street, Qixianling, Dalian High-tech Industrial Park, Liaoning Province Patentee after: Runxin Microelectronics (Dalian) Co.,Ltd. Address before: 116024 No. 2 Ling Road, Ganjingzi District, Liaoning, Dalian Patentee before: DALIAN University OF TECHNOLOGY |