CN104952785A - 半导体器件及其制作方法 - Google Patents

Abstract

本申请提供了一种半导体器件及其制作方法。其中，半导体器件包括设置于衬底内的浅沟槽，以及设置于浅沟槽内的隔离介质层，在相邻浅沟槽之间的衬底上形成突出于衬底上表面的突出部，突出部采用半导体材料形成。该制作方法包括：提供衬底；在衬底内形成浅沟槽；在浅沟槽中形成上表面高于衬底上表面的隔离介质层；在相邻的浅沟槽之间衬底的表面上形成突出于衬底上表面的突出部，突出部采用半导体材料形成。本申请通过在相邻浅沟槽隔离结构之间的衬底上形成由半导体材料构成的突出部，增加了沟道宽度，从而提高了半导体器件的驱动电流。

Description

半导体器件及其制作方法

技术领域

本发明涉及半导体集成电路的制作技术领域，尤其涉及一种半导体器件及其制作方法。

背景技术

随着半导体集成电路技术的发展，半导体器件的集成度越来越高，器件的特征尺寸越来越小。目前，半导体器件的特征尺寸已经缩小到纳米级别。但是当器件的特征尺寸进一步下降时，器件的驱动电流也会减少，进而影响器件的性能及稳定性。

为了提高半导体器件的驱动电流，现有半导体器件的制作工艺主要采用降低半导体器件的晶体管中的导电沟道长度。然而随着导电沟道长度的降低，晶体管中衬底和源极之间或衬底和漏极之间产生的耗尽区的宽度增加，晶体管中有源区域之间的电场变得非常高，并且在这种情况下可能导致横向电荷泄露，器件的阈值电压减小，进而降低器件的运行性能和稳定性。

发明内容

本申请旨在提供一种半导体器件及其制作方法，以提高半导体器件的驱动电流。

本申请提供了一种半导体器件，包括设置于衬底内的浅沟槽，以及设置于浅沟槽内的隔离介质层，其中，在相邻浅沟槽之间的衬底上形成突出于衬底上表面的突出部，突出部采用半导体材料形成。

进一步地，上述半导体器件中，突出部沿与其相邻的浅沟槽的长度方向延伸，且凸出部的长度等于与其相邻的浅沟槽的长度。

进一步地，上述半导体器件中，突出部的上表面的宽度小于下表面的宽度，优选突出部具有等腰梯形结构。

进一步地，上述半导体器件中，突出部的下表面的宽度小于相邻浅沟槽之间衬底的宽度。

进一步地，上述半导体器件中，突出部位于相邻浅沟槽之间的衬底的中间位置。

进一步地，上述半导体器件中，突出部的材料与衬底的材料相同或不相同。

本申请还提供了一种半导体器件的制作方法，该制作方法包括：提供衬底；在衬底内形成浅沟槽；在浅沟槽中形成上表面高于衬底上表面的隔离介质层；以及在相邻的浅沟槽之间衬底的表面上形成突出于衬底上表面的突出部，突出部采用半导体材料形成。

进一步地，上述制作方法中，突出部通过外延工艺形成。

进一步地，上述制作方法中，形成突出部的步骤包括：在各隔离介质层的相对设置的两侧形成侧壁层；在相邻浅沟槽之间的衬底上，相对设置的侧壁层之间外延形成突出部；去除侧壁层，形成突出部。

进一步地，上述制作方法中，形成侧壁层的步骤包括：形成覆盖隔离介质层两侧及上方的侧壁预备层；以及刻蚀去除隔离介质层上方的侧壁预备层，形成位于隔离介质预备层侧壁上的侧壁层。

进一步地，上述制作方法中，形成隔离介质层的步骤包括：在形成突出部的步骤前，在浅沟槽中形成上表面高于衬底上表面的隔离介质预备层；在形成突出部的步骤中，在隔离介质预备层的相对设置的两侧形成侧壁层，在去除侧壁层的步骤中，同时去除部分隔离介质预备层，形成隔离介质层。

进一步地，上述制作方法中，形成浅沟槽的步骤包括：在衬底的表面形成具有通孔的掩膜层；以及沿通孔刻蚀衬底，在衬底中形成浅沟槽。

进一步地，上述制作方法中，形成隔离介质预备层的步骤包括：在通孔和浅沟槽内，以及在掩膜层上形成初级隔离介质预备层；刻蚀去除位于掩膜层上面的初级隔离介质预备层，形成上表面与掩膜层上表面齐平的隔离介质预备层；去除掩膜层。

进一步地，上述制作方法中，在形成掩膜层的步骤之前，在衬底的表面形成粘附层，在去除侧壁层的同时去除剩余粘附层。

进一步地，上述制作方法中，粘附层选自SiO₂、TaN和TiN中的一种或多种；侧壁层选自氧化硅、氮化硅、氮氧化硅中的一种或多种。

应用本申请的技术方案，通过在相邻浅沟槽隔离结构之间的衬底上形成由半导体材料构成的突出部，增加了沟道宽度，从而提高了半导体器件的驱动电流。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了根据本申请实施例所提供的半导体器件的剖面结构示意图；

图2示出了根据本申请所提供的半导体器件的制作方法的流程示意图；

图3示出了根据本申请所提供的半导体器件的制作方法中，提供衬底后的基体的剖面结构示意图；

图4示出了在图3中衬底内形成浅沟槽以及具有通孔的掩膜层后的基体的剖面结构示意图；

图5示出了在图3中衬底内形成浅沟槽、粘附层和具有通孔的掩膜层后的基体的剖面结构示意图；

图6示出了在图5中浅沟槽内形成隔离介质预备层后的基体的剖面结构示意图；

图7出了在图6中各隔离介质预备层的两侧形成侧壁层后的基体的剖面结构示意图；

图8出了在图7中相邻浅沟槽之间的衬底上，相对设置的侧壁层之间外延形成突出部后的基体的剖面结构示意图；以及

图9示出了去除图8所示的侧壁层、粘附层和部分隔离介质预备层后的基体的剖面结构示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合实施例来详细说明本申请。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方位），并且对这里所使用的空间相对描述作出相应解释。

下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

正如背景技术中所介绍的，现有半导体器件存在驱动电流过小的问题，本申请的申请人针对上述问题进行研究，提出了一种半导体器件。如图1所示，该半导体器件包括：设置于衬底10内的浅沟槽32；设置于浅沟槽32内的隔离介质预备层51；以及在相邻浅沟槽32之间的衬底10上形成突出于衬底10上表面的突出部60，该突出部60采用半导体材料形成。

在上述的半导体器件中，通过在相邻浅沟槽32之间的衬底10上设置由半导体材料构成的突出部60，增加了有效沟道宽度，从而提高了半导体器件的驱动电流。

本领域的技术人员可以根据实际工艺需求，设置上述突出部60的长度。在本申请的一种优选实施方式中，突出部60沿与其相邻的浅沟槽的长度方向延伸，且突出部60的长度等于与其相邻的浅沟槽32的长度。具有上述长度的突出部60能够显著增加有效沟道宽度，从而提高半导体器件的驱动电流。

上述突出部60的形状与形成突出部60的工艺有关。在本申请的一种优选实施方式中，突出部60的上表面的宽度小于下表面的宽度，更优选突出部60具有等腰梯形结构。同时，突出部60的下表面的宽度小于相邻浅沟槽32之间衬底10的宽度。具有上述结构的突出部60能够显著增加有效沟道宽度，从而提高半导体器件的驱动电流。

上述突出部60的位置会影响半导体器件的驱动电流。在本申请的一种优选实施方式中，突出部60位于相邻浅沟槽32之间衬底的中间位置。此时，突出部60能够显著增加有效沟道宽度，从而提高半导体器件的驱动电流。

上述突出部60的材料与衬底10的材料相同或不同。例如，衬底10的材料为Si时，突出部60的材料可以为Si或SiGe等。此时，突出部60能够显著增加有效沟道宽度，从而提高半导体器件的驱动电流。

同时，本申请还提供了一种半导体器件的制作方法。如图2所示，该制作方法包括：提供衬底；在衬底内形成浅沟槽；在浅沟槽中形成上表面高于衬底上表面的隔离介质层；以及在相邻的浅沟槽之间衬底的表面上形成突出于衬底上表面的突出部，该突出部采用半导体材料形成。

在上述制作方法中，通过在相邻的浅沟槽之间衬底的表面上形成突出于衬底上表面的突出部，增加了沟道宽度，从而提高了半导体器件的驱动电流。

图3至图9示出了本申请提供的半导体器件的制作方法中，经过每一步骤后得到的基体的剖面结构示意图。以下将结合图3至图9进一步说明本申请所提供的半导体器件的制作方法。

首先，提供衬底10，如图3所示。上述衬底10为常见的半导体衬底材料，本领域的技术人员可以根据实际工艺需求设置衬底10的材料。可选地，上述衬底10为硅、锗、硅锗、砷化镓铟、砷化镓、碳化硅或锑化铟中的任一种。

完成上述提供衬底10的步骤之后，在衬底10内形成浅沟槽32，形成如图4或图5所述的基体结构。在本申请的一种优选实施方式中，上述步骤包括：在衬底10的表面形成掩膜层23；刻蚀掩膜层23形成通孔31；沿通孔31刻蚀衬底10，在衬底10中形成浅沟槽32，形成如图4所示的基体结构。

本另一种优选实施方式中，在形成掩膜层23的步骤之前，在衬底10的表面上先形成粘附层21。此时，形成浅沟槽32的步骤包括：在衬底10的表面依次形成粘附层21和掩膜层23；刻蚀掩膜层23形成通孔31；沿通孔31依次刻蚀粘附层21和衬底10，将通孔31扩大至粘附层21中，并在衬底10中形成浅沟槽32，形成如图5所示的基体结构。

在上述形成浅沟槽32的步骤中，本领域的技术人员可以根据实际工艺需求，选择粘附层21和掩膜层23的种类、厚度及其制作工艺。优选地，上述粘附层21选自SiO₂、TaN和TiN中的一种或多种，粘附层21的厚度为10～20nm；形成SiO₂的工艺可以包括但不限于采用热氧化法、化学气相沉积法等，形成TaN和TiN的工艺可以包括但不限于采用化学气相沉积法、溅射等。优选地，上述掩膜层23选自Si₃N₄、SiON和APF中的一种或多种，硬掩膜的厚度为100～200纳米，形成上述掩膜层23的工艺可以包括但不限于采用化学气相沉积、溅射和蒸发等。上述工艺方法为现有技术，在此不再赘述。

完成上述在衬底10内形成浅沟槽32的步骤之后，在浅沟槽32中形成上表面高于衬底10上表面的隔离介质预备层51，形成如图6所示的基体结构。在本申请的一种优选实施方式中，上述步骤包括：在通孔31和浅沟槽32内，以及在掩膜层23（参见图5内）上形成初级隔离介质预备层；刻蚀去除位于掩膜层23上面的初级隔离介质预备层，形成上表面与掩膜层23上表面齐平的隔离介质预备层51；去除掩膜层23。

在形成上述隔离介质预备层51的步骤中，隔离介质预备层51可以包括但不限于采用氧化硅、氮化硅、氮氧化硅中的一种或多种，形成隔离介质预备层51的工艺包括但不限于采用化学气相沉积、蒸发、溅射中的任一种。在本申请的一种可选实施方式中，采用等离子增强化学气相沉积工艺沉积氮化硅，其反应气体为硅烷和氨气，硅烷的流量为2000～4000sccm，氨气的流量为2000～4000sccm，反应室的温度为450℃，反应压力为160Pa，功率为3000w，沉积时间为300秒。

在形成上述隔离介质预备层51的步骤中，刻蚀去除初级隔离介质预备层的工艺可以为化学机械抛光，去除掩膜层23的工艺可以为湿法刻蚀，湿法刻蚀的溶液可以为磷酸、氢氟酸。上述工艺为本领域现有技术，在此不再赘述。

为了提高上述隔离介质预备层51与浅沟槽32之间的结合力，可以在形成隔离介质预备层51的步骤之前对通孔31进行回蚀，以扩大通孔31的横截面积。可选地，回蚀通孔31的工艺为湿法刻蚀，湿法刻蚀所采用的刻蚀液可以为HF溶液。上述工艺为现有技术，在此不再赘述。

为了减少上述浅沟槽32与隔离介质预备层51之间的应力，避免漏电流的产生，可以在形成预制隔离介质预备层51的步骤之前，在通孔31和沟槽内形成衬垫氧化物。可选地，该衬垫氧化物可以为SiO₂和SiON等，形成衬垫氧化物的工艺包括但不限于采用热氧化、化学气相沉积等。上述工艺为现有技术，在此不再赘述。

完成隔离介质预备层51的制作步骤之后，在相邻的浅沟槽32之间衬底10的表面上形成突出于衬底10上表面的突出部60。该突出部60采用半导体材料形成，能够增加沟道宽度，进而提高半导体器件的驱动电流。

在上述形成突出部60的步骤中，采用外延工艺形成上述突出部60。此时，上述步骤包括：在各隔离介质预备层51的两侧形成侧壁层40，形成如图7所示的基体结构；在相邻浅沟槽32之间的衬底上，相对设置的侧壁层40之间外延形成突出部60，形成如图8所示的基体结构；去除侧壁层40、粘附层21和部分隔离介质预备层51，形成隔离介质层53和突出部60，形成如图9所述的基体结构。

在上述形成突出部60的步骤中，上述形成侧壁层40的步骤包括：形成覆盖隔离介质预备层51两侧及上方的侧壁预备层；以及刻蚀去除隔离介质预备层51上方的侧壁预备层，形成位于隔离介质预备层51侧壁上的侧壁层40。优选地，侧壁层40材料选自氧化硅、氮化硅、氮氧化硅中的一种或多种。形成侧壁预备层的工艺可以采用化学气相沉积、蒸发、溅射等，刻蚀侧壁预备层的工艺可以采用干法刻蚀。在本申请的一种可选实施方式中，采用等离子增强化学气相沉积工艺沉积氮化硅侧壁层40，其反应气体为硅烷和氨气，硅烷的流量为2000～4000sccm，氨气的流量为2000～4000sccm，反应室的温度为450℃，反应压力为160Pa，功率为3000w，沉积时间为300秒；然后，采用等离子干法刻蚀侧壁预备层，包括以下步骤：以CF₄和CHF₃作为刻蚀气体，在溅射功率为300～1000瓦的条件下形成等离子体；利用等离子体轰击侧壁层40材料的表面，将侧壁预备层材料的原子击出，轰击时间为60～300秒。

在上述形成突出部60的步骤中，突出部60采用半导体材料，外延形成突出部60的工艺可以为固相外延工艺或激光外延工艺。其中，突出部60的材料与衬底10的材料相同或不同。例如，衬底10的材料为Si时，突出部60的材料可以为Si或SiGe等。当突出部60的材料为Si，在本申请的一种可选实施方式中，采用固相外延工艺生长突出部60，其工艺条件为：以SiH₄为反应气体，衬底10的温度为800～1000℃，生长时间为5～30秒。

刻蚀去除上述侧壁层40和部分隔离介质预备层51的工艺可以为本领域技术人员熟知的方法，例如湿法刻蚀。在本申请的一种可选实施例中，采用磷酸溶液刻蚀去除侧壁层，包括以下步骤：将磷酸溶液（磷酸的质量百分比为25%～50%）置于刻蚀槽中，控制刻蚀槽中磷酸溶液的温度为50℃，然后将包含侧壁层40和部分隔离介质预备层51的芯片置于磷酸溶液中，进行湿法刻蚀，刻蚀的时间为1～3分钟。当然，湿法刻蚀的溶液还可以是其他本领域常用的刻蚀液，其具体的刻蚀条件也可以做相应的调整。

从以上实施例可以看出，本申请上述的实施例实现了如下技术效果：通过在相邻浅沟槽隔离结构之间的衬底上形成由半导体材料构成的突出部，增加了沟道宽度，从而提高了半导体器件的驱动电流。

以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种半导体器件，包括设置于衬底内的浅沟槽，以及设置于所述浅沟槽内的隔离介质层，其特征在于，在相邻所述浅沟槽之间的衬底上形成突出于所述衬底上表面的突出部，所述突出部采用半导体材料形成。

2.根据权利要求1所述的半导体器件，其特征在于，所述突出部沿与其相邻的浅沟槽的长度方向延伸，且所述突出部的长度等于与其相邻的浅沟槽的长度。

3.根据权利要求1或2所述的半导体器件，其特征在于，所述突出部的上表面的宽度小于下表面的宽度，优选所述突出部具有等腰梯形结构。

4.根据权利要求3所述的半导体器件，其特征在于，所述突出部的下表面的宽度小于相邻所述浅沟槽之间衬底的宽度。

5.根据权利要求3所述的半导体器件，其特征在于，所述突出部位于相邻所述浅沟槽之间的衬底的中间位置。

6.根据权利要求1所述的半导体器件，其特征在于，所述突出部的材料与所述衬底的材料相同或不相同。

7.一种半导体器件的制作方法，其特征在于，所述制作方法包括：

提供衬底；

在所述衬底内形成浅沟槽；

在所述浅沟槽中形成上表面高于所述衬底上表面的隔离介质层；以及

在相邻的所述浅沟槽之间衬底的表面上形成突出于所述衬底上表面的突出部，所述突出部采用半导体材料形成。

8.根据权利要求7所述的制作方法，其特征在于，所述突出部通过外延工艺形成。

9.根据权利要求8所述的制作方法，其特征在于，形成所述突出部的步骤包括：

在各所述隔离介质层的相对设置的两侧形成侧壁层；

在相邻所述浅沟槽之间的衬底上，相对设置的所述侧壁层之间外延形成所述突出部；

去除所述侧壁层，形成所述突出部。

10.根据权利要求9所述的制作方法，其特征在于，所述形成侧壁层的步骤包括：

形成覆盖所述隔离介质层两侧及上方的侧壁预备层；以及

刻蚀去除所述隔离介质层上方的侧壁预备层，形成位于所述隔离介质预备层侧壁上的侧壁层。

11.根据权利要求9所述的制作方法，其特征在于，形成所述隔离介质层的步骤包括：

在形成所述突出部的步骤前，在所述浅沟槽中形成上表面高于所述衬底上表面的隔离介质预备层；

在形成所述突出部的步骤中，在所述隔离介质预备层的相对设置的两侧形成侧壁层，在去除所述侧壁层的步骤中，同时去除部分所述隔离介质预备层，形成所述隔离介质层。

12.根据权利要求11所述的制作方法，其特征在于，形成所述浅沟槽的步骤包括：

在所述衬底的表面形成具有通孔的掩膜层；以及

沿所述通孔刻蚀所述衬底，在衬底中形成浅沟槽。

13.根据权利要求12所述的制作方法，其特征在于，形成所述隔离介质预备层的步骤包括：

在所述通孔和浅沟槽内，以及在所述掩膜层上形成初级隔离介质预备层；

刻蚀去除位于所述掩膜层上面的所述初级隔离介质预备层，形成上表面与所述掩膜层上表面齐平的所述隔离介质预备层；

去除所述掩膜层。

14.根据权利要求13所述的制作方法，其特征在于，在形成所述掩膜层的步骤之前，在所述衬底的表面形成粘附层，在去除所述侧壁层的同时去除剩余所述粘附层。

15.根据权利要求14所述的制作方法，其特征在于，

所述粘附层选自SiO₂、TaN和TiN中的一种或多种；

所述侧壁层选自氧化硅、氮化硅、氮氧化硅中的一种或多种。