CN104937838B - 具有改进隔离的放大器 - Google Patents

具有改进隔离的放大器 Download PDF

Info

Publication number
CN104937838B
CN104937838B CN201480005407.1A CN201480005407A CN104937838B CN 104937838 B CN104937838 B CN 104937838B CN 201480005407 A CN201480005407 A CN 201480005407A CN 104937838 B CN104937838 B CN 104937838B
Authority
CN
China
Prior art keywords
cascode
transistor
cascode transistors
coupling
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480005407.1A
Other languages
English (en)
Other versions
CN104937838A (zh
Inventor
S·阿伯德尔海姆
W·J·比德尔曼三世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104937838A publication Critical patent/CN104937838A/zh
Application granted granted Critical
Publication of CN104937838B publication Critical patent/CN104937838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/22—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with tubes only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

公开了具有改进隔离的放大器。在示例性设计中，一种装置(例如，无线设备、集成电路等)包括具有增益晶体管(514)、第一和第二共源共栅晶体管(513，515)以及分流晶体管(517)的放大器(500)。增益晶体管接收输入信号(RFin)并提供经放大信号。第一共源共栅晶体管耦合在增益晶体管与中间节点(X)之间并接收经放大信号。第二共源共栅晶体管耦合在中间节点与输出节点之间并提供输出信号(RFout)。分流晶体管耦合在中间节点与电路接地之间。第一和第二共源共栅晶体管被启用以提供输出信号。分流晶体管(i)在共源共栅晶体管被启用时被禁用并且(ii)在共源共栅晶体管被禁用时被启用以使中间节点短路至电路接地。

Description

具有改进隔离的放大器
相关申请的交叉引用
本申请要求共同拥有的于2013年1月25日提交的美国非临时专利申请No.13/750,878的优先权，该非临时申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及电子器件，尤其涉及放大器。
背景
无线通信系统中的无线设备(例如，蜂窝电话或智能电话)可以传送和接收数据以供双向通信。无线设备可包括用于数据传送的发射机以及用于数据接收的接收机。对于数据传送，发射机可用数据来调制射频(RF)载波信号以获得经调制信号，放大经调制信号以获得具有恰当发射功率电平的输出RF信号，并经由天线将该输出RF信号发射到基站。对于数据接收，接收机可经由天线获得收到RF信号并且可放大和处理该收到RF信号以恢复由基站发送的数据。
无线设备可包括用于不同目的的不同类型的放大器。例如，无线设备可包括接收机中的低噪声放大器(LNA)、发射机中的驱动放大器(DA)和功率放大器(PA)以及接收机和/或发射机中的可变增益放大器(VGA)。无线设备可包括输出耦合在一起的多个放大器，且每一个放大器被启用以提供输出信号或被禁用以不提供输出信号。在放大器被禁用时提供良好隔离以缓解由于泄漏信号而导致的性能降级可以是合乎需要的。
附图简述
图1示出了无线设备与无线系统处于通信。
图2示出了载波聚集(CA)的各种示例。
图3示出了图1中的无线设备的框图。
图4示出了LNA的示例性设计。
图5示出了具有改进隔离的LNA的示例性设计。
图6示出了单输入多输出(SIMO)LNA的示例性设计。
图7A到7C示出了具有改进隔离的SIMO LNA的三个示例性设计。
图8A和8B示出了具有改进隔离的多输入多输出(MIMO)LNA的两个示例性设计。
图9示出了用以生成偏置电压和控制信号的电路。
图10示出了具有改进隔离的LNA和不具有改进隔离的LNA的隔离的标绘。
图11示出了用于执行放大的过程。
详细描述
以下阐述的详细描述旨在作为本公开的示例性设计的描述，而无意表示可在其中实践本公开的仅有设计。术语“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何设计不必被解释为优于或胜过其他设计。本详细描述包括具体细节以提供对本公开的示例性设计的透彻理解。对于本领域技术人员将明显的是，没有这些具体细节也可实践本文描述的示例性设计。在一些实例中，公知的结构和器件以框图形式示出以免湮没本文中给出的示例性设计的新颖性。
本文公开了具有改进隔离的放大器。这些放大器可被用于各种电子设备，诸如无线通信设备(例如，蜂窝电话、智能电话等)、平板设备、个人数字助理(PDA)、手持式设备、无线调制解调器、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、蓝牙设备、消费电子设备、等等。为了清楚起见，以下描述了具有改进隔离的放大器在无线通信设备中的使用。
图1示出了无线设备110与无线通信系统120处于通信。无线系统120可以是长期演进(LTE)系统、码分多址(CDMA)系统、全球移动通信(GSM)系统、无线局域网(WLAN)系统或其他某个无线系统。CDMA系统可实现宽带CDMA(WCDMA)、CDMA 1X、时分同步CDMA(TD-SCDMA)、或其他某个版本的CDMA。为简明起见，图1示出了无线系统120包括三个基站130、132和134以及一个系统控制器140。一般而言，无线系统可包括任何数目的基站以及任何网络实体集合。基站还可被称为B节点、演进型B节点(eNB)、接入点等。
无线设备110还可以指用户装备(UE)、移动站、终端、接入终端、订户单元、站等。无线设备110可以是蜂窝电话、智能电话、平板设备、无线调制解调器、个人数字助理(PDA)、手持式设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、蓝牙设备、等等。无线设备110可与无线系统120通信。无线设备110还可接收来自广播站的信号、来自一个或多个全球导航卫星系统(GNSS)中的卫星(例如，卫星150)的信号等。无线设备110可以支持用于无线通信的一种或多种无线电技术，诸如LTE、WCDMA、CDMA 1X、TD-SCDMA、GSM、802.11等等。
无线设备110可以能够在覆盖低于1000兆赫兹(MHz)的频率的低频带(LB)、覆盖从1000MHz到2300MHz的频率的中频带(MB)和/或覆盖高于2300MHz的频率的高频带(HB)中操作。例如，低频带可以覆盖698到960MHz，中频带可以覆盖1475到2170MHz，并且高频带可以覆盖2300到2690MHz和3400到3800MHz。低频带、中频带和高频带是指三群频带(或频带群)，其中每个频带群包括数个频率带(或简称为“频带”)。每个频带可以覆盖至多达200MHz。LTE版本11支持35个频带，这些频带被称为LTE/UMTS频带并且在公众可获取的3GPP TS 36.101中列出。一般而言，可以定义任何数目个频带群。每个频带群可覆盖任何频率范围，这些频率范围可以与以上给出的频率范围中的任何一个相匹配或不相匹配。每个频带群可包括任何数目个频带。
无线设备110可以支持载波聚集，其是多个载波上的操作。载波聚集也可被称为多载波操作。载波可指被用于通信的频率范围并且可与某些特性相关联。例如，载波可与描述该载波上的操作的系统信息和/或控制信息相关联。载波也可被称为分量载波(CC)、频率信道、蜂窝小区等。频带可包括一个或多个载波。在LTE中每个载波可以覆盖至多达20MHz。在LTE版本11中，无线设备110可以配置成具有在一个或两个频带中的至多达5个载波。
一般而言，载波聚集(CA)可以被分类为两种类型－带内CA和带间CA。带内CA是指同一频带内的多个载波上的操作。带间CA是指不同频带中的多个载波上的操作。
图2示出了无线设备110可以支持的各种CA场景。为了简单起见，图2示出了无线设备110配置有一频带中仅一个载波用于带间CA。一般而言，无线设备110可配置有给定频带内的一个或多个载波。
场景210覆盖了其中低频带中的频带X中的一个载波C1和中频带中的频带Y中的一个载波C2被配置成用于无线设备110的带间CA。场景220覆盖了其中中频带中的频带X中的一个载波C1和高频带中的频带Y中的一个载波C2被配置成用于无线设备110的带间CA。场景230覆盖了其中低频带中的频带X中的一个载波C1和高频带中的频带Y中的一个载波C2被配置成用于无线设备110的带间CA。
场景240覆盖了其中低频带中的频带X中的一个载波C1和也在低频带中的频带Y中的一个载波C2被配置成用于无线设备110的带间CA。场景250覆盖了其中中频带中的频带X中的一个载波C1和也在中频带中的频带Y中的一个载波C2被配置成用于无线设备110的带间CA。场景260覆盖了其中高频带中的频带X中的一个载波C1和也在高频带中的频带Y中的一个载波C2被配置成用于无线设备110的带间CA。
场景270覆盖了其中低频带、或中频带、或高频带中的频带X中的两个毗邻载波C1和C2被配置成用于无线设备110的毗连带内CA。场景280覆盖了其中低频带、或中频带、或高频带中的频带X中的两个非毗邻载波C1和C2被配置成用于无线设备110的非毗连带内CA。
图2示出了载波聚集的一些示例。对于频带和频带群的其他组合也可支持载波聚集。
无线设备110可以并发地在不同的频率接收多个所传送的信号。这些多个所传送的信号可以由一个或多个基站以不同频率在多个载波上发送以供载波聚集。这些多个所传送的信号还可由不同的基站来发送以进行协调式多点(CoMP)传输、切换等。这些多个所传送的信号还可由不同无线系统来发送以用于并发语音/数据、或数据/数据、或语音/语音等。
图3示出了图1中的无线设备110的示例性设计的框图。在这一示例性设计中，无线设备110包括耦合至主天线310的收发机320、耦合至副天线312的收发机322、以及数据处理器/控制器380。收发机320包括天线接口电路324、多个(K个)LNA 330a到330k、接收电路340、发射电路350和K个功率放大器(PA)360a到360k。收发机322包括天线接口电路326、多个(M个)LNA 332a到332m、接收电路342、发射电路352和M个PA 362a到362m。收发机320和322可支持多个频带、载波聚集、多种无线电技术、多个无线系统、接收分集、从多个发射天线到多个接收天线的多输入多输出(MIMO)传输等等。
对于数据接收，天线310接收来自基站和/或其他发射机站的信号并且提供收到RF信号，该收到RF信号被路由通过天线接口电路324并作为输入RF信号被提供到所选LNA330。天线接口电路324可包括开关、双工器、共用器、发射滤波器、接收滤波器、匹配电路等。所选LNA 330放大输入RF信号并且向接收电路340提供一个或多个经放大RF信号。接收电路340将每一个经放大RF信号从RF下变频到基带，对经下变频信号进行滤波和放大，并且将输入基带信号提供给数据处理器380。接收电路340可包括混频器、滤波器、放大器、匹配电路、振荡器、本地振荡器(LO)发生器、锁相环(PLL)等。
对于数据传送，数据处理器380处理(例如，编码和调制)要发射的数据，并且将一个或多个输出基带信号提供给发射电路350。发射电路350对各输出基带信号进行放大、滤波并将其从基带上变频至RF，以及将经调制的信号提供给所选PA 360。接收电路350可包括放大器、滤波器、混频器、匹配电路、振荡器、LO发生器、PLL等等。所选PA 360放大经调制的信号，以及提供具有恰当发射功率电平的输出RF信号。输出RF信号被路由通过天线接口电路324并经由天线310来发射。
收发机322内的LNA 332、接收电路342、发射电路352和PA 362可用与收发机320内的LNA 330、接收电路340、发射电路350和PA 360相类似的方式操作。收发机320和322还可包括图3中未示出的其他电路。收发机320和322的全部或部分可实现在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上。例如，LNA 330和接收电路340可实现在一个模块上，该模块可以是RFIC等。收发机320和322中的这些电路也可按其他方式来实现。
数据处理器/控制器380可为无线设备110执行各种功能。例如，数据处理器380可对经由接收机电路340和342接收到的数据以及经由发射电路350和352传送的数据执行处理。控制器380可以控制收发机320和322中的各种电路的操作。存储器382可存储供数据处理器/控制器380使用的程序代码和数据。数据处理器/控制器380可以实现在一个或多个专用集成电路(ASIC)和/或其他IC上。
图3中的LNA 330和332可以按各种方式来实现。LNA 330和332的一些示例性电路设计在下文中描述。LNA 330和332也可使用各种类型的晶体管来实现。以下描述用N沟道金属氧化物半导体(NMOS)晶体管实现的LNA 330和332的一些示例性电路设计。
图4示出了具有电感衰退和共源共栅关断的LNA 400的示例性设计的示意图。LNA400包括源极衰退电感器412、增益晶体管414和共源共栅晶体管416。增益晶体管414使其栅极接收输入RF信号(RFin)并且使其源极耦合到电感器412的一端。电感器412的另一端耦合到电路接地。共源共栅晶体管416使其源极耦合到增益晶体管414的漏极，并且使其漏极耦合到负载电路418。增益晶体管414和共源共栅晶体管416可以用NMOS晶体管(如图4中所示)或者用其他类型的晶体管来实现。
增益晶体管414放大输入RF信号并提供经放大信号。共源共栅晶体管416缓冲经放大信号并提供输出RF信号(RFout)。共源共栅晶体管416由其栅极处的偏置电压(Vbias)控制。共源共栅晶体管416可以(i)通过将Vbias电压设为合适的电压来被启用或导通或者(ii)通过将Vbias设为低电压来被禁用或截止。理想地，当共源共栅晶体管416被禁用时，在增益晶体管414与LNA 400的输出之间应存在开路。然而，在实际实现中，当共源共栅晶体管416被禁用时，存在穿过共源共栅晶体管416的泄漏路径。该泄漏路径可导致增益晶体管414与耦合到负载电路418的其他电路(例如，下变频器)之间的较差隔离，这可能是不合乎需要的。
在本公开的一方面，放大器可包括能在放大器被禁用时提供改进隔离的共源共栅电路。共源共栅电路是在共源共栅电路的输入和输出之间传递信号或阻止信号通过的电路。共源共栅电路可包括(i)在放大器被启用时使信号通过的直通路径以及(ii)在放大器被禁用时提供较好隔离的至电路接地的分流路径。共源共栅电路可包括(i)用于共源共栅电路的输入与输出之间的直通路径的串联耦合的多个共源共栅晶体管以及(ii)用于分流路径的耦合在中间节点与电路接地之间的分流晶体管。共源共栅电路可以按与共源共栅晶体管相似的方式执行缓冲并且可替代共源共栅晶体管。
图5示出了具有改进隔离的LNA 500的示例性设计的示意图。LNA 500可被用于图3中的LNA 330和332中的任一个。在图5所示的示例性设计中，LNA 500包括源极衰退电感器512、增益晶体管514、以及共源共栅晶体管516。增益晶体管514使其栅极接收输入RF信号，使其源极耦合到电感器512的一端，并且使其漏极耦合到共源共栅电路516。电感器512的另一端耦合到电路接地。增益晶体管514也可使其源极直接耦合到电路接地(而不是耦合到源极衰退电感器)。共源共栅电路516进一步耦合到负载电路518并且提供输出RF信号。增益晶体管514和共源共栅电路516可以用NMOS晶体管(如图5中所示)或者用其他类型的晶体管来实现。
在图5所示的示例性设计中，共源共栅电路516包括(i)以堆叠形式耦合的两个共源共栅晶体管513和515以及(ii)耦合在共源共栅晶体管513和513与电路接地之间的分流晶体管517。共源共栅晶体管513使其源极耦合到增益晶体管514的漏极，使其栅极接收偏置电压(Vbias)，并且使其漏极耦合到节点X。共源共栅晶体管515使其源极耦合到节点X，使其栅极耦合到晶体管513的栅极并接收Vbias电压，并且使其漏极耦合到负载电路518并提供输出RF信号。分流晶体管517使其源极耦合到电路接地，使其栅极接收控制信号(Cenb)，并且使其漏极耦合到节点X。
共源共栅晶体管513和515可以按与图4中的共源共栅晶体管416相似的方式被启用或禁用。具体而言，共源共栅晶体管513和515可通过对晶体管513和515的栅极施加合适的偏置电压来启用。在这种情况下，分流晶体管517可通过对晶体管517的栅极施加低电压(或逻辑低)来禁用。相反，共源共栅晶体管513和515可通过对晶体管513和515的栅极施加低偏置电压来禁用。在这种情况下，晶体管517可通过对晶体管517的栅极施加高电压(或逻辑高)来启用。晶体管517将节点X拉至电路接地，这将使任何信号泄漏短路至电路接地。使节点X短路至电路接地可以在共源共栅晶体管513和515被禁用时改进隔离。
在示例性设计中，共源共栅晶体管513和515可由模拟电压来控制，而分流晶体管517可由数字控制信号来控制。共源共栅晶体管513和515可通过施加合适的偏置电压来启用。晶体管513和515的偏置电压决定跨增益晶体管514的漏极-源极电压，并且可被选择以使得增益晶体管514保持饱和。共源共栅晶体管513和515可通过施加低电压(例如，0伏特(V))来禁用。分流晶体管517可通过在其栅极处施加逻辑高(例如，VDD)来启用或者通过施加逻辑低(例如，0V)来禁用。
在图5所示的示例性设计中，共源共栅电路516具有T开关状结构并且包括耦合到分流晶体管517的两个共源共栅晶体管513和515。共源共栅晶体管513和515可被设计成使其能提供与图4中的共源共栅晶体管416的性能相当的性能。在示例性设计中，共源共栅晶体管416、513和515可具有相似的宽度，而共源共栅晶体管513和515可具有约等于共源共栅晶体管416的长度的组合长度，如下：
L＝L1+L2, 等式(1)
其中L是共源共栅晶体管416的长度，
L1是共源共栅晶体管513的长度，且
L2是共源共栅晶体管515的长度。
在示例性设计中，共源共栅晶体管513和515各自可具有约为共源共栅晶体管416的长度的一半的长度，或即L1＝L2＝L/2。在另一示例性设计中，共源共栅晶体管513可具有约为共源共栅晶体管416的长度的四分之三的长度，或即L1＝3L/4且L2＝L/4。在又一示例性设计中，共源共栅晶体管513可具有长度L1＝L/n，且共源共栅晶体管515可具有长度L2＝(n-1)*L/n，其中n可以是整数或非整数值。共源共栅晶体管513和515的长度也可以是共源共栅晶体管416的长度的某一其他百分比。将共源共栅晶体管513和515的组合长度维持为约等于共源共栅晶体管416的长度可确保两个串联耦合的共源共栅晶体管513和515能提供与单个共源共栅晶体管416相似的性能(假定这些晶体管具有相似的宽度)。
一般而言，共源共栅电路可包括(i)其输入与输出之间的直通路径以及(ii)直通路径中的节点与电路接地之间的分流路径。直通路径可以用耦合在共源共栅电路的输入与输出之间的一个或多个晶体管来实现。分流路径可以用耦合在直通路径中的节点与电路接地之间的一个或多个晶体管来实现。共源共栅电路可通过启用直通路径(例如，导通直通路径中的晶体管)并禁用分流路径(例如，截止分流路径中的晶体管)来启用。相反，共源共栅电路可通过禁用直通路径(例如，截止直通路径中的晶体管)并启用分流路径(例如，导通分流路径中的晶体管)来禁用。
图5示出了具有通过使用共源共栅电路来改进的隔离的LNA的示例性设计。具有改进隔离的LNA还可以用其他方式来实现。在另一示例性设计中，LNA可包括耦合在LNA的输出与输入之间的反馈电路。该反馈电路可包括电阻器、电容器、晶体管、其他某个电路组件、或其任何组合。反馈电路可有助于输入匹配并且还可改进LNA的线性度。
图6示出了具有电感衰退和共源共栅关断的SIMO LNA 600的示例性设计的示意图。在图6所示的示例性设计中，LNA 600包括源极衰退电感器612、增益晶体管614、以及两个共源共栅晶体管616和626。增益晶体管614使其栅极接收输入RF信号并且使其源极耦合到电感器612的一端。电感器612的另一端耦合到电路接地。共源共栅晶体管616使其源极耦合到增益晶体管614的漏极，使其栅极接收第一偏置电压(Vbias1)，且使其漏极耦合到负载电路618。共源共栅晶体管626使其源极耦合到增益晶体管614的漏极，使其栅极接收第二偏置电压(Vbias2)，且使其漏极耦合到负载电路628。增益晶体管614以及共源共栅晶体管616和626可用NMOS晶体管(如图6所示)或使用其他类型的晶体管来实现。
在图6中所示的示例性设计中，负载电路618包括变压器680，变压器680包括初级线圈682和次级线圈684。初级线圈682耦合在共源共栅晶体管616的漏极与电源(VDD)之间。次级线圈684向第一下变频器(图6中未示出)提供第一差分输出RF信号。负载电路628包括具有以下组件的变压器690：(i)耦合在共源共栅晶体管626的漏极与VDD电源之间的初级线圈692，以及(ii)向第二下变频器(图6中未示出)提供第二差分输出RF信号的次级线圈694。
SIMO LNA 600在任何给定时刻可按单输出模式或多输出模式操作。在单输出模式中，SIMO LNA 600接收包括至少一个所传送信号(例如，在一个载波集上)的输入RF信号并将一个输出RF信号提供给一个下变频器。一个共源共栅晶体管616或626被启用以提供输出RF信号，而另一共源共栅晶体管被禁用。在多输出模式中，SIMO LNA 600接收包括至少两个所传送信号(例如，在两个载波集上)的输入RF信号并将两个输出RF信号提供给两个下变频器(例如，每一载波集一个输出RF信号)。两个共源共栅晶体管616或626被启用以提供两个输出RF信号。
在图6所示的示例性设计中，共源共栅晶体管616和626用于缓冲且也用作共源共栅关断开关。例如，在单输出模式中，共源共栅晶体管616可被启用以将输出RF信号提供给第一下变频器，且共源共栅晶体管626可被禁用以提供负载电路628与增益晶体管614之间的隔离。用于第二下变频器的LO信号可能泄漏穿过第二下变频器并且可以从次级线圈694耦合到初级线圈692。理想地，共源共栅晶体管626应被完全截止且应阻止泄漏的LO信号耦合到增益晶体管614。然而，在实际实现中，共源共栅晶体管626具有有限隔离，且泄漏的LO信号的一部分耦合穿过共源共栅晶体管626且被呈现给增益晶体管614。泄漏的LO信号被传递穿过共源共栅晶体管616并且可使得正经由共源共栅晶体管616和负载电路618接收的所传送信号的性能降级。
图7A示出了具有改进隔离的SIMO LNA 700的示例性设计的示意图。LNA700可被用于图3中的LNA 330和332中的任一个。在图7A所示的示例性设计中，LNA 700包括源极衰退电感器712、增益晶体管714、以及两个共源共栅电路716和726。增益晶体管714使其栅极接收输入RF信号，使其源极耦合到电感器712的一端，并且使其漏极耦合到共源共栅电路716和726。电感器712的另一端耦合到电路接地。增益晶体管714也可使其源极直接耦合到电路接地(而不是耦合到源极衰退电感器)。共源共栅电路716进一步耦合到负载电路718并且提供第一输出RF信号(RFout1)。共源共栅电路726进一步耦合到负载电路728并且提供第二输出RF信号(RFout2)。
在图7A所示的示例性设计中，共源共栅电路716包括(i)以堆叠形式耦合的两个共源共栅晶体管713和715以及(ii)耦合在共源共栅晶体管713和715与电路接地之间的分流晶体管717。共源共栅晶体管713和715以及分流晶体管717以与图5中的共源共栅晶体管513和515以及分流晶体管517相似的方式耦合。共源共栅晶体管713和715在其栅极处接收第一偏置电压(Vbias1)，且分流晶体管717在其栅极处接收第一控制信号(Cenb1)。共源共栅电路726包括(i)以堆叠形式耦合的两个共源共栅晶体管723和725以及(ii)耦合在共源共栅晶体管723和725与电路接地之间的分流晶体管727。共源共栅晶体管723和725以及分流晶体管727以与图5中的共源共栅晶体管513和515以及分流晶体管517相似的方式耦合。共源共栅晶体管723和725在其栅极处接收第二偏置电压(Vbias2)，且分流晶体管727在其栅极处接收第二控制信号(Cenb2)。
共源共栅晶体管713和715可以实现成具有如上所述的合适长度，以获得与图6中的共源共栅晶体管616的性能相似的性能。类似地，共源共栅晶体管723和725可以实现成具有合适的长度以获得与图6中的共源共栅晶体管626的性能类似的性能。在一个示例性设计中，共源共栅晶体管可具有相似宽度，且共源共栅晶体管713和715的长度分别匹配共源共栅晶体管723和725的长度，例如以便获得共源共栅电路716和726的类似性能。在另一示例性设计中，共源共栅晶体管713和715的长度可以分别不同于共源共栅晶体管723和725的长度，例如以获得共源共栅电路716和726的不同的性能特性。
SIMO LNA 700还可以用其他方式来实现。在另一示例性设计中，SIMO LNA可以包括使其源极直接耦合到电路接地(而不是耦合到源极衰退电感器)的增益晶体管。在又一示例性设计中，SIMO LNA可包括并联耦合的且使其栅极接收输入RF信号的两个增益晶体管。第一增益晶体管可使其源极耦合到源极衰退电感器，如图7A中所示。第二增益晶体管可使其源极直接耦合到电路接地。第一增益晶体管或第二增益晶体管中的任一者可被选择。
在图7A中所示的示例性设计中，负载电路718包括变压器780，变压器780包括初级线圈782和次级线圈784。初级线圈782耦合在共源共栅电路716与VDD电源之间。次级线圈784向第一下变频器(图7A中未示出)提供第一差分输出RF信号。负载电路728包括具有以下组件的变压器790：(i)耦合在共源共栅电路726与VDD电源之间的初级线圈792，以及(ii)向第二下变频器(图7A中未示出)提供第二差分输出RF信号的次级线圈794。
负载电路718和728也可按其他方式来实现。在另一示例性设计中，负载电路可包括耦合在VDD电源与共源共栅晶体管的漏极之间的电感器以及可能的电容器。共源共栅晶体管715和725可以在其漏极处提供输出RF信号。在还有另一示例性设计中，负载电路可包括使其源极耦合到VDD电源并且使其漏极耦合到共源共栅晶体管(例如，共源共栅晶体管715或725)的漏极的P沟道金属氧化物半导体(PMOS)晶体管。PMOS晶体管可为共源共栅晶体管提供有源负载。
为了简明起见，图7A示出了包括两个共源共栅电路716和726的SIMO LNA700，这两个共源共栅电路716和726用以向至多两个负载电路718和728提供至多两个输出RF信号，例如针对正被同时接收以用于载波聚集的至多两个载波集。一般而言，SIMO LNA可包括耦合到N个负载电路以提供至多N个输出RF信号的N个共源共栅电路，其中N可以是大于一的任何整数值。
SIMO LNA 700在任何给定时刻可按单输出模式或多输出模式操作。在单输出模式中，SIMO LNA 700接收包括至少一个所传送信号(例如，在一个载波集上)的输入RF信号并经由一个共源共栅电路716或726将一个输出RF信号提供给一个下变频器电路。在多输出模式中，SIMO LNA 700接收包括至少两个所传送信号(例如，在两个载波集上)的输入RF信号并经由两个共源共栅电路716和726将两个输出RF信号提供给两个下变频器电路(例如，每一载波集一个输出RF信号)。
共源共栅电路716可以在单输出模式或多输出模式中被启用以便向负载电路718提供RFout1信号。这可通过以下操作来达成：(i)通过对晶体管713和715的栅极施加合适的偏置电压来导通共源共栅晶体管713和715以及(ii)通过对晶体管717的栅极施加逻辑低来截止分流晶体管717。相反，共源共栅电路716可通过以下操作被禁用：(i)通过对晶体管713和715的栅极施加低电压来截止共源共栅晶体管713和715以及(ii)通过对晶体管717的栅极施加逻辑高来导通分流晶体管717。共源共栅电路726可以在单输出模式或多输出模式中被启用以便向负载电路728提供RFout2信号。这可通过以下操作来达成：(i)通过对晶体管723和725的栅极施加合适的偏置电压来导通共源共栅晶体管723和725以及(ii)通过对晶体管727的栅极施加逻辑低来截止分流晶体管727。相反，共源共栅电路726可通过以下操作被禁用(i)通过对晶体管723和725的栅极施加低电压来截止共源共栅晶体管723和725以及(ii)通过对晶体管727的栅极施加逻辑高来导通分流晶体管727。
图7B示出了具有改进隔离的SIMO LNA 702的示例性设计的示意图。LNA702也可被用于图3中的LNA 330和332中的任一个。在图7B所示的示例性设计中，LNA 702包括图7A中的LNA 700内的所有电路组件。LNA 702进一步包括第二增益晶体管724和第二源极衰退电感器722。增益晶体管724使其栅极接收输入RF信号，使其源极耦合到电感器722的一端，并且使其漏极耦合到共源共栅电路726。电感器722的另一端耦合到电路接地。增益晶体管714使其漏极仅耦合到共源共栅电路716(而不是如图7A所示的共源共栅电路716和726两者)。
在图7B所示的示例性设计中，LNA 702包括(i)由增益晶体管714、共源共栅电路716和电感器712形成的第一放大器电路710以及(ii)由增益晶体管724、共源共栅电路726和电感器722形成的第二放大器电路720。
在图7B所示的示例性设计中，分开的源极衰退电感器712和722被用于放大器电路710和720以减少两个放大器电路之间的交互并帮助减小噪声指数(NF)降级。源极衰退电感器712和722还可改善放大器电路710和720的线性度并有助于SIMO LNA 702的输入匹配。电感器712和722可具有相同值或不同值。电感器712和722的值可被选择(例如，独立地选择)以获得放大器电路710和720的良好性能。在另一示例性设计中，一个放大器电路710或720可包括源极衰退电感器，而另一放大器电路可省略源极衰退电感器并使其增益晶体管耦合到电路接地。在又一示例性设计中，放大器电路710和720两者都可省略源极衰退电感器并使其增益晶体管耦合到电路接地。
SIMO LNA 702在任何给定时刻可按单输出模式或多输出模式操作。在单输出模式中，放大器电路710或720中的任一者被启用以便向相关联的负载电路718或728提供输出RF信号。在多输出模式中，放大器电路710和720两者都被启用以便分别向负载电路718和728提供两个输出RF信号。
在单输出模式中，增益晶体管714和724两者都通过施加给这些晶体管的输入RF信号来启用。由于被禁用的放大器电路中的共源共栅电路(例如，共源共栅电路726)被禁用，因此被禁用的放大器电路中的增益晶体管(例如，增益晶体管724)在线性区中操作。因此，放大器电路中的增益晶体管可以(i)在放大器电路被启用时在饱和区中操作，或者(ii)在放大器电路被禁用时在线性区中操作。在线性区中操作被禁用的放大器电路的增益晶体管可帮助减少SIMO LNA 702的输入阻抗在单输出模式与多输出模式之间的变动。
在图7B所示的示例性设计中，通过使输入RF信号被施加到两个增益晶体管714和724以驱动两个共源共栅电路716和726，该输入RF信号在“栅极”级被拆分。作为对比，在图7A所示的示例性设计中，通过使输入RF信号被施加到单个增益晶体管以驱动两个共源共栅电路716和726，该输入RF信号在“共源共栅”级被拆分。在栅极级拆分输入RF信号(如图7B所示)可提供比在共源共栅级拆分输入RF信号(如图7A所示)更佳的性能。栅极级拆分的情况下的更佳性能可包括更佳增益、更低的噪声指数、改进的线性度、更佳的隔离以减少下变频器的泄漏的LO信号的耦合，等等。
在另一示例性设计中，可使用共源共栅晶体管以替代共源共栅电路716和726。分流晶体管可以耦合在增益晶体管714的漏极与电路接地之间。分流晶体管可被导通以便在增益晶体管714未被导通时使增益晶体管714的漏极短路，这可改进隔离。替换地或附加地，分流晶体管可以耦合在增益晶体管724的漏极与电路接地之间并且可被导通以使增益晶体管724的漏极短路。
图7C示出了具有共源共栅转向开关和改进隔离的SIMO LNA 704的示例性设计的示意图。LNA 704也可被用于图3中的LNA 330和332中的任一个。在图7C所示的示例性设计中，LNA 704包括图7B中的LNA 702中的所有电路组件。LNA704进一步包括(i)耦合在增益晶体管714的漏极与负载电路728之间的第三共源共栅电路736以及(ii)耦合在增益晶体管724的漏极与负载电路718之间的第四共源共栅电路746。
共源共栅电路736包括(i)以堆叠形式耦合的两个共源共栅晶体管733和735以及(ii)耦合在共源共栅晶体管733和735与电路接地之间的分流晶体管737。共源共栅晶体管733和735以及分流晶体管737以与图5中的共源共栅晶体管513和515以及分流晶体管517相似的方式耦合。共源共栅晶体管733和735在其栅极处接收第三偏置电压(Vbias3)，且分流晶体管737在其栅极处接收第三控制信号(Cenb3)。共源共栅电路746包括(i)以堆叠形式耦合的两个共源共栅晶体管743和745以及(ii)耦合在共源共栅晶体管743和745与电路接地之间的分流晶体管747。共源共栅晶体管743和745以及分流晶体管747以与图5中的共源共栅晶体管513和515以及分流晶体管517相似的方式耦合。共源共栅晶体管743和745在其栅极处接收第四偏置电压(Vbias4)，且分流晶体管747在其栅极处接收第四控制信号(Cenb4)。
SIMO LNA 704在任何给定时刻可按单输出模式或多输出模式操作。在单输出模式中，增益晶体管714和724两者都被启用，且两个共源共栅电路被启用。共源共栅电路716和746可被启用以生成用于负载电路718的第一输出RF信号(RFout1)，并且共源共栅电路726和736可被禁用。增益晶体管714和724放大输入RF信号并提供经放大信号，这些经放大信号由被启用的共源共栅电路716和746缓冲并被组合以生成用于负载电路718的RFout1信号。替换地，共源共栅电路726和736可被启用以生成用于负载电路728的第二输出RF信号(RFout2)，并且共源共栅电路716和746可被禁用。增益晶体管714和724放大输入RF信号并提供经放大信号，这些经放大信号可由被启用的共源共栅电路726和736缓冲并被组合以生成用于负载电路728的RFout2信号。
在多输出模式中，增益晶体管714和724两者都被启用，且共源共栅电路716和726被启用。增益晶体管714和724放大输入RF信号并提供两个经放大信号，这两个经放大信号由共源共栅电路716和726缓冲以获得用于两个负载电路718和728的两个输出RF信号。替换地，增益晶体管714和724两者都被启用，并且所有共源共栅电路716、726、736和746都被启用。增益晶体管714和724放大输入RF信号并提供两个经放大信号。来自增益晶体管714的经放大信号在共源共栅电路716和736之间拆分，并且来自增益晶体管724的经放大信号在共源共栅电路726和746之间拆分。来自共源共栅电路716和746的信号被组合以获得用于负载电路718的RFout1信号。来自共源共栅电路726和736的信号被组合以获得用于负载电路728的RFout2信号。每一个共源共栅电路都可以被启用或禁用，如以上针对图7A和7B描述的。
SIMO LNA 704包括两个主路径和两个转向路径。第一主路径711由增益晶体管714和共源共栅电路716形成，且第二主路径721由增益晶体管724和共源共栅电路726形成。第一转向路径731由增益晶体管714和共源共栅电路736形成，且第二转向路径741由增益晶体管724和共源共栅电路746形成。在单输出模式中，一个主路径和一个转向路径被启用，并且来自被启用的两个路径的信号被组合以生成输出RF信号。具体而言，第一主路径711和第二转向路径741可被启用以生成RFout1信号。替换地，第二主路径721和第一转向路径731可被启用以生成RFout2信号。在多输出模式中，主路径711和721两者都被启用以生成RFout1和RFout2信号。
在单输出模式中，一个主路径711或721被启用以提供一个输出RF信号。另外，两个增益晶体管714和724都被启用以减少LNA 740的输入阻抗的变动。此外，一个转向路径731或741也被启用并将RF电流从被禁用的主路径中的增益晶体管引导至被启用的主路径中。该RF电流切换提升了单输出模式中的LNA 704的增益/跨导。
图7A到7C示出了具有通过使用共源共栅电路来改进的隔离的SIMO LNA的三个示例性设计。具有改进隔离的SIMO LNA也可以用其他方式来实现。在另一示例性设计中，SIMOLNA可包括单个转向共源共栅电路736或746(而不是图7C所示的转向共源共栅电流736和746两者)。在又一示例性设计中，SIMO LNA可以包括各自使其源极耦合到电路接地(而不是耦合到源极衰退电感器)的一个或多个增益晶体管。衰退电感器也可以在多个增益晶体管之间共享以节省电路面积。在又一示例性设计中，SIMO LNA可包括耦合在LNA的输入与输出之间的反馈电路。该反馈电路可包括电阻器、电容器、晶体管、其他某个电路组件、或其任何组合。反馈电路可有助于输入匹配并且还可改进SIMO LNA的线性度。
图8A示出了具有改进隔离的MIMO LNA 800的示例性设计的示意图。LNA800可被用于图3中的LNA 330和332中的任一个。在图8A所示的示例性设计中，LNA 800包括图7C中的LNA 704内的所有电路组件。然而，增益晶体管714和724并未如LNA 704中那样耦合在一起。确切而言，增益晶体管714使其栅极接收第一输入RF信号(RFin1)，该第一输入RF信号可由用于第一频带的第一输入匹配电路(图8A中未示出)提供。增益晶体管724使其栅极接收第二输入RF信号(RFin2)，该第二输入RF信号可由用于第一频带或第二频带的第二输入匹配电路(图8A中未示出)提供。LNA 800由此可支持带内CA以及带间CA。
图8B示出了具有改进隔离的MIMO LNA 802的示例性设计的示意图。LNA802可被用于图3中的LNA 330和332中的任一个。在图8B所示的示例性设计中，LNA 802包括图8A中的LNA 800内的所有电路组件。LNA 802进一步包括(i)用于RFin1信号的增益晶体管754、电感器752以及共源共栅电路756和776以及(ii)用于RFin2信号的增益晶体管764、电感器762以及共源共栅电路766和786。增益晶体管754使其栅极接收RFin1信号并且使其源极耦合到电感器752的一端。电感器752的另一端耦合到电路接地。共源共栅电路756耦合在增益晶体管754的漏极与负载电路718之间。共源共栅电路776耦合在增益晶体管754的漏极与负载电路728之间。增益晶体管764使其栅极接收RFin2信号并且使其源极耦合到电感器762的一端。电感器762的另一端耦合到电路接地。共源共栅电路766耦合在增益晶体管764的漏极与负载电路718之间。共源共栅电路786耦合在增益晶体管764的漏极与负载电路728之间。共源共栅电路716、726、736、746、756、766、776和786各自可以用两个共源共栅晶体管和分流晶体管(例如，如图8A所示)来实现。
LNA 802也可被认为包括图7C中的LNA 704的两个副本。LNA 704的第一副本接收RFin1信号并且在被启用时向一个或两个负载电路提供一个或两个RFout信号。LNA 704的第二副本接收RFin2信号并且在被启用时向一个或两个负载电路提供一个或两个RFout信号。
图8A和8B示出了具有通过使用共源共栅电路来改进的隔离的MIMO LNA的两个示例性设计。具有改进隔离的MIMO LNA也可以用其他方式来实现。在另一示例性设计中，MIMOLNA可以包括各自使其源极耦合到电路接地(而不是耦合到源极衰退电感器)的一个或多个增益晶体管。在又一示例性设计中，MIMO LNA可包括耦合在MIMO LNA的输入与输出之间的反馈电路。
用于共源共栅电路内的共源共栅晶体管的偏置电压可以按各种方式生成。在一个示例性设计中，偏置电压可以独立地为每一共源共栅电路中的共源共栅晶体管生成。在另一示例性设计中，偏置电压可以为多个共源共栅电路中的共源共栅晶体管生成。
图9示出了用以生成用于图7C中的SIMO LNA 704的偏置电压和控制信号的电路的示例性设计的示意图。控制电路910接收CA1en和CA2en控制信号并生成分别用于图7C中的分流晶体管717、727、737和747的Cenb1、Cenb2、Cenb3和Cenb4控制信号。CA1en信号处于逻辑高以生成针对正被接收的第一载波集的RFout1信号。CA2en信号处于逻辑高以生成针对正被接收的第二载波集的RFout2信号。每一Cenbx信号(对于x＝1、2、3或4)处于逻辑低以禁用相应的分流晶体管或者处于逻辑高以启用该分流晶体管。在控制电路910内，反相器912接收CA1en信号并提供Cenb1信号。反相器922接收CA2en信号并提供Cenb2信号。NAND门914在第一输入端接收CA2en信号并在第二输入端接收Cenb1信号并提供Cenb3信号。NAND门924在第一输入端接收Cenb2信号并在第二输入端接收CA1en信号并提供Cenb4信号。
偏置发生器930在其输入端接收Vbiasx电压并分别在其第一和第二输出端生成Vbias1和Vbias2电压。Vbias1和Vbias2电压分别被提供给图7C中的共源共栅电路716和726中的共源共栅晶体管的栅极。在偏置发生器930内，开关932耦合在偏置发生器930的输入端与第一输出端之间。开关934耦合在偏置发生器930的输入端与第二输出端之间。开关936耦合在偏置发生器930的第一输出端与电路接地之间。开关938耦合在偏置发生器930的第二输出端与电路接地之间。开关932和934分别基于Cenb1和Cenb2信号通过逻辑低闭合且通过逻辑高断开。开关936和938分别基于Cenb1和Cenb2信号通过逻辑高闭合且通过逻辑低断开。
偏置发生器940在其输入端接收Vbiasy电压并分别在其第一和第二输出端生成Vbias3和Vbias4电压。Vbias3和Vbias4电压分别被提供给图7C中的共源共栅电路736和746中的共源共栅晶体管的栅极。在偏置发生器940内，开关942耦合在偏置发生器940的输入端与第一输出端之间。开关944耦合在偏置发生器940的输入端与第二输出端之间。开关946耦合在偏置发生器940的第一输出端与电路接地之间。开关948耦合在偏置发生器940的第二输出端与电路接地之间。开关942和944分别基于Cenb3和Cenb4信号通过逻辑低闭合且通过逻辑高断开。开关946和948分别基于Cenb3和Cenb4信号通过逻辑高闭合且通过逻辑低断开。
图9示出了用以生成用于SIMO LNA中的共源共栅电路内的共源共栅晶体管和分流晶体管的偏置电压和控制信号的电路的示例性设计。偏置电压和控制信号也可按其他方式来生成。在示例性设计中，可以向偏置发生器930和940两者提供相同的偏置电压。在另一示例性设计中，可以向偏置发生器930和940提供不同的偏置电压。
在放大器中使用各自包括串联的共源共栅晶体管和分流晶体管的共源共栅电路可提高性能。具体而言，可通过使用共源共栅电路来改进放大器的多个输出之间的隔离。这在载波聚集接收机中可能是合乎需要的。例如，在用于某些频带组合的带间CA中，第一频带中的一个载波上的较强的带外扰乱可穿过第一LNA的关闭信号路径泄漏到用于第二频带的第二LNA的输出并且可落在带内，这可导致显著的减敏和/或可提升接收机的线性度要求。
图10示出了具有共源共栅电路的LNA和不具有共源共栅电路的LNA的隔离的标绘。在图10中，横轴表示频率并且以千兆赫兹(GHz)为单位来给出。纵轴表示LNA(例如，SIMOLNA或MIMO LNA)的两个输出之间的隔离并且以分贝(dB)为单位来给出。标绘1010示出了具有常规共源共栅晶体管的LNA(例如，图6中的LNA 600)的两个输出之间的隔离。获得了从被截止的输出到被导通的输出的约32dB的隔离。标绘1020示出了具有共源共栅电路的LNA(例如，图7A中的LNA 700)的两个输出之间的隔离。获得了从被截止的输出到被导通的输出的约47dB的隔离。图10示出了可以用根据一个示例性设计的共源共栅电路来将隔离改进约15dB。
具有本文描述的共源共栅电路的放大器可提供各种优点。第一，可以通过在共源共栅电路中使用分流晶体管来改进隔离(例如，如图10所示)。第二，共源共栅电路的性能可以与常规共源共栅晶体管的性能相当。这可通过如上所述地为共源共栅电路内的共源共栅晶体管选择合适的长度来实现。第三，共源共栅电路可以在极少的附加电路/管芯面积的情况下实现并且可最少地增加成本。第四，放大器的电流消耗可由于使用共源共栅电路而不受影响或不增加。具有共源共栅电路的放大器由此能够在性能、电路面积和功耗方面成本最小的情况下实现更佳的隔离。
在示例性设计中，一种装置(例如，无线设备、IC、电路模块等)可包括增益晶体管、第一和第二共源共栅晶体管以及分流晶体管。增益晶体管(例如，图5中的增益晶体管514或图7A到8A中的增益晶体管714)可接收输入信号并提供经放大信号。第一共源共栅晶体管(例如，图5中的共源共栅晶体管513或图7A到8A中的共源共栅晶体管713)可以耦合在增益晶体管与中间节点之间并且可接收经放大信号。第二共源共栅晶体管(例如，图5中的共源共栅晶体管515或图7A到8A中的共源共栅晶体管715)可以耦合在中间节点和输出节点之间并且可提供输出信号。分流晶体管(例如，图5中的分流晶体管517或图7A到8A中的分流晶体管717)可以耦合在中间节点与电路接地之间。
增益晶体管可使其源极耦合到电感器，该电感器可进一步耦合到电路接地。替换地，增益晶体管可使其源极直接耦合到电路接地。
第一和第二共源共栅晶体管可以在第一模式中被启用以提供输出信号并且可以在第二模式中被禁用。分流晶体管可以在第一模式中被禁用且在第二模式中被启用以便在第一和第二共源共栅晶体管被禁用时使中间节点短路到电路接地。第一和第二共源共栅晶体管可使其栅极耦合在一起并且可接收启用或禁用这些共源共栅晶体管的偏置电压。分流晶体管可接收启用或禁用分流晶体管的控制信号。
第一和第二共源共栅晶体管和分流晶体管可形成第一共源共栅电路，例如图7B和8A中的共源共栅电路716。共源共栅晶体管可以在这些共源共栅晶体管被启用时提供输出信号。分流晶体管可以在分流晶体管被启用时使中间节点短路至电路接地。共源共栅晶体管可具有基于共源共栅电路的至少一个目标操作特性来选择的长度。例如，第一共源共栅晶体管可具有第一长度，而第二晶体管可具有第二长度。第一和第二长度可基于第一共源共栅电路的至少一个目标操作特性来选择。第一长度可匹配第二长度或者可以不同于第二长度。
在示例性设计中，该装置可进一步包括第二共源共栅电路，例如针对图7A中的具有共源共栅级拆分的SIMO LNA。第二共源共栅电路(例如，图7A中的共源共栅电路726)可以耦合在增益晶体管与第二输出节点之间，并且可以在第二共源共栅电路被启用时提供第二输出信号。第二共源共栅电路可包括第三和第四共源共栅晶体管以及第二分流晶体管。第三共源共栅晶体管(例如，共源共栅晶体管723)可以耦合在增益晶体管与第二中间节点之间。第四共源共栅晶体管(例如，共源共栅晶体管725)可以耦合在第二中间节点与第二输出节点之间，并且可以在第三和第四共源共栅晶体管被启用时提供第二输出信号。第二分流晶体管(例如，分流晶体管727)可以耦合在第二中间节点与电路接地之间并且可以在第二分流晶体管被启用时使第二中间节点短路至电路接地。
在另一示例性设计中，该装置可进一步包括第二增益晶体管和第二共源共栅电路，例如针对图7B和7C中的具有栅极级拆分的SIMO LNA。第二增益晶体管(例如，图7B和7C中的增益晶体管727)可接收输入信号并提供第二经放大信号。第二共源共栅电路(例如，图7B和7C中的共源共栅电路726)可以耦合在第二增益晶体管与第二输出节点之间，并且可以在第二共源共栅电路被启用时提供第二输出信号。在示例性设计中，该装置可以进一步包括第三和第四共源共栅电路。第三共源共栅电路(例如，图7C中的共源共栅电路736)可以耦合在增益晶体管与第二输出节点之间，并且可以在第二和第三共源共栅电路被启用时提供第二输出信号。第四共源共栅电路(例如，图7C中的共源共栅电路746)可以耦合在第二增益晶体管与输出节点之间，并且可以在第一和第四共源共栅电路被启用时提供输出信号。
在又一示例性设计中，该装置可进一步包括第二增益晶体管以及第二、第三和第四共源共栅电路，例如针对图8A和8B中的MIMO LNA。第二增益晶体管(例如，图8A和8B中的增益晶体管724)可接收第二输入信号并提供第二经放大信号。第二共源共栅电路(例如，图8A和8B中的共源共栅电路726)可以耦合在第二增益晶体管与第二输出节点之间，并且可以提供第二输出信号。第三共源共栅电路(例如，图8A和8B中的共源共栅电路736)可以耦合在增益晶体管与第二输出节点之间。第四共源共栅电路(例如，图8A和8B中的共源共栅电路746)可以耦合在第二增益晶体管与输出节点之间。
该装置可进一步包括第三和第四增益晶体管以及第五到第八共源共栅电路，例如针对图8B中的MIMO LNA。第三增益晶体管(例如，增益晶体管754)可接收输入信号并提供第三经放大信号。第五共源共栅电路(例如，共源共栅电路756)可以耦合在第三增益晶体管与输出节点之间。第六共源共栅电路(例如，共源共栅电路776)可以耦合在第三增益晶体管与第二输出节点之间。第四增益晶体管(例如，增益晶体管764)可接收第二输入信号并提供第四经放大信号。第七共源共栅电路(例如，共源共栅电路766)可以耦合在第四增益晶体管与输出节点之间。第八共源共栅电路(例如，共源共栅电路786)可以耦合在第四增益晶体管与第二输出节点之间。
图11示出了用于执行放大的过程1100的示例性设计。可以用增益晶体管(例如，图5中的增益晶体管514或图7A到8B中的增益晶体管714)来放大输入信号以获取经放大信号(框1112)。可以在耦合在中间节点处的第一和第二共源共栅晶体管(例如，图5中的共源共栅晶体管513和515或者图7A到8B中的共源共栅晶体管713和715)被启用时用该第一和第二共源共栅晶体管来缓冲经放大信号以获取输出信号(框1114)。例如，第一共源共栅晶体管可以耦合在增益晶体管与中间节点之间，且第二共源共栅晶体管可以耦合在中间节点与输出节点之间。可以在第一和第二共源共栅晶体管被禁用时用分流晶体管(例如，图5中的分流晶体管517或图7A到8B中的分流晶体管717)来使中间节点短路至电路接地(框1116)。
在示例性设计(例如，针对图7A中的具有共源共栅级拆分的SIMO LNA)中，可以在耦合在第二中间节点处的第三和第四共源共栅晶体管(例如，共源共栅晶体管723和725)被启用时用该第三和第四共源共栅晶体管来缓冲经放大信号以获取第二输出信号。可以在第三和第四共源共栅晶体管被禁用时用第二分流晶体管(例如，分流晶体管727)来使第二中间节点短路至电路接地。
在另一示例性设计(例如，针对图7B中所示的具有栅极级拆分的SIMO LNA)中，可以用第二增益晶体管(例如，增益晶体管724)来放大输入信号以获取第二经放大信号。可以在耦合在第二中间节点处的第三和第四共源共栅晶体管(例如，共源共栅晶体管723和725)被启用时用该第三和第四共源共栅晶体管来缓冲第二经放大信号以获取第二输出信号。可以在第三和第四共源共栅晶体管被禁用时用第二分流晶体管(例如，分流晶体管727)来使第二中间节点短路至电路接地。
在又一示例性设计(例如，针对图8A和8B所示的MIMO LNA)中，可以用第二增益晶体管(例如，增益晶体管724)来放大第二输入信号以获取第二经放大信号。可以在耦合在第二中间节点处的第三和第四共源共栅晶体管(例如，共源共栅晶体管723和725)被启用时用该第三和第四共源共栅晶体管来缓冲第二经放大信号以获取第二输出信号。可以在第三和第四共源共栅晶体管被禁用时用第二分流晶体管(例如，分流晶体管727)来使第二中间节点短路至电路接地。可以在耦合在第三中间节点处的第五和第六共源共栅晶体管(例如，共源共栅晶体管733和735)被启用时用该第五和第六共源共栅晶体管来缓冲第一经放大信号以获取第二输出信号。可以在第五和第六共源共栅晶体管被禁用时用第三分流晶体管(例如，分流晶体管737)来使第三中间节点短路至电路接地。可以在耦合在第四中间节点处的第七和第八共源共栅晶体管(例如，共源共栅晶体管743和745)被启用时用该第七和第八共源共栅晶体管来缓冲第二经放大信号以获取输出信号。可以在第七和第八共源共栅晶体管被禁用时用第四分流晶体管(例如，分流晶体管747)来使第四中间节点短路至电路接地。也可将附加的增益晶体管、共源共栅晶体管和/或分流晶体管用于放大、缓冲和短路。
本文中描述的具有改进隔离的放大器可实现在IC、模拟IC、RFIC、混合信号IC、ASIC、印刷电路板(PCB)、电子设备等上。具有改进隔离的放大器也可以用各种IC工艺技术来制造，诸如互补金属氧化物半导体(CMOS)、N沟道MOS(NMOS)、P沟道MOS(PMOS)、双极型结型晶体管(BJT)、双极型CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)、异质结双极型晶体管(HBT)、高电子迁移率晶体管(HEMT)、绝缘体上覆硅(SOI)等。
实现本文中所描述的具有改进隔离的放大器的装置可以是自立设备或者可以是较大设备的一部分。设备可以是(i)自立的IC，(ii)一个或多个IC的集合，其可包括用于存储数据和/或指令的存储器IC，(iii)RFIC，诸如RF接收机(RFR)或RF发射机/接收机(RTR)，(iv)ASIC，诸如移动站调制解调器(MSM)，(v)可嵌入在其他设备内的模块，(vi)接收机、蜂窝电话、无线设备、手持机、或者移动单元，(vii)其他等等。
在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能用于携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的，并且本文中定义的普适原理可被应用于其他变形而不会脱离本公开的范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。

Claims (20)

1.一种用于放大器的装置，包括：
增益晶体管，其被配置成接收输入信号并提供经放大信号；
耦合在所述增益晶体管与中间节点之间的第一共源共栅晶体管，所述第一共源共栅晶体管具有第一栅极并被配置成基于在所述第一栅极处接收到的偏置电压来启用；
耦合在所述中间节点与输出节点之间的第二共源共栅晶体管，所述第二共源共栅晶体管具有耦合到所述第一栅极的第二栅极，所述第二共源共栅晶体管被配置成基于在所述第二栅极处接收到所述偏置电压来启用并被配置成提供输出信号；以及
分流晶体管，其耦合在所述中间节点与接地之间。
2.如权利要求1所述的装置，其特征在于，进一步包括：
第三共源共栅晶体管，其耦合在所述增益晶体管与第二中间节点之间；
第四共源共栅晶体管，其耦合在所述第二中间节点与第二输出节点之间，所述第四共源共栅晶体管被配置成提供第二输出信号；以及
第二分流晶体管，其耦合在所述第二中间节点与接地之间。
3.如权利要求1所述的装置，其特征在于，所述第一共源共栅晶体管、所述第二共源共栅晶体管和所述分流晶体管包括第一共源共栅电路，所述装置进一步包括：
第二增益晶体管，其被配置成接收所述输入信号并提供第二经放大信号；以及
第二共源共栅电路，其耦合在所述第二增益晶体管与第二输出节点之间，所述第二共源共栅电路被配置成提供第二输出信号。
4.如权利要求3所述的装置，其特征在于，进一步包括：
耦合在所述增益晶体管与所述第二输出节点之间的第三共源共栅电路、耦合在所述第二增益晶体管与所述输出节点之间的第四共源共栅电路，或其组合。
5.如权利要求1所述的装置，其特征在于，所述第一共源共栅晶体管、所述第二共源共栅晶体管和所述分流晶体管包括第一共源共栅电路，所述装置进一步包括：
第二增益晶体管，其被配置成接收第二输入信号并提供第二经放大信号；以及
第二共源共栅电路，其耦合在所述第二增益晶体管与第二输出节点之间，所述第二共源共栅电路被配置成提供第二输出信号。
6.如权利要求5所述的装置，其特征在于，进一步包括：
第三共源共栅电路，其耦合在所述增益晶体管与所述第二输出节点之间；以及
第四共源共栅电路，其耦合在所述第二增益晶体管与所述输出节点之间。
7.如权利要求6所述的装置，其特征在于，进一步包括：
第三增益晶体管，其被配置成接收所述输入信号并提供第三经放大信号；
第五共源共栅电路，其耦合在所述第三增益晶体管与所述输出节点之间；以及
第六共源共栅电路，其耦合在所述第三增益晶体管与所述第二输出节点之间。
8.如权利要求7所述的装置，其特征在于，进一步包括：
第四增益晶体管，其被配置成接收所述第二输入信号并提供第四经放大信号；
第七共源共栅电路，其耦合在所述第四增益晶体管与所述输出节点之间；以及
第八共源共栅电路，其耦合在所述第四增益晶体管与所述第二输出节点之间。
9.如权利要求1所述的装置，其特征在于，所述第一共源共栅晶体管具有第一长度且所述第二共源共栅晶体管具有第二长度，并且其中所述第一长度和所述第二长度是基于所述第一共源共栅晶体管和所述第二共源共栅晶体管的至少一个目标操作特性来选择的。
10.如权利要求9所述的装置，其特征在于，所述第一长度和所述第二长度是相同的长度。
11.如权利要求1所述的装置，其特征在于，进一步包括：耦合在所述增益晶体管与第二输出节点之间的共源共栅电路，所述共源共栅电路被配置成提供第二输出信号。
12.如权利要求11所述的装置，其特征在于，所述共源共栅电路包括：
耦合在所述增益晶体管与第二中间节点之间的第三共源共栅晶体管；以及
耦合在所述第二中间节点与接地之间的第二分流晶体管。
13.一种用于放大器的方法，包括：
经由增益晶体管放大输入信号以提供经放大信号；
基于第一操作模式来经由耦合到中间节点的第一共源共栅晶体管和耦合到所述中间节点的第二共源共栅晶体管缓冲所述经放大信号以提供输出信号，其中在所述第一操作模式期间，所述第一共源共栅晶体管被启用，分流晶体管被禁用并且所述第二共源共栅晶体管被启用并提供所述输出信号；以及
基于第二操作模式来经由所述分流晶体管使所述中间节点短路至接地。
14.如权利要求13所述的方法，其特征在于，进一步包括：
在第三共源共栅晶体管和第四共源共栅晶体管被启用时经由所述第三共源共栅晶体管和所述第四共源共栅晶体管缓冲所述经放大信号以提供第二输出信号，所述第三共源共栅晶体管和所述第四共源共栅晶体管耦合到第二中间节点；以及
在所述第三共源共栅晶体管和所述第四共源共栅晶体管被禁用时经由第二分流晶体管来使所述第二中间节点短路至接地。
15.如权利要求13所述的方法，其特征在于，进一步包括：
经由第二增益晶体管放大所述输入信号以提供第二经放大信号；
在第三共源共栅晶体管和第四共源共栅晶体管被启用时经由所述第三共源共栅晶体管和所述第四共源共栅晶体管缓冲所述第二经放大信号以提供第二输出信号，所述第三共源共栅晶体管和所述第四共源共栅晶体管耦合到第二中间节点；以及
在所述第三共源共栅晶体管和所述第四共源共栅晶体管被禁用时经由第二分流晶体管来使所述第二中间节点短路至接地。
16.如权利要求13所述的方法，其特征在于，进一步包括：
经由第二增益晶体管放大第二输入信号以提供第二经放大信号；
在第三共源共栅晶体管和第四共源共栅晶体管被启用时用所述第三共源共栅晶体管和所述第四共源共栅晶体管来缓冲所述第二经放大信号以提供第二输出信号，所述第三共源共栅晶体管和所述第四共源共栅晶体管耦合到第二中间节点；以及
在所述第三共源共栅晶体管和所述第四共源共栅晶体管被禁用时经由第二分流晶体管来使所述第二中间节点短路至接地。
17.如权利要求13所述的方法，其特征在于，在所述第二操作模式期间，所述第一共源共栅晶体管和所述第二共源共栅晶体管被禁用且所述分流晶体管被启用。
18.一种用于放大器的设备，包括：
用于基于输入信号来提供经放大信号的装置；
用于缓冲所述经放大信号的第一装置，所述用于缓冲的第一装置耦合在所述用于提供所述经放大信号的装置与中间节点之间，所述用于缓冲的第一装置被配置成基于第一栅极处的偏置电压来启用；
用于缓冲所述经放大信号的第二装置，所述用于缓冲的第二装置耦合在所述中间节点与输出节点之间并且被配置成基于在耦合到所述第一栅极的第二栅极处接收到的偏置电压来启用；以及
用于使所述中间节点短路至接地的装置。
19.如权利要求18所述的设备，其特征在于，进一步包括：
用于缓冲所述经放大信号的第三装置，所述用于缓冲的第三装置耦合在所述用于提供所述经放大信号的装置与第二中间节点之间；
用于缓冲所述经放大信号的第四装置，所述用于缓冲的第四装置耦合在所述第二中间节点与第二输出节点之间，所述用于缓冲的第四装置被配置成提供第二输出信号；以及
用于使所述第二中间节点短路至接地的装置。
20.如权利要求18所述的设备，其特征在于，进一步包括：
用于基于第二输入信号来提供第二经放大信号的第二装置；
用于缓冲所述第二经放大信号的第三装置，所述用于缓冲的第三装置耦合在所述用于提供所述第二经放大信号的第二装置与第二中间节点之间；
用于缓冲所述第二经放大信号的第四装置，所述用于缓冲的第四装置耦合在所述第二中间节点与第二输出节点之间，所述用于缓冲的第四装置被配置成提供第二输出信号；以及
用于使所述第二中间节点短路至接地的装置。
CN201480005407.1A 2013-01-25 2014-01-22 具有改进隔离的放大器 Active CN104937838B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/750,878 US8975968B2 (en) 2013-01-25 2013-01-25 Amplifiers with improved isolation
US13/750,878 2013-01-25
PCT/US2014/012524 WO2014116687A2 (en) 2013-01-25 2014-01-22 Amplifiers with improved isolation

Publications (2)

Publication Number Publication Date
CN104937838A CN104937838A (zh) 2015-09-23
CN104937838B true CN104937838B (zh) 2017-09-26

Family

ID=50069322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480005407.1A Active CN104937838B (zh) 2013-01-25 2014-01-22 具有改进隔离的放大器

Country Status (6)

Country Link
US (1) US8975968B2 (zh)
EP (1) EP2949042B1 (zh)
JP (1) JP5882554B2 (zh)
KR (1) KR101609741B1 (zh)
CN (1) CN104937838B (zh)
WO (1) WO2014116687A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9369097B2 (en) 2014-09-05 2016-06-14 Qualcomm Incorporated Multi-band low noise amplifier
US9431963B2 (en) 2014-09-19 2016-08-30 Qualcomm Incorporated Dual stage low noise amplifier for multiband receiver
US9385901B2 (en) * 2014-11-13 2016-07-05 Qualcomm Incorporated Receiver front end architecture for intra band carrier aggregation
US9641139B2 (en) * 2014-11-17 2017-05-02 Mediatek Inc. Amplifier and related method
US9712117B2 (en) * 2014-12-30 2017-07-18 Skyworks Solutions, Inc. Cascode switch for power amplifier
US10211861B2 (en) 2015-03-17 2019-02-19 Skyworks Solutions, Inc. Multi-mode integrated front end module
CN105281680B (zh) * 2015-10-19 2019-03-26 江苏卓胜微电子股份有限公司 带有开关的低噪声放大器及射频信号放大方法
US10608600B2 (en) * 2015-12-23 2020-03-31 Analog Devices, Inc Adaptable receiver amplifier
CN106911313B (zh) * 2015-12-23 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种低噪声放大器
US10177722B2 (en) 2016-01-12 2019-01-08 Qualcomm Incorporated Carrier aggregation low-noise amplifier with tunable integrated power splitter
US9899973B2 (en) * 2016-03-18 2018-02-20 Inphi Corporation Split cascode circuits and related communication receiver architectures
US10033338B2 (en) * 2016-06-17 2018-07-24 Qualcomm Incorporated Switched inductor/transformer for dual-band low-noise amplifier (LNA)
US9800273B1 (en) 2017-03-01 2017-10-24 Qualcomm Incorporated Wideband high linearity LNA with intra-band carrier aggregation support
EP3737086B1 (en) * 2018-01-05 2024-01-17 Sony Semiconductor Solutions Corporation Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
JP2019153944A (ja) * 2018-03-05 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 増幅回路、撮像装置、および、増幅回路の制御方法
KR20190124448A (ko) 2018-04-26 2019-11-05 삼성전기주식회사 캐리어 어그리게이션(ca) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로
JP6951293B2 (ja) 2018-05-29 2021-10-20 株式会社東芝 半導体装置
US10924075B2 (en) 2018-06-04 2021-02-16 Analog Devices, Inc. Variable gain amplifiers with output phase invariance
JP7185548B2 (ja) * 2019-02-07 2022-12-07 株式会社東芝 高周波増幅回路
KR102105382B1 (ko) * 2020-01-23 2020-04-28 삼성전기주식회사 캐리어 어그리게이션(ca) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로
US11258407B2 (en) 2020-02-10 2022-02-22 Texas Instruments Incorporated Amplifier with improved isolation
JP2022144452A (ja) * 2021-03-19 2022-10-03 株式会社東芝 高周波増幅回路
US20230246609A1 (en) * 2022-01-28 2023-08-03 Qorvo Us, Inc. Power amplifier system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324343A (ja) 2002-04-30 2003-11-14 Lucent Technol Inc 集積回路
US8624678B2 (en) * 2010-12-05 2014-01-07 Rf Micro Devices (Cayman Islands), Ltd. Output stage of a power amplifier having a switched-bulk biasing and adaptive biasing
KR100587566B1 (ko) * 2004-10-04 2006-06-08 삼성전자주식회사 가변 이득 증폭기
US7276976B2 (en) 2004-12-02 2007-10-02 Electronics And Telecommunications Research Institute Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique
US7443241B2 (en) 2005-11-28 2008-10-28 Via Technologies Inc. RF variable gain amplifier
JP4354465B2 (ja) 2006-03-24 2009-10-28 シャープ株式会社 可変利得増幅器及びこの可変利得増幅器を備えた通信装置
JP4956059B2 (ja) * 2006-06-12 2012-06-20 ルネサスエレクトロニクス株式会社 可変利得増幅器
JP2008005160A (ja) * 2006-06-21 2008-01-10 Sharp Corp カスコード接続増幅回路、および、それを用いた半導体集積回路並びに受信装置
US7463093B2 (en) 2007-03-16 2008-12-09 Intel Corporation Variable gain amplifier
US7541875B2 (en) * 2007-05-11 2009-06-02 Intel Corporation High-linearity low noise amplifier and method
US7702296B2 (en) 2007-08-01 2010-04-20 Mediatek Usa Inc. Transmit/receive switch
US8571510B2 (en) * 2008-08-18 2013-10-29 Qualcomm Incorporated High linearity low noise receiver with load switching
US7944290B2 (en) 2009-01-26 2011-05-17 Sumitomo Electric Industries, Ltd. Trans-impedance amplifier
US8022772B2 (en) * 2009-03-19 2011-09-20 Qualcomm Incorporated Cascode amplifier with protection circuitry
US8310312B2 (en) 2009-08-11 2012-11-13 Qualcomm, Incorporated Amplifiers with improved linearity and noise performance
US8310314B2 (en) * 2010-09-06 2012-11-13 Mediatek Inc. Signal amplification circuits for receiving/transmitting signals according to input signal
JP5672975B2 (ja) 2010-11-01 2015-02-18 富士通セミコンダクター株式会社 可変利得増幅器
US8686796B2 (en) * 2011-04-19 2014-04-01 Qualcomm Incorporated RF power amplifiers with improved efficiency and output power

Also Published As

Publication number Publication date
WO2014116687A2 (en) 2014-07-31
WO2014116687A3 (en) 2014-09-18
US20140210554A1 (en) 2014-07-31
US8975968B2 (en) 2015-03-10
KR20150103318A (ko) 2015-09-09
EP2949042B1 (en) 2019-06-26
KR101609741B1 (ko) 2016-04-06
JP2016504894A (ja) 2016-02-12
JP5882554B2 (ja) 2016-03-09
CN104937838A (zh) 2015-09-23
EP2949042A2 (en) 2015-12-02

Similar Documents

Publication Publication Date Title
CN104937838B (zh) 具有改进隔离的放大器
CN105009448B (zh) 具有多个输出和可配置退化电感器的放大器
CN105009447B (zh) 具有电感衰退、可配置增益和输入匹配的放大器
CN105075114B (zh) 具有改进的线性度的分路式放大器
CN105103442B (zh) 具有经助推或经制推的源极退化电感的放大器
US9837968B2 (en) Amplifier circuits
CN104937836B (zh) 每输出有独立增益控制的单输入多输出放大器
CN104798299B (zh) 全频带放大器
CN105409116B (zh) 具有可配置的相互耦合的源极退化电感器的放大器
US9548709B2 (en) Independent gain control for multiple receive circuits concurrently processing different transmitted signals
CN104335482B (zh) 用于载波聚集的具有共源共栅转向开关的低噪声放大器
CN107112957B (zh) 用于带内载波聚合的接收器前端架构

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant