CN104885196B - 带电粒子束系统以及使用带电粒子束诱发沉积来填充孔的方法 - Google Patents

带电粒子束系统以及使用带电粒子束诱发沉积来填充孔的方法 Download PDF

Info

Publication number
CN104885196B
CN104885196B CN201380068797.2A CN201380068797A CN104885196B CN 104885196 B CN104885196 B CN 104885196B CN 201380068797 A CN201380068797 A CN 201380068797A CN 104885196 B CN104885196 B CN 104885196B
Authority
CN
China
Prior art keywords
hole
charged particle
electron beam
directed
particle beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380068797.2A
Other languages
English (en)
Other versions
CN104885196A (zh
Inventor
S.H.李
J.布莱克伍德
S.斯通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FEI Co
Original Assignee
FEI Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FEI Co filed Critical FEI Co
Publication of CN104885196A publication Critical patent/CN104885196A/zh
Application granted granted Critical
Publication of CN104885196B publication Critical patent/CN104885196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/2605—Bombardment with radiation using natural radiation, e.g. alpha, beta or gamma radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/047—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供用于填充高深宽比孔而没有空隙或用于产生高深宽比结构而没有空隙的方法连同对应的设备。将直径小于孔的直径的束引导到孔中以诱发在孔底部的中心区中开始的沉积。在通过束诱发的沉积在孔中形成细长结构之后，束然后能够以与孔直径至少一样大的图案来扫描以填充孔的剩余部分。高深宽比孔然后能够使用离子束来横截用于观察而没有创建伪影。当使用电子束诱发沉积时，电子优选地具有高的能量以到达孔的底部，并且束具有低的电流以减少由束拖尾引起的伪沉积。

Description

带电粒子束系统以及使用带电粒子束诱发沉积来填充孔的 方法
技术领域
本发明涉及形成纳米尺度结构，特别地涉及使用束诱发沉积来填充高深宽比结构。
背景技术
形成集成电路和其它纳米技术的结构具有纳米尺度上的尺寸。对于较大尺度上的结构有用的许多过程不适合于处理纳米尺度上的结构。为过程发展、过程控制、和缺陷分析而观察结构的一种方法是：使用聚焦离子束暴露结构的部分，并且使用扫描电子显微镜（SEM）或透射电子显微镜（TEM）来观察暴露的结构。当离子束研磨材料以暴露结构用于观察时，离子束能够使结构变形并且创建干扰观察的伪影。
高深宽比（HAR）结构是高度远大于其宽度的结构。例如，高度为其宽度的3倍的特征将被认为高深宽比特征。例如，集成电路中的各层之间的孔可以具有其宽度的若干倍的高度。在分析集成电路（诸如在闪存中使用的3D NAND电路）中的高深宽比结构（诸如未填充的接触或通孔）中，常规的离子束样品制备过程引起显著的伪影，诸如结构变形，以及离子束卷帘效应。
离子束卷帘效应或卷帘当以不同研磨速率来去除材料时发生。这能够当研磨由多种材料组成的特征时发生，该多种材料通过相同的束以不同速率来去除。这也能够当研磨具有不规则形状的表面时发生。例如，感兴趣的特征能够是硅通孔（TSV）。将TSV横截是在半导体实验室中的通常作法以表征空隙和表面界面。由于TSV的深度（典型地为50－300nm），用离子束来研磨TSV的横截面能够导致显著的卷帘。
当在样品上存在未填充的孔时，在材料与邻近开口区域或孔的区域之间的研磨速率上存在大的差异。研磨速率上的大的差异导致使孔的形状变形的卷帘或瀑布效应。离子束过程的结构损坏和伪影使得难以执行高深宽比垂直结构分析。
因为通过离子束研磨来暴露特征所引起的损坏和伪影，所以图像不如实地示出制作过程的结果。这干扰测量结果并且干扰制作过程的评定，因为图像和测量结果示出样品制备而不仅仅制造过程的结果。
典型地，离子束诱发沉积被用来在制备用于分析的半导体结构中填充孔。在使用带电粒子束诱发沉积来填充高深宽比孔中，空隙经常在孔的填充不均匀时被创建，并且填充趋向夹断区，从而使它与束和前体气体隔离。
随着器件结构在大小上减少（小于100 nm范围的临界尺寸（CD））并且层的数目增加，新的制作技术面临巨大需求，诸如在复杂结构（像深沟槽、高深宽比（HAR）结构、具有小于20 nm的直径的沟道线或沟道孔）上创建精细堆叠层，包含温度敏感和能量敏感材料像用于IC器件的高K聚合物材料上的特征。至今，常规的技术不能够局域地填充间隙而没有在填充结构中创建空隙或者没有引起伪影，诸如结构变形或离子束卷帘效应。
需要一种用于填充高深宽比孔而没有变更结构或创建伪影的方法。
发明内容
本发明的目标是提供用于填充微观高深宽比孔而没有创建空隙的方法和设备。
依据本发明的一些实施例，带电粒子束诱发沉积被用来在孔内并且远离孔壁典型地在孔的中间沉积结构。依据本发明的一些实施例，使用电子束诱发沉积来沉积结构，其中该电子束具有相对高的能量。该结构通过以下来沉积：以不重叠孔的边沿并且典型地覆盖小于孔横截面的面积的百分之五十的图案来引导束，并且然后以重叠孔的边沿并且完成填充过程的第二图案来引导束。
通过消除任何伪影，实施例针对高深宽比3D IC结构过程和包含孔、沟槽、和其它结构的其它高深宽比过程提供可靠的失效分析（FA）结果。
前述内容已经相当广泛地概述本发明的特征和技术优势，以便下面对本发明的详细描述可以被更好理解。本发明的附加特征和优势将此后被描述。本领域技术人员应当领会的是，公开的概念和特定实施例可以容易地被用作用于修改或设计用于执行本发明的相同目的的其它结构的基础。本领域技术人员也应当认识到的是，这样的等价构造不脱离如在所附权利要求中阐述的本发明的范围。
附图说明
图1A示出被用来填充高深宽比孔的常规束扫描图案。图1B至1D示出现有技术的孔填充过程的进展。
图2是使用现有技术的技术来填充的孔的横截面图像，填充包含空隙。
图3是使用现有技术的技术来填充的若干孔的横截面图像，填充包含空隙。
图4A示出高深宽比孔的顶视图的图像。图4B示出其中在中心孔中以增加的直径的圆形图案来扫描束的优选的束扫描图案。图4C示出使用本发明的实施例开始被填充的孔。图4D至4F示出图4C的使用第一扫描图案逐渐被填充的孔。图4G是对应于图4F的绘图并且示出在使用第一扫描图案的填充之后的孔的显微镜照片。图4H示出使用在第一扫描图案之后的第二扫描图案来填充的孔。图4I示出在完成图4H的第二扫描图案之后的孔的顶视图。图4J是图4I的填充的孔的倾斜视图。
图5A示出图4A的高深宽比孔的顶视图的图像。图5B-5D是示出各种阶段中的填充过程的显微镜照片。图5E示出依据本发明的实施例来填充的孔的横截面。图5F示出依据本发明的实施例来填充的多个高深宽比孔的横截面。图5G是示出本发明的实施例的步骤的流程图。图5H是示出本发明的另一个实施例的步骤的流程图。
图6A示出依据本发明的实施例来部分填充的高深宽比沟道。图6B示出沟道中的填充的横截面。
图7示出被用来研磨感兴趣的区而没有创建卷帘伪影的本发明的实施例。
图8示出依据本发明的实施例的多个高深宽比结构。
图9示出能够被用来实施本发明的实施例的双束系统。
具体实施方式
当形成包含高深宽比孔的样品的区的横截面时，横截面中的伪影源于当以常规方法来填充孔时形成的空隙。通过填充高深宽比孔而没有产生空隙，伪影在横截以及可靠失效分析结果中不被创建。填充孔在一些应用中对于创建有用结构而言也是有用的。
在使用常规带电粒子束技术来填充高深宽比孔或沟道中存在困难。在束诱发沉积中，带电粒子或光子诱发前体气体分子（诸如，有机金属分子像六羰基钨（WCO6）或铂（Pt）前体）的分解。前体典型地是以气体的形式，该气体通过气体注入管口被引导朝向工件表面。在一些实施例中，整个工件是在填充有前体气体的单元中，或者工件的部分被部分包围以在表面上的束冲击点处创建气体环境。
据认为，初级束中的相对高能量的带电粒子典型地不直接与前体气体分子反应。初级束中的带电粒子与工件的相互作用创建低能量的二次电子，该低能量的二次电子更可能引起前体分子的分解。离子束也可以创建晶格振动或光子，其诱发前体分子与工件之间的反应。
当带电粒子束在表面引起沉积前体分子的分解以沉积材料时，附加的气体分子扩散到该表面以继续束诱发沉积反应。在高深宽比孔的底部中，气体分子不与在表面上一样快速地补充。而且，所生成的二次电子的数目取决于工件的材料和几何形状。与在平坦的表面相比，例如在边沿处可以生成更多的二次电子。气体可用性和二次电子生成中的这样的不一致性在高深宽比孔中引起不规则沉积，这使得难以填充高深宽比孔而没有空隙。
图1A示出覆盖到高深宽比孔100上的常规矩形光栅束扫描图案102的自顶向下视图。图1B-1D示出通过使用局域铂（Pt）气体104的带电粒子束诱发沉积来填充孔100，这创建了如在图1C中示出的在孔100的上区处的瓶颈效应108，从而随后将孔100隔离并且留下高深宽比结构100中的空隙110，如在图1D中示出的。图1B示出孔内的气流，该气流使Pt气体的湍流和上升气流106出现，从而导致瓶颈效应。
图2和3示出使用现有技术孔填充过程所创建的空隙的横截面视图。图2示出在高深宽比结构200中创建的单个空隙202。图3示出在高深宽比结构300中创建的多个空隙302的横截面视图。
虽然离子束诱发沉积、激光束诱发沉积、或由另一个能量源诱发的沉积能够与一些实施例一起使用，但是一些实施例使用高加速的电子与前体气体反应。电子而不是离子的使用产生相比于以加速离子沉积过程产生的那些结构更精细的填塞的层结构。前体气体能够分解以沉积重型材料（像铂和钨）或轻型材料（像碳）。本发明不限于任何特定的前体气体。
在一些实施例中，电子束或其它束的着落区域的直径为孔的直径或沟道的宽度的1/5到1/10。在一些实施例中，电子束以圆形中的第一图案来扫描，该圆形的直径从着落区域的内部到着落区域的外部朝向孔壁增加。这避免了空隙的创建，并且创建具有向前体气体的IIAR结构的深穿透的“气体出口方向”。实施例典型地使用比典型地用于电子束诱发沉积更高的电子束着落能量。知晓的是，更低能量的电子束产生更高分辨率的沉积图案，因为工件中的相互作用体积更小，所以诱发分解的二次电子来自束冲击点周围的更小区。
本发明的实施例使用相对高的电子束能量。该能量取决于正被沉积的材料。大体上，技术人员已经考虑更好用于束诱发沉积的更低能量电子，因为相互作用的体积更小。与流行的论证相反，本发明的实施例典型地使用更高电子能量。一些应用使用大于10 keV、大于15 keV、或大于20 keV的电子束能量。更高的束能量增加束中的电子的平均自由行程，使得它们更远穿透到孔中。一些应用使用相对小的束电流，诸如小于500 pA、小于200 pA、并且优选地在100 pA与200 pA之间，这减少束拖尾以减少远离束轴的沉积。例如，用于以铂填充高深宽比孔的一个实施例使用30 keV电子束。用于以碳填充聚合物（诸如高K材料）中的孔的另一个实施例使用5 keV电子束。使用太高的束能量能够损坏温度敏感和能量敏感材料的结构。取决于材料，加速电压范围能够从几个电子伏（eV）变化到兆电子伏（MeV）。
通过调整图案形状、图案大小、和束能量的因素，所有类型的结构能够在没有创建空隙的情况下由任何材料的更精细层来填充和覆盖。
图4A-4J示出将材料沉积以填充孔的两步骤过程。术语“孔”由此被限定为任何腔体或凹陷，而不考虑横截面，诸如圆柱孔、沟槽、正方形孔、矩形孔、不规则孔、或锯齿状孔。图5A-5E示出过程的各种阶段处的结果。本发明的一个实施例使用大约30 keV的束能量的电子束以及大约100 pA至大约200 pA之间的束电流、以对结构的材料特定的束能量、以圆形图案来扫描孔400，该半径增加以使得沉积从中心向外进行。即，束以增加直径上至优选地为沟槽宽度或孔的直径的大约1/5到1/10的重复的圆形或螺旋形图案来扫描。图4A和5A示出高深宽比孔400的顶视图。图4B示出束410如何以圆形来扫描，其中箭头从小的圆形向外径向地指向以指示增加的直径的圆形。因为相互作用体积与束斑大小相比是大的，所以束能够以单个直径的圆形来扫描。取决于束斑大小，束也能够是固定的。
图4C示出在第一步骤中被引导到具有孔的横截面的大约1/5到1/6的横截面的区域的束410，并且示出沉积物412的生长的开始。图4D至4F示出在孔400的中心中并且从孔400的中心的结构412的生长。图4D中的沉积的结构的外部周围的箭头指示沉积气体的流动。在图4E中箭头示出沉积的结构的壁的生长的方向。图4G是在第一处理步骤之后的孔的图像。图5B示出从第一步骤中的处理的各种阶段处的结构412的形成的52度的视图。注意的是，沉积的结构可以在第一步骤中延伸到工件表面的平面之上。在一个实施例中，第一步骤的处理时间典型地是每孔大约5或6秒。
在第二步骤中，扫描图案大小的直径被设置成沟槽宽度或孔的直径的近似两倍。图4H示出过程的第二步骤，其填充孔的剩余部分并且在孔的顶部周围提供工件表面上的薄层414。图4I示出在完成第二步骤之后的孔400的顶视图。图4J以52度倾斜示出完全填充的孔412。图5C示出在第二处理步骤期间结构形成的各种阶段，一些示出顶视图414和52度视图412两者。在一个实施例中，第二步骤也花费大约5-6秒。在两个步骤中，所需的时间取决于束电流、前体气体和孔的大小。图5D示出在图5A-5C中描绘的两个步骤过程的产生的结构。图5E示出在完成两步骤过程之后的结构的横截面视图。从第一过程504对结构的增加物以及从第二过程505对结构的增加物能够在图5E的横截面中被看到。图5F示出依据本发明填充的高深宽比结构552中的多个填充孔550的横截面视图。
图5G示出本发明的实施例的步骤。步骤501调整电子束的加速电压。束能量将取决于正被使用并且在表面材料上的前体气体。例如，对于金属的前体，加速电压被设置到30keV，其中电流为100 pA到200 pA。碳前体将会使用更低的束电压。最佳的束电压能够被技术人员容易地确定用于任何特定应用。步骤502将束的扫描图案调整为一系列增加的直径的圆形图案。步骤503配置系统用于SEM沉积，即，系统开始使前体气体流动。步骤504以第一图案引导电子束到孔中，该束覆盖沟槽宽度或孔直径的1/5到1/10之间的区域。在将矛状形结构沉积到孔的中心之后，步骤505将第二图案大小设置为沟槽宽度或直径的两倍用于第二过程，并且以第二图案引导电子束到孔中，该束覆盖大于孔的区域。
图5H示出本发明的另一个实施例的步骤。在步骤511中，束参数取决于前体气体和衬底而被调整。在步骤512中，束位置或扫描图案被调整用于在孔的内部中沉积材料以形成远离壁的结构。在步骤513中，系统被配置成诸如通过局域化的气体注入系统或通过提供含有气体的环境单元而在工件表面处提供前体气体。在步骤514中，束被引导朝向孔中的第一区。在步骤515中，扫描图案被调整以延伸到孔的边沿或超出孔的边沿。在步骤516中，束被引导朝向第一区的超集（superset）。束能够是带电粒子束，诸如电子束或离子束、激光束、中性束、或能够提供能量以分解前体气体的任何束。
图6A示出20 nm到30 nm宽的沟道600的部分602的填充。图6B示出在填充沟道中的孔之后的高深宽比无空隙结构606的横截面视图。在沟道的中心处通过电子束608开始沉积使过量的气体向外排出，从而引起在相同方向（箭头604）上的沉积生长。这使结构606的内部在沉积过程之后没有空隙。
通过填充孔或沟道而没有空隙，本发明的实施例在孔、沟道或其它特征被离子束研磨暴露时减少孔、沟道或其它特征中的损坏和伪影。实施例对于包含未填充的高深宽比孔的新三维结构（诸如，3D NAND结构）的分析而言特别有用。
当感兴趣的特征紧跟随均匀区的束路径时，离子束研磨伪影被减少。该均匀区能够通过研磨并且然后填充孔使得刚好在束到达感兴趣的特征之前束研磨并且经过该填充而被提供。图7示出本发明的应用。孔704被研磨并且然后被填充。孔704中的沉积的材料中的金属然后在束706研磨感兴趣的区702之前向聚焦离子束提供均匀表面，因而减少卷帘。
图8示出由高深宽比结构800中的填充孔802形成的多个结构的倾斜视图。本发明能够不仅被用来填充孔以在离子束研磨中防止伪影，而且被用来创建结构，该结构具有它们自己的使用。
图9示出适合于实践本发明的典型的双束系统910，其具有垂直安装的SEM镜筒和以与垂直线成近似52度的角度安装的聚焦离子束（FIB）镜筒。适合的双束系统例如从FEI公司（Hillsboro，Oregon）（本申请的受让人）商业上可获得。虽然下面提供适合的硬件的示例，但是本发明不限于在任何特定类型的硬件中被实施。
向双束系统910提供扫描电子显微镜941连同电源和控制单元945。通过在阴极952与阳极954之间施加电压来从阴极952发射电子束943。借助聚光镜956和物镜958将电子束943聚焦成精细斑点。借助偏转线圈960使电子束943对样本进行二维扫描。聚光镜956、物镜958、和偏转线圈960的操作由电源和控制单元945来控制。
电子束943能够被聚焦到衬底922上，该衬底922在下腔室926内的可移动X-Y-Z台925上。当电子束中的电子打到衬底922时，发射二次电子。这些二次电子由二次电子检测器940来检测，如下面讨论的。
双束系统910也包含聚焦离子束（FIB）系统911，该聚焦离子束系统911包括具有上颈部部分912的真空腔室，离子源914和聚焦镜筒916位于该上颈部部分912内。聚焦镜筒916的轴与电子镜筒的轴倾斜52度。离子镜筒912包含离子源914、提取电极915、聚焦元件917、偏转元件920、以及聚焦离子束918。离子束918从离子源914穿过镜筒916以及在以920示意性指示的静电偏转构件之间通向衬底922，该衬底922例如包括在下腔室926内的可移动X-Y台925上定位的半导体器件。
台925能够优选地在水平面（X和Y轴）中和垂直（Z轴）移动。台925也能够倾斜近似六十（60）度并且绕Z轴旋转。门961被打开用于将衬底922插入到X-Y台925上并且也用于维修内部气体供应储存器。门被连锁，使得在系统处于真空的情况下它不能够被打开。
采用离子泵（未示出）用于使颈部部分912抽真空。在真空控制器932的控制下用涡轮分子和机械抽吸系统930将腔室926抽真空。真空系统在腔室926内提供近似1×10－7托与5×10－4托之间的真空。如果刻蚀辅助、刻蚀阻滞气体、或沉积前体气体被使用，则腔室背景压强可以上升，典型地至大约1×10－5托。
高电压电源向离子束聚焦镜筒聚焦916中的电极提供适当的加速电压用于激励并且聚焦离子束918。当它打到衬底922时，材料从样品被溅射（即，被物理喷射）。离子束918或电子束943能够将前体气体分解以沉积材料。
高电压电源934被连接到液体金属离子源914以及离子束聚焦镜筒916中的适当电极用于形成近似1 keV到60 keV的离子束918并且将其引导朝向样品。依据由图案生成器938提供的指定图案操作的偏转控制器和放大器936被耦合到偏转板920，由此离子束918可以被手动地或自动地控制以描绘出衬底922的上表面上的对应图案。在一些系统中，将偏转板放置在末级透镜之前，如在本领域中众所周知的那样。当消隐控制器（未示出）将消隐电压施加到消隐电极时，离子束聚焦镜筒916内的束消隐电极（未示出）使离子束918冲击到消隐孔径（未示出）而不是衬底922上。
液体金属离子源914典型地提供镓的金属离子束。源典型地能够在衬底922处被聚焦成1/10微米以下宽的束用于通过离子研磨、增强刻蚀、材料沉积来修改衬底922或者用于对衬底922成像的目的。可替代地，等离子体离子源能够被使用。
被用于检测二次离子或电子发射的带电粒子检测器940（诸如Everhart Thornley或多路板）被连接到视频电路942，该视频电路942将驱动信号供给到视频监控器944并且接收来自控制器919的偏转信号。下腔室926内的带电粒子检测器940的位置能够在不同实施例中变化。例如，带电粒子检测器940能够与离子束共轴，并且包含用于允许离子束通过的孔。在其它实施例中，二次粒子能够穿过末级透镜而被收集并且然后离轴转向用于收集。
微操纵器947（诸如，来自Omniprobe公司（Dallas，Texas）的AutoProbe 200TM，或来自Kleindiek Nanotechnik（德国的Reutlingen）的Model MM3A）能够精确地在真空腔室内移动物体。微操纵器947可以包括精确电子马达948，该精确电子马达948被定位在真空腔室外面以提供被定位在真空腔室内的部分949的X、Y、Z以及θ控制。微操纵器947能够装配有不同末端执行器用于操纵小的物体。在本文中描述的实施例中，末端执行器是细探头950。
气体递送系统946延伸到下腔室926中用于引入和引导气体蒸气朝向衬底922。被转让给本发明的受让人的Casella等人的题为“Gas Delivery Systems for ParticleBeam Processing”的美国专利号5,851,413描述了适合的气体递送系统946。另一个气体递送系统被描述在也被转让给本发明的受让人的Rasmussen的题为“Gas Injection System”的美国专利号5,435,850中。例如，碘能够被递送以增强刻蚀，或者金属有机化合物能够被递送以沉积金属。
系统控制器919控制双束系统910的各种部件的操作。通过系统控制器919，用户能够通过输入到常规用户接口（未示出）中的命令使离子束918或电子束943以期望的方式来扫描。可替代地，系统控制器919可以依据编程的指令来控制双束系统910。在一些实施例中，双束系统910并入图像识别软件（诸如，从Cognex Corporation（Natick，Massachusetts）商业上可获得的软件）来自动地识别感兴趣的区，并且然后系统能够依据本发明手动地或自动地提取样品。例如，系统能够在包含多个器件的半导体晶片上自动地定位类似的特征，并且得到在不同（或相同）器件上的那些特征的样品。
本发明具有宽泛的可应用性并且能够提供许多优点，如在上面示例中描述和示出的那样。实施例将取决于特定应用而很大地变化，并且并非每个实施例将提供所有的优点以及满足由本发明可实现的所有目标。适合于执行本发明的粒子束系统例如从FEI公司（本申请的受让人）商业上可获得。
虽然许多先前描述针对半导体晶片，但是本发明能够被应用到任何适合的衬底或表面。进一步，无论何时术语“自动的”，“自动化的”或类似的术语被用在本文中，那些术语将被理解为包含自动的或自动化的过程或步骤的手动启动。在下面讨论中并且在权利要求中，术语“包含”和“包括”以开放型的方式来使用，并且因此应当被解释为意味着“包含，但不限于…”。术语“集成电路”指代一组电子部件以及它们的互连（统称为内部电气电路元件），其被图案化在微芯片的表面上。术语“半导体芯片”通常指代集成电路（IC），该集成电路可以与半导体晶片一体、从晶片单体化、或被封装用于在电路板上使用。术语“FIB”或“聚焦离子束”在本文中被用来指代任何准直的离子束，包含通过离子光学器件聚焦的束以及成形的离子束。
上面实施例描述3D NAND类型的结构，但是本发明不限于这样的结构，并且例如对于DRAMS和对于表征沟槽和其它结构以及圆形孔而言是有用的。虽然所描述的实施例以图案来扫描电子束，但是束也能够是覆盖没有被扫描的期望区域的宽束。将要理解的是，以使用的束能量，在其中二次电子被生成以分解前体气体的相互作用区域典型地远宽于束斑大小。
就任何术语在该说明书中不被特定地限定而言，意图是术语要被给予其平常和普通的含义。附图旨在帮助理解本发明，并且除非另外指示，附图不按比例绘制。
一些实施例提供一种使用带电粒子束诱发沉积来填充孔的方法，该方法包括：在工件的表面处提供沉积前体气体；将带电粒子束引导到具有大于3：1的深宽比的孔中，该带电粒子束被引导到孔内的具有小于孔的横截面积的面积的区以将前体气体分解并且将材料沉积在孔中，带电粒子束被引导到孔中达足够的时间段以形成细长结构，该细长结构在孔的顶部不接触侧壁。
在一些实施例中，方法进一步包括将带电粒子束引导以覆盖区域，该区域被延伸超过孔的边沿以填充细长结构与孔侧壁之间的区，由此在填充材料中没有空隙的情况下填充孔。
在一些实施例中，将电荷粒子束引导到孔中达足够的时间段以形成细长结构包括形成不接触孔的顶壁的细长结构，并且进一步包括将带电粒子引导到为第一区域的超集的区域以完成填充孔。
在一些实施例中，孔包括圆柱孔，并且将带电粒子束引导到孔中包括以圆形图案引导电子束，圆形图案的直径小于孔的直径的1/2。
在一些实施例中，孔是沟道，并且将带电粒子束引导到孔中包括以直径小于沟道宽度的1/2的圆形图案将电子束引导到该沟道中。
本发明的一些实施例提供一种填充高深宽比孔的方法，该方法包括：在工件的表面处提供沉积前体气体，工件具有至少一个高深宽比孔；将电子束引导到高深宽比孔中，以第一图案引导电子束以冲击孔中的具有小于孔的整个横截面积的横截面积的区从而沉积细长结构到孔中；以第二图案引导电子束朝向工件以填充孔的在细长结构与孔侧壁之间的区，以在填充材料中没有留下空隙的情况下填充孔。
在一些实施例中，以第二图案引导电子束朝向工件包含以覆盖包含整个孔的区域的第二图案引导电子束。
依据本发明的一些实施例，在衬底的表面处提供沉积前体气体包含提供在出现电子束时分解以沉积金属的前体气体；并且以第一图案引导电子束包含引导具有大于5000eV的着落能量的电子束。
依据本发明的一些实施例，在衬底的表面处提供沉积前体气体包含提供在出现电子束时分解以沉积碳的前体气体；并且以第一图案引导电子束包含引导具有大于3000 eV的着落能量的电子束。
在一些实施例中，以第一图案引导电子束包含以圆形图案引导电子束，该圆形图案的直径小于孔的直径的1/4。
在一些实施例中，方法，其中孔是沟道并且圆形图案的直径小于沟道宽度的1/4。
本发明的一些实施例提供一种填充高深宽比孔的方法，该方法包括：在工件的表面处提供沉积前体气体，工件具有至少一个高深宽比孔；将具有大于5000 eV的着落能量的电子束引导到高深宽比孔中，在孔内以圆形图案引导电子束，圆形图案的半径小于孔的半径的1/4以将细长结构沉积到孔中；以第二图案引导电子束朝向工件以填充孔的在细长结构与孔侧壁之间的区，以在填充材料中没有留下空隙的情况下填充孔。
本发明的一些实施例提供一种带电粒子束系统，该系统包括：带电粒子源；聚焦镜筒，用于引导带电粒子束朝向工件，该工件具有至少一个具有大于3：1的深宽比的孔；气体递送系统，用于在工件的表面处提供前体气体；以及系统控制器，用指令编程以控制带电粒子显微镜用于引导带电粒子束到孔中，带电粒子束被引导到孔内的具有小于孔的横截面积的面积的区以将前体气体分解并且将材料沉积在孔中，带电粒子束被引导到孔中达足够的时间段以形成细长结构，该细长结构在孔的顶部不接触侧壁。
虽然本发明及其优势已被详细描述，但是应当理解的是，在没有脱离如由所附权利要求限定的本发明的精神和范围的情况下，能够在本文中进行各种改变、替代和变更。此外，本申请的范围不旨在限于在说明书中描述的过程、机器、制造、物质的成分、构件、方法和步骤的特定实施例。如本领域普通技术人员将从本发明的公开内容容易地理解的那样，执行与本文中描述的对应实施例基本上相同的功能或实现与本文中描述的对应实施例基本上相同的结果的目前现有的或以后要被发展的过程、机器、制造、物质的成分、构件、方法或步骤可以依据本发明而被利用。因此，所附权利要求旨在它们的范围内包含这样的过程、机器、制造、物质的成分、构件、方法或步骤。

Claims (19)

1.一种使用带电粒子束诱发沉积来填充孔的方法，包括：
在工件的表面处提供沉积前体气体；
将带电粒子束引导到具有大于3：1的深宽比的孔中，所述带电粒子束被引导到孔内的具有小于孔的横截面积的面积的区以将前体气体分解并且将材料沉积在孔中，所述带电粒子束被引导到孔中达足够的时间段以形成细长结构，所述细长结构在孔的顶部不接触侧壁。
2.权利要求1的所述方法，其中进一步包括：将带电粒子束引导以覆盖区域，所述区域被延伸超过孔的边沿以填充细长结构与孔侧壁之间的区，由此在填充材料中没有空隙的情况下填充孔。
3.权利要求1或权利要求2的所述方法，其中将电荷粒子束引导到孔中达足够的时间段以形成细长结构包括形成在孔的顶部不接触侧壁的细长结构，并且进一步包括将带电粒子引导到为第一区域的超集的区域以完成填充孔。
4.权利要求1或权利要求2的所述方法，其中所述孔包括圆柱孔，并且其中将带电粒子束引导到所述孔中包括以圆形图案引导电子束，所述圆形图案的直径小于所述孔的直径的1/2。
5.权利要求1或权利要求2的所述方法，其中所述孔是沟道，并且其中将带电粒子束引导到所述孔中包括以圆形图案引导电子束到沟道中，所述圆形图案的直径小于沟道宽度的1/2。
6.一种填充高深宽比孔的方法，包括：
在工件的表面处提供沉积前体气体，所述工件具有至少一个高深宽比孔；
将电子束引导到高深宽比孔中，所述电子束以第一图案被引导以冲击所述孔中的具有小于所述孔的整个横截面积的横截面积的区以将细长结构沉积到所述孔中；
以第二图案引导电子束朝向工件以填充所述孔的在细长结构与孔侧壁之间的区，以在填充材料中没有留下空隙的情况下填充所述孔。
7.权利要求6的所述方法，其中以第二图案引导电子束朝向工件包含以覆盖包含整个孔的区域的第二图案引导电子束。
8.权利要求6或权利要求7的所述方法，其中：
在衬底的表面处提供沉积前体气体包含提供在出现电子束时分解以沉积金属的前体气体；并且
以第一图案引导电子束包含引导具有大于5000 eV的着落能量的电子束。
9.权利要求6或权利要求7的所述方法，其中：
在衬底的表面处提供沉积前体气体包含提供在出现电子束时分解以沉积碳的前体气体；并且
以第一图案引导电子束包含引导具有大于3000 eV的着落能量的电子束。
10.权利要求6或权利要求7的所述方法，其中以第一图案引导电子束包含以圆形图案引导电子束，所述圆形图案的直径小于孔的直径的1/2。
11.权利要求6或权利要求7的所述方法，其中以第一图案引导电子束包含以圆形图案引导电子束，所述圆形图案的直径小于孔的直径的1/4。
12.权利要求10的所述方法，其中所述孔是沟道并且圆形图案的直径小于沟道宽度的1/2。
13.权利要求11的所述方法，其中所述孔是沟道并且圆形图案的直径小于沟道宽度的1/4。
14.一种填充高深宽比孔的方法，包括：
在工件的表面处提供沉积前体气体，所述工件具有至少一个高深宽比孔；
将具有大于5000 eV的着落能量的电子束引导到高深宽比孔中，所述电子束在所述孔内以圆形图案被引导，圆形图案的半径小于所述孔的半径的1/4以将细长结构沉积到所述孔中；
以第二图案引导电子束朝向工件以填充所述孔的在细长结构与孔侧壁之间的区，以在填充材料中没有留下空隙的情况下填充所述孔。
15.一种带电粒子束系统，包括：
带电粒子源；
聚焦镜筒，用于引导带电粒子束朝向工件，所述工件具有至少一个具有大于3：1的深宽比的孔；
气体递送系统，用于在工件的表面处提供前体气体；以及
系统控制器，用指令编程以控制带电粒子显微镜用于：
将带电粒子束引导到孔中，所述带电粒子束被引导到孔内的具有小于孔的横截面积的面积的区以将前体气体分解并且将材料沉积在孔中，所述带电粒子束被引导到孔中达足够的时间段以形成细长结构，所述细长结构在孔的顶部不接触侧壁。
16.权利要求15的所述带电粒子束系统，其中所述指令进一步包括将带电粒子束引导以覆盖区域，所述区域被延伸超过孔的边沿以填充细长结构与孔侧壁之间的区，由此在填充材料中没有空隙的情况下填充孔。
17.权利要求15或权利要求16的所述带电粒子束系统，其中用于将带电粒子束引导到孔中达足够的时间段以形成细长结构的指令包括用于形成在孔的顶部不接触侧壁的细长结构，并且进一步包括将带电粒子引导到为第一区域的超集的区域以完成填充孔。
18.权利要求15或权利要求16的所述带电粒子束系统，其中所述孔包括圆柱孔，并且其中将带电粒子束引导到所述孔中包括以圆形图案引导电子束，所述圆形图案的直径小于所述孔的直径的1/2。
19.权利要求15或权利要求16的所述带电粒子束系统，其中所述孔是沟道，并且其中将带电粒子束引导到所述孔中包括以直径小于沟道宽度的1/2的圆形图案将电子束引导到所述沟道中。
CN201380068797.2A 2012-12-31 2013-12-30 带电粒子束系统以及使用带电粒子束诱发沉积来填充孔的方法 Active CN104885196B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261747509P 2012-12-31 2012-12-31
US61/747509 2012-12-31
PCT/US2013/078354 WO2014106202A1 (en) 2012-12-31 2013-12-30 Depositing material into high aspect ratio structures

Publications (2)

Publication Number Publication Date
CN104885196A CN104885196A (zh) 2015-09-02
CN104885196B true CN104885196B (zh) 2018-02-06

Family

ID=51022116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380068797.2A Active CN104885196B (zh) 2012-12-31 2013-12-30 带电粒子束系统以及使用带电粒子束诱发沉积来填充孔的方法

Country Status (7)

Country Link
US (1) US9384982B2 (zh)
EP (1) EP2939261B1 (zh)
JP (1) JP6271583B2 (zh)
KR (1) KR20150102993A (zh)
CN (1) CN104885196B (zh)
TW (1) TWI616923B (zh)
WO (1) WO2014106202A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104822482B (zh) * 2012-10-05 2017-12-05 Fei 公司 用于倾斜铣削保护的体沉积
TWI628702B (zh) 2012-10-05 2018-07-01 Fei公司 高「高寬比」結構之分析
JP2017020106A (ja) 2015-07-02 2017-01-26 エフ・イ−・アイ・カンパニー 高スループット・パターン形成のための適応ビーム電流
JP6967340B2 (ja) * 2016-09-13 2021-11-17 株式会社日立ハイテクサイエンス 複合ビーム装置
JP6900027B2 (ja) * 2017-03-28 2021-07-07 株式会社日立ハイテクサイエンス 試料トレンチ埋込方法
US11315943B2 (en) * 2017-09-05 2022-04-26 Applied Materials, Inc. Bottom-up approach to high aspect ratio hole formation in 3D memory structures
US10903044B1 (en) * 2020-02-12 2021-01-26 Applied Materials Israel Ltd. Filling empty structures with deposition under high-energy SEM for uniform DE layering

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0130398A2 (de) * 1983-06-29 1985-01-09 Siemens Aktiengesellschaft Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung und Vorrichtung zur Durchführung eines solchen Verfahrens
US5104684A (en) * 1990-05-25 1992-04-14 Massachusetts Institute Of Technology Ion beam induced deposition of metals
CN101528974A (zh) * 2006-10-16 2009-09-09 应用材料股份有限公司 浅沟渠隔离的二氧化硅高品质介电膜的形成：于高纵深比填沟工艺ⅱ（ harpⅱ）使用不同的硅氧烷前体—远端等离子辅助沉积工艺
CN101831631A (zh) * 2006-05-30 2010-09-15 应用材料股份有限公司 使用含硅前驱物和原子氧进行高质量流体状硅氧化物的化学气相沉积
US7888273B1 (en) * 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
US7981763B1 (en) * 2008-08-15 2011-07-19 Novellus Systems, Inc. Atomic layer removal for high aspect ratio gapfill
CN102652353A (zh) * 2009-12-09 2012-08-29 诺发系统有限公司 新颖间隙填充整合

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550027B2 (ja) * 1986-06-11 1996-10-30 株式会社日立製作所 Ｉｃ素子における微細布線方法
JPH0750705B2 (ja) * 1987-08-06 1995-05-31 日本電気株式会社 薄膜製造装置およびそれによる金属配線の製法
JP2650930B2 (ja) * 1987-11-24 1997-09-10 株式会社日立製作所 超格子構作の素子製作方法
US5429730A (en) * 1992-11-02 1995-07-04 Kabushiki Kaisha Toshiba Method of repairing defect of structure
US5435850A (en) 1993-09-17 1995-07-25 Fei Company Gas injection system
JPH09145567A (ja) * 1995-11-22 1997-06-06 Fuji Electric Co Ltd 透過型電子顕微鏡観察用試料の作製方法
US5851413A (en) 1996-06-19 1998-12-22 Micrion Corporation Gas delivery systems for particle beam processing
JP4302933B2 (ja) * 2002-04-22 2009-07-29 株式会社日立ハイテクノロジーズ イオンビームによる穴埋め方法及びイオンビーム装置
TW556316B (en) * 2002-09-25 2003-10-01 Nanya Technology Corp A method of fabricating a shallow trench isolation with high aspect ratio
JP4339106B2 (ja) * 2003-12-25 2009-10-07 エスアイアイ・ナノテクノロジー株式会社 位相シフトマスクの欠陥修正方法
JP4405865B2 (ja) * 2004-06-24 2010-01-27 富士通マイクロエレクトロニクス株式会社 多層配線構造の製造方法及びｆｉｂ装置
US20070059900A1 (en) * 2005-09-14 2007-03-15 Chien-Hsing Lai Multi-step depositing process
TWI366876B (en) 2006-05-30 2012-06-21 Applied Materials Inc A novel deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US8232176B2 (en) 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
DE102008037944B4 (de) * 2008-08-14 2013-03-21 Carl Zeiss Sms Gmbh Verfahren zum elektronenstrahlinduzierten Abscheiden von leitfähigem Material
US8859963B2 (en) * 2011-06-03 2014-10-14 Fei Company Methods for preparing thin samples for TEM imaging
TWI628702B (zh) 2012-10-05 2018-07-01 Fei公司 高「高寬比」結構之分析

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0130398A2 (de) * 1983-06-29 1985-01-09 Siemens Aktiengesellschaft Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung und Vorrichtung zur Durchführung eines solchen Verfahrens
US5104684A (en) * 1990-05-25 1992-04-14 Massachusetts Institute Of Technology Ion beam induced deposition of metals
CN101831631A (zh) * 2006-05-30 2010-09-15 应用材料股份有限公司 使用含硅前驱物和原子氧进行高质量流体状硅氧化物的化学气相沉积
CN101528974A (zh) * 2006-10-16 2009-09-09 应用材料股份有限公司 浅沟渠隔离的二氧化硅高品质介电膜的形成：于高纵深比填沟工艺ⅱ（ harpⅱ）使用不同的硅氧烷前体—远端等离子辅助沉积工艺
US7888273B1 (en) * 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
US7981763B1 (en) * 2008-08-15 2011-07-19 Novellus Systems, Inc. Atomic layer removal for high aspect ratio gapfill
CN102652353A (zh) * 2009-12-09 2012-08-29 诺发系统有限公司 新颖间隙填充整合

Also Published As

Publication number Publication date
JP2016511533A (ja) 2016-04-14
EP2939261A1 (en) 2015-11-04
TWI616923B (zh) 2018-03-01
US9384982B2 (en) 2016-07-05
US20150340235A1 (en) 2015-11-26
CN104885196A (zh) 2015-09-02
WO2014106202A1 (en) 2014-07-03
TW201442053A (zh) 2014-11-01
JP6271583B2 (ja) 2018-01-31
EP2939261A4 (en) 2016-02-10
KR20150102993A (ko) 2015-09-09
EP2939261B1 (en) 2016-08-24

Similar Documents

Publication Publication Date Title
CN104885196B (zh) 带电粒子束系统以及使用带电粒子束诱发沉积来填充孔的方法
US10529538B2 (en) Endpointing for focused ion beam processing
US11315756B2 (en) Fiducial design for tilted or glancing mill operations with a charged particle beam
JP5090255B2 (ja) 原位置でのｓｔｅｍサンプル作製方法
CN104685348B (zh) 高纵横比结构分析
CN104822482B (zh) 用于倾斜铣削保护的体沉积
JP2009139379A (ja) デコレーションを用いたスライス・アンド・ビュー
JP2014530346A (ja) 視射角ミル
JP5364049B2 (ja) 荷電粒子ビーム装置、および試料作成方法
TWI768002B (zh) 試料溝槽埋入方法
US20220301812A1 (en) Ion beam device
JP2022009601A (ja) 荷電粒子ビーム装置、試料加工方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant