TW201442053A - 沈積材料至高縱橫比結構 - Google Patents

沈積材料至高縱橫比結構 Download PDF

Info

Publication number
TW201442053A
TW201442053A TW102149125A TW102149125A TW201442053A TW 201442053 A TW201442053 A TW 201442053A TW 102149125 A TW102149125 A TW 102149125A TW 102149125 A TW102149125 A TW 102149125A TW 201442053 A TW201442053 A TW 201442053A
Authority
TW
Taiwan
Prior art keywords
aperture
hole
directing
charged particle
electron beam
Prior art date
Application number
TW102149125A
Other languages
English (en)
Other versions
TWI616923B (zh
Inventor
Sang-Hoon Lee
Jeffrey Blackwood
Stacey Stone
Original Assignee
Fei Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fei Co filed Critical Fei Co
Publication of TW201442053A publication Critical patent/TW201442053A/zh
Application granted granted Critical
Publication of TWI616923B publication Critical patent/TWI616923B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/2605—Bombardment with radiation using natural radiation, e.g. alpha, beta or gamma radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/047—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種用於無空隙填充之一高縱橫比孔或用於產生無空隙之高縱橫比結構之方法及對應設備。具有小於該孔之直徑之一直徑之一射束被引導至該孔中以開始於該孔底部之中心區域中引發沈積。在由該射束引發沈積在該孔中形成一長形結構之後，接著可以至少與該孔直徑一樣大之一圖案掃描一射束以填充該孔之剩餘部分。接著可使用一離子束橫切該高縱橫比孔以在不產生假影之情況下進行觀察。當使用電子束引發沈積時，電子較佳地具有一高能量以到達該孔底部，且該射束具有一低電流以減小由束尾引起的偽沈積。

Description

沈積材料至高縱橫比結構
本發明係關於形成奈米尺度結構，尤其關於使用射束引發沈積填充高縱橫比結構。
形成積體電路之結構及其他奈米技術具有奈米尺度的尺寸。有用於一較大尺度之結構之許多程序並不適用於處理奈米尺度之結構。觀察結構以進行程序開發、程序控制及缺陷分析之一方法係使用一聚焦離子束曝露結構之一部分並使用一掃描電子顯微鏡(SEM)或一穿透式電子顯微鏡(TEM)觀察所曝露結構。當離子束研磨材料以曝露一結構以便觀察時，離子束可使結構變形並產生干擾觀察之假影。
一高縱橫比(HAR)結構係具有高度遠大於其寬度之一結構。例如，具有比其寬度大三倍之一高度之一特徵將被視為一高縱橫比特徵。例如，一積體電路中之諸層之間之一孔可具有比其寬度大若干倍之一高度。在分析諸如用於快閃記憶體之3D NAND電路之積體電路中之高縱橫比結構(諸如未經填充之接觸件或通孔)時，習知離子束樣本製備程序引起顯著的假影，諸如結構變形及離子束幕效應。
當以不同研磨速率移除材料時發生離子束幕效應或垂幕(curtaining)。這可發生於研磨包括由相同射束以不同速率移除之多種材料之一特徵時。這亦可發生於研磨具有一不規則形狀之一表面時。 例如，一關注特徵可為一穿矽通孔(TSV)。橫切TSV係半導體實驗室中用來特徵化空隙及表面介面之一常見做法。歸因於TSV之深度(通常50nm至300nm)，使用一離子束研磨一TSV之一截面可導致相當大的垂幕。
當一樣本上存在未經填充之孔時，材料與開放式區域或孔附近之區域之間存在大的研磨速率差。大的研磨速率差導致使孔之形狀變形之垂幕或瀑布效應。離子束程序之結構損壞及假影使其難以執行高縱橫比垂直結構分析。
由於由離子束研磨曝露特徵引起損壞及假影，影像並未如實展示製程結果。這干擾量測及製程評估，這係因為影像及量測展示樣本製備結果而非展示製程。
通常，離子束引發沈積係用以在製備半導體結構時填充孔以進行分析。在使用帶電粒子束引發沈積填充高縱橫比孔時，由於孔的填充不均勻而通常產生空隙，且填充趨於夾止一區域，從而使該區域與帶電粒子束及前驅體氣體隔絕。
隨著裝置結構的大小降低(小於100nm範圍臨界尺寸(CD))且層的數目增加，新的製造技術面臨極嚴苛的要求，諸如在如直徑小於20nm之深溝槽、高縱橫比(HAR)結構、通道孔或通道線之複雜結構(包含熱敏及能敏材料(如用於IC裝置之高介電常數聚合物材料)上之特徵)上產生精細堆疊的層。迄今為止，習知技術不能夠在填充結構時不產生空隙或不產生假影(諸如結構變形或離子束幕效應)之情況下局部填充間隙。
需要一種用於填充高縱橫比孔且不變更結構或產生假影之方法。
本發明之一目的係提供一種用於填充微觀高縱橫比孔且不產生 空隙之方法及設備。
根據本發明之一些實施例，使用帶電粒子束引發沈積以在一孔內且在遠離孔壁之方向上(通常在孔的中間)沈積一結構。根據本發明之一些實施例，使用電子束引發沈積來沈積一結構，其中電子束具有一相對較高能量。該結構係藉由以不與該孔之邊緣重疊且通常覆蓋小於該孔截面之50%的面積之一圖案且接著以與該孔之邊緣重疊並完成填充程序之一第二圖案引導該電子束而沈積。
藉由消除任何假影，實施例提供用於高縱橫比3D IC結構加工程序及其他高縱橫比加工程序(包含孔、溝槽及其他結構)之可靠故障分析(FA)結果。
前述相當廣泛地概述本發明之特徵及技術優勢使得可更好地理解本發明之下列詳細描述。下文中將描述本發明之額外特徵及優勢。熟習此項技術者應明白，可將所揭示之概念及特定實施例隨意地用作用於修改或設計其他結構以實行本發明之相同目的之基礎。熟習此項技術者亦應瞭解，此等等效建構並未脫離如隨附申請專利範圍中陳述之本發明之精神及範疇。
100‧‧‧高縱橫比孔
102‧‧‧光柵束掃描圖案
104‧‧‧氣體
106‧‧‧上升氣流
108‧‧‧瓶頸效應
110‧‧‧空隙
200‧‧‧高縱橫比結構
202‧‧‧空隙
300‧‧‧高縱橫比結構
302‧‧‧空隙
400‧‧‧高縱橫比孔
410‧‧‧射束
412‧‧‧沈積物/結構/完全填充孔/52度視圖
414‧‧‧薄層/俯視圖
501‧‧‧步驟
502‧‧‧步驟
503‧‧‧步驟
504‧‧‧第一程序/步驟
505‧‧‧第二程序/步驟
511‧‧‧步驟
512‧‧‧步驟
513‧‧‧步驟
514‧‧‧步驟
515‧‧‧步驟
516‧‧‧步驟
550‧‧‧填充孔
552‧‧‧高縱橫比結構
600‧‧‧通道
602‧‧‧部分
604‧‧‧箭頭
606‧‧‧高縱橫比無空隙結構
608‧‧‧電子束
702‧‧‧關注區域
704‧‧‧孔
706‧‧‧射束
800‧‧‧高縱橫比結構
802‧‧‧填充孔
910‧‧‧雙射束系統
911‧‧‧聚焦離子束系統
912‧‧‧上頸部分/離子柱
914‧‧‧離子源
915‧‧‧提取電極
916‧‧‧聚焦柱
917‧‧‧聚焦元件
918‧‧‧聚焦離子束
919‧‧‧控制器
920‧‧‧偏轉元件
922‧‧‧基板
925‧‧‧載物台
926‧‧‧下部腔室
930‧‧‧機械泵系統
932‧‧‧真空控制器
934‧‧‧高電壓電源供應器
936‧‧‧偏轉控制器及放大器
938‧‧‧圖案產生器
940‧‧‧次級電子偵測器
941‧‧‧掃描電子顯微鏡
942‧‧‧視訊電路
943‧‧‧電子束
944‧‧‧視訊監視器
945‧‧‧電源供應器及控制單元
946‧‧‧氣體傳遞系統
947‧‧‧微操控器
948‧‧‧電動馬達
949‧‧‧部分
950‧‧‧探針
952‧‧‧陰極
954‧‧‧陽極
956‧‧‧聚光透鏡
958‧‧‧物鏡
960‧‧‧偏轉線圈
961‧‧‧門
圖1A展示用以填充一高縱橫比孔之一習知射束掃描圖案。圖1B至圖1D展示先前技術孔填充程序之進行。
圖2係使用一先前技術填充之一孔之一截面影像，填充物包含一空隙。
圖3係使用一先前技術填充之若干孔之一截面影像，填充物包含空隙。
圖4A展示一高縱橫比孔之一俯視圖之一影像。圖4B展示其中以中心孔之直徑漸增之一圓形圖案掃描該射束之一較佳射束掃描圖案。圖4C展示使用本發明之一實施例開始填充之孔。圖4D至圖4F展示使 用一第一掃描圖案逐漸填充圖4C之孔。圖4G係對應於圖4F之圖且展示使用第一掃描圖案進行一填充後之一孔之一顯微相片。圖4H展示在第一掃描圖案之後使用一第二掃描圖案填充之一孔。圖4I展示在完成圖4H之第二掃描圖案之後一孔之一俯視圖。圖4J係圖4I之填充孔之一斜向視圖。
圖5A展示圖4A之一高縱橫比孔之一俯視圖之一影像。圖5B至圖5D係展示各個階段中之一填充程序之顯微相片。圖5E展示根據本發明之一實施例填充之一孔之一截面。圖5F展示根據本發明之一實施例填充之多個高縱橫比孔之一截面。圖5G係展示本發明之一實施例之步驟之一流程圖。圖5H係展示本發明之另一實施例之步驟之一流程圖。
圖6A展示根據本發明之一實施例部分填充之一高縱橫比通道。圖6B展示通道中之填充物之一截面。
圖7展示用以研磨一關注區域且不產生垂幕假影之本發明之一實施例。
圖8展示根據本發明之一實施例之多個高縱橫比結構。
圖9展示可用以實施本發明之實施例之一雙射束系統。
當形成包含一高縱橫比孔之一樣本之一區域之截面時，由於以一習知方法填充孔時形成空隙而在截面中產生假影。藉由填充高縱橫比孔且不產生空隙，在橫切時及可靠故障分析結果中不會產生假影。在一些應用中，填充孔亦有用於產生有用結構。
使用習知帶電粒子束技術填充高縱橫比孔或通道存在諸多困難。在射束引發沈積中，帶電粒子或光子引發一前驅體氣體分子(諸如有機金屬分子，如六羰鎢(WCO6)或鉑(Pt)前驅體)分解。前驅體通常係呈一氣體之形式，其透過一氣體注射噴嘴引導朝向工件表面。在 一些實施例中，整個工件係在填充有前驅體氣體之一單元中或工件之一部分係經部分圍封以在表面上之射束碰撞點處產生一氣體環境。
據悉，初級射束中之相對較高能量帶電粒子通常不會直接與前驅體氣體分子發生反應。初級射束中之帶電粒子與工件之相互作用產生更加可能導致前驅體分子分解之低能量次級電子。一離子束亦可產生引發前驅體分子與工件之間發生反應之晶格振動或光子。
由於帶電粒子束導致沈積前驅體分子在表面處分解以沈積一材料，額外氣體分子擴散至表面以繼續進行射束引發沈積反應。在一高縱橫比孔之底部中，氣體分子並未如表面上一樣得到快速補充。又，所產生之次級電子的數目取決於工件材料及幾何形狀。例如，在邊緣處產生的次級電子可能多於平坦表面處。氣體可用性及次級電子產生之此不一致性導致高縱橫比孔進行不規則沈積，這使其難以無空隙填充一高縱橫比孔。
圖1A展示覆疊至一高縱橫比孔100上之一習知矩形光柵束掃描圖案102之一俯視圖。圖1B至圖1D展示由使用一局部鉑(Pt)氣體104之帶電粒子束引發沈積填充之孔100，氣體104如圖1C中所示般在孔100之上部區域處產生一瓶頸效應108，隨後隔絕孔100並如圖1D中所示般在高縱橫比結構100中留下一空隙110。圖1B展示孔內之氣流，其導致發生Pt氣體紊亂及上升氣流106，從而導致瓶頸效應。
圖2及圖3展示使用一先前技術孔填充程序產生之空隙之截面圖。圖2展示一高縱橫比結構200中產生之單個空隙202。圖3展示一高縱橫比結構300中產生之多個空隙302之一截面圖。
雖然一些實施例可使用離子束引發沈積、雷射束引發沈積或由另一能量源引發之沈積，但一些實施例使用高加速電子以與一前驅體氣體進行反應。與使用加速離子沈積程序產生之填充層結構相比，使用電子代替離子賦予更細填充層結構。前驅體氣體可分解以沈積重質 材料(如鉑及鎢)或輕質材料(如碳)。本發明不限於任何特定前驅體氣體。
在一些實施例中，電子束或其他射束之著靶區域具有孔直徑或通道寬度之1/5至1/10之一直徑。在一些實施例中，以具有直徑自著靶區域內部至著靶區域外部漸增之圓圈中之一第一圖案朝孔壁掃描電子束。這避免產生空隙並產生前驅體氣體之深度穿透至HAR結構之一「氣體出口方向」。實施例通常使用的電子束著靶能量高於通常用於電子束引發沈積之電子束著靶能量。已知較低能量電子束產生較高解析度沈積圖案，這係因為工件中之相互作用體積較小，因此引發分解之次級電子源自於射束碰撞點周圍之一較小區域。
本發明之實施例使用相對較高電子束能量。此能量取決於所沈積之材料。一般而言，熟習此項技術者考慮較低能量電子更加適用於射束引發沈積，這係因為相互作用體積較小。與主導論據相反，本發明之實施例通常使用較高電子能量。一些應用使用大於10keV、大於15keV或大於20keV之一電子束能量。較高射束能量增加射束中之電子之平均自由路徑，使得其等進一步穿透至孔中。一些應用使用相對較小射束電流，諸如小於500pA、小於200pA及較佳地介於100pA與200pA之間，這減小束尾以減小遠離射束軸之沈積。例如，用於使用鉑填充一高縱橫比孔之一實施例使用一30keV電子束。用於使用碳填充諸如一高介電常數材料之一聚合物中之一孔之另一實施例使用一5keV電子束。過高地使用一射束能量可損壞熱敏及能敏材料之結構。取決於材料，加速電壓範圍可自幾電子伏(eV)變化至百萬電子伏(MeV)。
藉由調整圖案形狀、圖案大小及射束能量之因數，可由任何材料之一較細層填充並覆蓋所有類型的結構且不產生空隙。
圖4A至圖4J展示沈積材料以填充一孔之兩步驟程序。術語 「孔」藉此被定義為任何腔或凹口(無論截面為何)，諸如一圓柱形孔、一溝槽、一正方形孔、一矩形孔、一不規則孔或一鋸齒狀孔。圖5A至圖5E展示各個程序階段處之結果。本發明之一實施例以圓形圖案掃描孔400，圓形圖案的半徑漸增，因此沈積以專用於該結構之材料之一射束能量使用約30keV之一射束能量及介於約100pA至約200pA之間之一射束電流之一電子束自中心向外進行。即，射束以直徑漸增至較佳地溝槽寬度或孔直徑之約1/5至1/10之重複圓形或橢圓形圖案掃描。圖4A及圖5A展示一高縱橫比孔400之俯視圖。圖4B展示如何以圓圈掃描射束410，其中箭頭自一小圓圈徑向指向外以指示直徑漸增之圓圈。因為相互作用體積大於射束斑點大小，所以射束可以單個直徑之一圓圈進行掃描。取決於射束斑點大小，射束亦可固定。
圖4C展示第一步驟中被引導至具有約為孔截面的1/5至1/6之一截面之一區域之射束410且展示沈積物412之開始生長。圖4D至圖4F展示結構412在孔400之中心中且從中生長。圖4D中之所沈積結構外部周圍之箭頭指示沈積氣體之流動。圖4E中之箭頭展示所沈積結構之壁之生長方向。圖4G係第一處理步驟之後該孔之一影像。圖5B展示在第一步驟中之各個處理階段處形成結構412之52度視圖。注意，在第一步驟中，所沈積結構可延伸高於工件表面之平面。在一實施例中，用於第一步驟之處理時間通常係約每個孔5秒鐘或6秒鐘。
在第二步驟中，將掃描圖案大小之直徑設定為近似溝槽寬度或孔直徑的兩倍。圖4H展示該程序之第二步驟，其填充孔之剩餘部分且在孔頂部周圍之工件表面上提供一薄層414。圖4I展示完成第二步驟之後該孔400之一俯視圖。圖4J展示傾斜成52度之完全填充孔412。圖5C展示第二處理步驟期間結構形成之各個階段，一些階段展示一俯視圖414及一52度視圖412二者。在一實施例中，第二步驟亦耗費約5秒鐘至6秒鐘。在該兩個步驟中，所需時間取決於射束電流、前驅體 氣體及孔大小。圖5D展示圖5A至圖5C中描繪之該兩個步驟程序之所得結構。圖5E展示完成該兩步驟程序之後該等結構之一截面圖。圖5E之截面中可知第一程序504對結構的增補及第二程序505對結構的增補。圖5F展示根據本發明填充之一高縱橫比結構552中之多個填充孔550之一截面圖。
圖5G展示本發明之一實施例之步驟。步驟501調整電子束之加速電壓。射束能量將取決於所使用的前驅體氣體及表面材料。例如，對於一金屬前驅體，將加速電壓設定為30keV，其中電流為100pA至200pA。一碳前驅體將使用一較低射束電壓。可容易由熟習任何特定應用之技術者判定最佳射束電壓。步驟502將射束之掃描圖案調整為直徑漸增之一系列圓圈圖案。步驟503針對SEM沈積組態系統，即，系統開始流動一前驅體氣體。步驟504以一第一圖案將電子束引導至孔中，該射束覆蓋溝槽寬度或孔直徑的1/5至1/10之間之一區域。在將一矛狀結構沈積至孔中心中之後，步驟505將第二圖案大小設定為第二程序之溝槽寬度或直徑的兩倍且以一第二圖案將電子束引導至孔中，該射束覆蓋大於孔之一區域。
圖5H展示本發明之另一實施例之步驟。在步驟511中，取決於前驅體氣體及基板調整射束參數。在步驟512中，調整射束位置或掃描圖案以在孔內部沈積材料以遠離壁形成該結構。在步驟513中，系統經組態以(諸如)由一局部氣體注射系統或藉由提供含有一前驅體氣體之一環境單元在工件表面處提供該氣體。在步驟514中，將射束引導朝向孔中之第一區域。在步驟515中，調整掃描圖案以延伸至或超出孔之邊緣。在步驟516中，將射束引導朝向第一區域之超集。該射束可為一帶電粒子束，諸如一電子束或一離子束、一雷射束、中性射束或可提供分解一前驅體氣體之能量之任何射束。
圖6A展示一20nm至30nm寬通道600之部分602之填充。圖6B展 示在填充通道中之一孔之後一高縱橫比無空隙結構606之截面圖。藉由電子束608在通道中心中開始進行沈積導致向外排出氣體，從而導致相同方向上之沈積生長(箭頭604)。這導致在沈積程序之後結構606內部無空隙。
藉由無空隙填充孔或通道，本發明之實施例在孔、通道或其他特徵曝露於離子束研磨時減小其等之中的損壞及假影。實施例尤其有用於分析新的三維結構，諸如包含未經填充之高縱橫比孔之3DNAND結構。
當一關注特徵即刻遵循離子束路徑之一均勻區域時減小離子束研磨假影。可藉由研磨且接著填充孔提供均勻區域使得射束恰好在到達關注特徵之前研磨並行進穿過填充物。圖7展示本發明之一應用。研磨且接著填充孔704。孔704中之所沈積材料中之金屬接著在射束706研磨關注區域702之前將一均勻表面提供給一聚焦離子束，藉此減小垂幕。
圖8A展示高縱橫比結構800中由填充孔802形成之多種結構之一斜向視圖。本發明可不僅僅用來填充孔以防止離子束研磨時產生假影，而且亦產生有其自身用途之結構。
圖9展示適用於實踐本發明之一典型的雙射束系統910，其具有一垂直安裝的SEM柱及以相距垂面近似52度角安裝之一聚焦離子束(FIB)柱。例如，合適的雙射束系統可購自俄勒岡州Hillsboro的FEI公司(本發明之受讓人)。雖然下文提供合適的硬體之一實例，但是本發明不限於以任何特定類型的硬體實施。
雙射束系統910具有一掃描電子顯微鏡941連同電源供應器及控制單元945。藉由在一陰極952與一陽極954之間施加電壓自陰極952發射一電子束943。電子束943藉由一聚光透鏡956及一物鏡958聚焦至一細斑點。藉由一偏轉線圈960在樣品上二維掃描電子束943。聚光透鏡 956、物鏡958及偏轉線圈960之操作受控於電源供應器及控制單元945。
電子束943可聚焦至基板922上，基板922係在下部腔室926內之可移動X-Y-Z載物台925上。當電子束中之電子撞擊基板922時，發射次級電子。此等次級電子係由如下文論述之次級電子偵測器940來偵測。
雙射束系統910亦包含聚焦離子束(FIB)系統911，其包括具有其中定位一離子源914及一聚焦柱916之一上頸部分912之抽空腔室。聚焦柱916之軸與電子柱之軸傾斜成52度。離子柱912包含一離子源914、一提取電極915、一聚焦元件917、偏轉元件920及一聚焦離子束918。離子束918自離子源914行進穿過柱916且在示意地指示為920之靜電偏轉構件之間朝基板922行進，基板922包括(例如)位於下部腔室926內之可移動X-Y載物台925上之一半導體裝置。
載物台925可較佳地在一水平面(X及Y軸)中且垂直(Z軸)移動。載物台925亦可關於Z軸傾斜成近似六十(60)度且繞Z軸旋轉。門961敞開以將基板922插入至X-Y載物台925上且亦維修一內部氣體供應貯存槽。門經連鎖使得系統在真空下時不能敞開門。
一離子泵(未展示)係用來抽空頸部912。使用渦輪分子及機械泵系統930在真空控制器932的控制下抽空腔室926。真空系統在腔室926內提供近似1 x 10-7Torr與5 x 10-4Torr之間之一真空。若使用一蝕刻輔助氣體、一蝕刻阻滯氣體或一沈積前驅體氣體，則腔室背景壓力通常可提高至約1 x 10-5Torr。
高電壓電源供應器將一適當加速電壓提供給離子束聚焦柱916中之電極以供能給且聚焦離子束918。當其撞擊基板922時，自樣本濺鍍(即，實際上噴射)材料。離子束918或電子束943可分解一前驅體氣體以沈積一材料。
高電壓電源供應器934連接至液態金屬離子源914及離子束聚焦柱916中之適當電極以形成一近似1keV至60keV離子束918並引導該離子束918朝向一樣本。根據由圖案產生器938提供之一規定圖案操作之偏轉控制器及放大器936耦合至偏轉板920，藉此可手動或自動控制離子束918以在基板922之上表面上描繪出一對應圖案。如此項技術中已知，在一些系統中，在最後的透鏡前面佈置偏轉板。當一遮沒控制器(未展示)施加一遮沒電壓於離子束聚焦柱916內之射束遮沒電極(未展示)時，該遮沒電極導致離子束918碰撞至遮沒孔徑(未展示)上而非基板922上。
液態金屬離子源914通常提供鎵之一金屬離子束。該離子源通常能夠被聚焦至基板922處之一亞十分之一微米寬射束中以藉由離子研磨、增強型蝕刻、材料沈積修改基板922或用於成像基板922之目的。替代地，可使用一電漿離子源。
用於偵測次級離子或電子發射之一帶電粒子偵測器940(諸如一Everhart Thornley或多通道板)連接至將驅動信號供應給視訊監視器944並自控制器919接收偏轉信號之一視訊電路942。帶電粒子偵測器940在下部腔室926內之位置可在不同實施例中變化。例如，一帶電粒子偵測器940可與離子束同軸且包含用於容許離子束穿過之一孔。在其他實施例中，次級粒子可透過一最後的透鏡加以收集且接著轉向而偏離軸以便收集。
一微操控器947(諸如來自德克薩斯州達拉斯Omniprob公司之AutoProbe 200TM或來自德國羅伊特林根Kleindiek Nanotechnik之Model MM3A)可在真空腔室內精確地移動物體。微操控器947可包括位於真空腔室外部以提供X、Y、Z之準確度電動馬達948及位於真空腔室內之一部分949之θ控制。微操控器947可配接用於操控小物體之不同端效器。在本文中描述之實施例中，端效器係一薄探針950。
一氣體傳遞系統946延伸至下部腔室926中以朝基板922引入並引導一氣態水蒸汽。Casella等人發表之「Gas Delivery Systems for Particle Beam Processing」且讓渡給本發明之受讓人之美國專利第5,851,413號描述一合適的氣體傳遞系統946。Rasmussen發表之一「Gas Injection System」且亦讓渡給本發明之受讓人之美國專利第5,435,850號中描述另一氣體傳遞系統。例如，可傳遞碘酒以增強蝕刻或可傳遞一金屬有機化合物以沈積一金屬。
一系統控制器919控制雙射束系統910之各個部分之操作。透過系統控制器919，一使用者可透過輸入一習知使用者介面(未展示)之命令以一所要方式掃描離子束918或電子束943。替代地，系統控制器919可根據程式化指令控制雙射束系統910。在一些實施例中，雙射束系統910併有影像辨識軟體(諸如可購自麻薩諸塞州納蒂克市Cognex公司之軟體)以自動識別關注區域，且接著系統可根據本發明手動或自動提取樣本。例如，系統可自動定位半導體晶圓(包含多個裝置)上之類似特徵並採取不同(或相同)裝置上之該等特徵之樣本。
本發明具有廣泛適用性且可提供如上述實例中描述且展示之許多好處。實施例將取決於特定應用而大幅改變，且並非每一項實施例皆將提供所有好處並滿足可由本發明達成之所有目的。例如，適用於實行本發明之粒子束系統可購自FEI公司(本申請案之受讓人)。
雖然先前描述大部分係針對半導體晶圓，但是本發明亦可應用於任何合適的基板或表面。進一步言之，本文中無論何時使用術語「自動」、「自動化」或類似術語，應明白該等術語包含自動或自動化程序或步驟之手動起始。在下列描述及申請專利範圍中，術語「包含」及「包括」係以一開放式方式使用，且因此應被解譯為意謂「包含但不限於……」。術語「積體電路」係指一組電子組件及其圖案化在一微晶片之表面上之互連件(統稱為內部電路元件)。術語「半導體 晶片」一般係指積體電路(IC)，其可與一半導體晶圓成一體、自一晶圓分割或經封裝以在一電路板上使用。術語「FIB」或「聚焦離子束」在本文中係用以指任何準直離子束，包含由離子光學器件聚焦之一射束及塑形離子束。
上述實施例描述一3D NAND類型結構，但是本發明不限於此等結構且有用於(例如)DRAM及特徵化溝槽及其他結構以及圓孔。雖然所描述之實施例以一圖案掃描一電子束，但是該射束亦可為未被掃描而覆蓋所要區域之一寬射束。應瞭解，在所使用之射束能量下，其中產生次級電子以分解前驅體氣體之相互作用區域通常遠寬於射束斑點大小。
就本說明書中未具體定義任何術語而言，其用意係：術語被賦予其普通平常的意義。隨附圖式旨在輔助理解本發明且除非另有指示，否則隨附圖式並非按比例繪製。
雖然已詳細描述本發明及其優勢，但是應瞭解本文中可在不脫離如由隨附申請專利範圍定義之本發明之精神及範疇的情況下作出各種改變、替代及變更。此外，本申請案之範疇不旨在限於本說明書中描述之程序、機器、製造、組合物、手段、方法及步驟之特定實施例。如一般技術者將根據本發明之揭示內容容易明白，可根據本發明利用當前存在或後期開發之執行與本文中描述之對應實施例實質上相同功能或達成實質上相同結果之程序、機器、製造、組合物、手段、方法或步驟。因此，隨附申請專利範圍旨在使此等程序、機器、製造、組合物、手段、方法或步驟包含在其等範疇內。
400‧‧‧高縱橫比孔
410‧‧‧射束
412‧‧‧沈積物/結構/完全填充孔

Claims (19)

  1. 一種使用帶電粒子束引發沈積填充一孔之方法，其包括：在工件之表面處提供一沈積前驅體氣體；將一帶電粒子束引導至具有大於3：1之一縱橫比之一孔中，該帶電粒子束被引導至該孔內具有小於該孔之截面面積之一面積之一區域以分解該前驅體氣體並沈積材料於該孔中，該帶電粒子束被引導至該孔中持續足夠長的時間段以形成未觸及該孔之頂部處之側壁之一長形結構。
  2. 如請求項1之方法，其中該方法進一步包括引導該帶電粒子束以覆蓋延伸超出該孔之邊緣之一區域以填充該長形結構與該等孔側壁之間的區域，藉此填充該孔且在填充材料中無空隙。
  3. 如請求項1之方法，其中將該帶電粒子束引導至該孔中持續足夠長的時間段以形成一長形結構包括形成未接觸該孔之頂壁之一長形結構，且進一步包括將該帶電粒子引導至第一區域之一超集之一區域以完成填充該孔。
  4. 如請求項1之方法，其中該孔包括一圓柱形孔且其中將該帶電粒子引導至該孔中包括以一圓形圖案引導一電子束，該圓形圖案之直徑小於該孔之直徑的1/2。
  5. 如請求項1之方法，其中該孔係一通道且其中將該帶電粒子引導至該孔中包括：以具有小於通道寬度的1/2之一直徑之一圓形圖案將一電子束引導至該通道中。
  6. 一種填充一高縱橫比孔之方法，其包括：在一工件之表面處提供一沈積前驅體氣體，該工件具有至少一高縱橫比孔；將一電子束引導至該高縱橫比孔中，該電子束係以第一圖案 引導以碰撞該孔中具有小於該孔之整個截面面積之一截面面積之一區域以將一長形結構沈積至該孔中；以一第二圖案將一電子束引導朝向該工件以填充該孔之介於該長形結構與孔側壁之間的區域，以填充該孔且未在填充材料中留下空隙。
  7. 如請求項6之方法，其中以一第二圖案將一電子束引導朝向該工件包含：以覆蓋包含整個孔之一區域之一第二圖案引導該電子束。
  8. 如請求項6之方法，其中：在一基板之表面處提供一沈積前驅體氣體包含提供在存在該電子束時分解之一前驅體氣體以沈積一金屬；及以該第一圖案引導一電子束包含引導具有大於5000eV之一著靶能量之一電子束。
  9. 如請求項6之方法，其中：在一基板之表面處提供一沈積前驅體氣體包含提供在存在該電子束時分解之一前驅體氣體以沈積碳；及以該第一圖案引導一電子束包含引導具有大於3000eV之一著靶能量之一電子束。
  10. 如請求項6之方法，其中以該第一圖案引導一電子束包含：以一圓形圖案引導該電子束，圓圈圖案之直徑小於該孔之直徑的1/2。
  11. 如請求項6之方法，其中以該第一圖案引導一電子束包含：以一圓形圖案引導該電子束，該圓圈圖案之直徑小於該孔之直徑的1/4。
  12. 如請求項10之方法，其中該孔係一通道，且該圓圈圖案之直徑小於通道寬度的1/2。
  13. 如請求項11之方法，其中該孔係一通道，且該圓圈圖案之直徑小於該通道寬度的1/4。
  14. 一種填充一高縱橫比孔之方法，其包括：在一工件之表面處提供一沈積前驅體氣體，該工件具有至少一高縱橫比孔；將具有大於5000eV之一著靶能量之一電子束引導至該高縱橫比孔中，該電子束以圓形圖案引導至該孔內，該圓形圖案之半徑小於該孔之半徑的1/4以將一長形結構沈積至該孔中；以一第二圖案引導一電子束朝向該工件以填充該孔之介於該長形結構與該孔側壁之間的區域，以填充該孔且未在填充材料中留下空隙。
  15. 一種帶電粒子束系統，其包括：一帶電粒子源；用於引導一帶電粒子束朝向一工件之一聚焦柱，該工件具有具備大於3：1之一縱橫比之至少一孔；一氣體傳遞系統，其用於在該工件之表面處提供一前驅體氣體；及一系統控制器，其經指令程式化以控制帶電粒子顯微鏡以：將該帶電粒子束引導至該孔中，該帶電粒子束被引導至該孔內具有小於該孔之截面面積之一面積之一區域以分解該前驅體氣體並沈積材料於該孔中，該帶電粒子束被引導至該孔中持續足夠長的時間段以形成未觸及該孔之頂部處之側壁之一長形結構。
  16. 如請求項15之帶電粒子束系統，其中該等指令進一步包括引導該帶電粒子束以覆蓋延伸超出該孔之邊緣之一區域以填充該長形結構與該等孔側壁之間的區域，藉此填充該孔且在填充材料 中無空隙。
  17. 如請求項15之帶電粒子束系統，其中將該帶電粒子束引導至該孔中持續足夠長的時間段以形成一長形結構包括形成未接觸該孔之頂壁之一長形結構，且進一步包括將該帶電粒子引導至第一區域之一超集之一區域以完成填充該孔。
  18. 如請求項15之帶電粒子束系統，其中該孔包括一圓柱形孔且其中將該帶電粒子引導至該孔中包括以一圓形圖案引導一電子束，該圓形圖案之直徑小於該孔之直徑的1/2。
  19. 如請求項15之帶電粒子束系統，其中該孔係一通道且其中將該帶電粒子引導至該孔中包括以具有小於通道寬度的1/2之一直徑之一圓形圖案將一電子束引導至該通道中。
TW102149125A 2012-12-31 2013-12-30 使用帶電粒子束引發沈積填充一孔之方法、填充一高縱橫比孔之方法、帶電粒子束系統 TWI616923B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261747509P 2012-12-31 2012-12-31
US61/747,509 2012-12-31

Publications (2)

Publication Number Publication Date
TW201442053A true TW201442053A (zh) 2014-11-01
TWI616923B TWI616923B (zh) 2018-03-01

Family

ID=51022116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102149125A TWI616923B (zh) 2012-12-31 2013-12-30 使用帶電粒子束引發沈積填充一孔之方法、填充一高縱橫比孔之方法、帶電粒子束系統

Country Status (7)

Country Link
US (1) US9384982B2 (zh)
EP (1) EP2939261B1 (zh)
JP (1) JP6271583B2 (zh)
KR (1) KR20150102993A (zh)
CN (1) CN104885196B (zh)
TW (1) TWI616923B (zh)
WO (1) WO2014106202A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758306B (zh) * 2016-09-13 2022-03-21 日商日立高新技術科學股份有限公司 複合光束裝置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6199979B2 (ja) * 2012-10-05 2017-09-20 エフ・イ−・アイ・カンパニー 傾斜ミリング保護のためのバルク付着
WO2014055876A1 (en) 2012-10-05 2014-04-10 Fei Company High aspect ratio structure analysis
JP2017020106A (ja) 2015-07-02 2017-01-26 エフ・イ−・アイ・カンパニー 高スループット・パターン形成のための適応ビーム電流
JP6900027B2 (ja) * 2017-03-28 2021-07-07 株式会社日立ハイテクサイエンス 試料トレンチ埋込方法
CN111133579B (zh) * 2017-09-05 2023-09-01 应用材料公司 3d存储器结构中由下而上方式的高深宽比孔洞形成
US10903044B1 (en) * 2020-02-12 2021-01-26 Applied Materials Israel Ltd. Filling empty structures with deposition under high-energy SEM for uniform DE layering
US20240153738A1 (en) * 2022-11-08 2024-05-09 Applied Materials Israel Ltd. Precision in stereoscopic measurements using a pre-deposition layer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0130398B1 (de) * 1983-06-29 1991-01-23 Siemens Aktiengesellschaft Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung und Vorrichtung zur Durchführung eines solchen Verfahrens
JP2550027B2 (ja) * 1986-06-11 1996-10-30 株式会社日立製作所 Ｉｃ素子における微細布線方法
JPH0750705B2 (ja) * 1987-08-06 1995-05-31 日本電気株式会社 薄膜製造装置およびそれによる金属配線の製法
JP2650930B2 (ja) * 1987-11-24 1997-09-10 株式会社日立製作所 超格子構作の素子製作方法
US5104684A (en) * 1990-05-25 1992-04-14 Massachusetts Institute Of Technology Ion beam induced deposition of metals
US5429730A (en) * 1992-11-02 1995-07-04 Kabushiki Kaisha Toshiba Method of repairing defect of structure
US5435850A (en) 1993-09-17 1995-07-25 Fei Company Gas injection system
JPH09145567A (ja) * 1995-11-22 1997-06-06 Fuji Electric Co Ltd 透過型電子顕微鏡観察用試料の作製方法
US5851413A (en) 1996-06-19 1998-12-22 Micrion Corporation Gas delivery systems for particle beam processing
JP4302933B2 (ja) * 2002-04-22 2009-07-29 株式会社日立ハイテクノロジーズ イオンビームによる穴埋め方法及びイオンビーム装置
TW556316B (en) * 2002-09-25 2003-10-01 Nanya Technology Corp A method of fabricating a shallow trench isolation with high aspect ratio
JP4339106B2 (ja) * 2003-12-25 2009-10-07 エスアイアイ・ナノテクノロジー株式会社 位相シフトマスクの欠陥修正方法
JP4405865B2 (ja) * 2004-06-24 2010-01-27 富士通マイクロエレクトロニクス株式会社 多層配線構造の製造方法及びｆｉｂ装置
US20070059900A1 (en) * 2005-09-14 2007-03-15 Chien-Hsing Lai Multi-step depositing process
US7498273B2 (en) * 2006-05-30 2009-03-03 Applied Materials, Inc. Formation of high quality dielectric films of silicon dioxide for STI: usage of different siloxane-based precursors for harp II—remote plasma enhanced deposition processes
WO2007140377A2 (en) 2006-05-30 2007-12-06 Applied Materials, Inc. A novel deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US7825038B2 (en) * 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US8232176B2 (en) * 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US7888273B1 (en) * 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
DE102008037944B4 (de) * 2008-08-14 2013-03-21 Carl Zeiss Sms Gmbh Verfahren zum elektronenstrahlinduzierten Abscheiden von leitfähigem Material
US7981763B1 (en) * 2008-08-15 2011-07-19 Novellus Systems, Inc. Atomic layer removal for high aspect ratio gapfill
TWI579916B (zh) * 2009-12-09 2017-04-21 諾菲勒斯系統公司 整合可流動氧化物及頂蓋氧化物之新穎間隙填充
US8859963B2 (en) * 2011-06-03 2014-10-14 Fei Company Methods for preparing thin samples for TEM imaging
WO2014055876A1 (en) 2012-10-05 2014-04-10 Fei Company High aspect ratio structure analysis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758306B (zh) * 2016-09-13 2022-03-21 日商日立高新技術科學股份有限公司 複合光束裝置

Also Published As

Publication number Publication date
JP2016511533A (ja) 2016-04-14
US9384982B2 (en) 2016-07-05
EP2939261B1 (en) 2016-08-24
CN104885196A (zh) 2015-09-02
KR20150102993A (ko) 2015-09-09
JP6271583B2 (ja) 2018-01-31
US20150340235A1 (en) 2015-11-26
EP2939261A4 (en) 2016-02-10
WO2014106202A1 (en) 2014-07-03
EP2939261A1 (en) 2015-11-04
CN104885196B (zh) 2018-02-06
TWI616923B (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
TWI616923B (zh) 使用帶電粒子束引發沈積填充一孔之方法、填充一高縱橫比孔之方法、帶電粒子束系統
US10529538B2 (en) Endpointing for focused ion beam processing
EP2903773B1 (en) Bulk deposition for tilted mill protection
US9111720B2 (en) Method for preparing samples for imaging
TWI628702B (zh) 高「高寬比」結構之分析
US20150330877A1 (en) Method for preparing samples for imaging