CN104869333B

CN104869333B - 电流镜、控制方法和图像传感器

Info

Publication number: CN104869333B
Application number: CN201510084532.2A
Authority: CN
Inventors: 源代裕治
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2014-02-26
Filing date: 2015-02-16
Publication date: 2020-03-20
Anticipated expiration: 2035-02-16
Also published as: US20150244332A1; CN104869333A; US9559641B2; JP2015162705A

Abstract

本发明涉及电流镜、控制方法和图像传感器。所述电流镜包括：至少一个偏置放大器，所述偏置放大器被构造用来通过将电流馈入栅极线来调整所述栅极线的电压以使多个FET(场效应晶体管)的栅极源极间电压恒定，所述栅极线与作为所述电流镜中的负载部件的所述FET的栅极连接。所述图像传感器包括所述电流镜和进行光电转换的像素单元。根据本发明，能够减小GND(接地)电位或电源电位的空间分布的任何影响。

Description

电流镜、控制方法和图像传感器

技术领域

本发明涉及电流镜、控制方法和图像传感器，更加具体地，涉及可以减小GND(接地)电位或电源电位的空间分布的任何影响的电流镜、控制方法和图像传感器。

背景技术

在电流镜中，镜像电流在负载晶体管中流动，负载晶体管是电流镜像目的地。镜像电流与在驱动晶体管中流动的基准电流成比例，驱动晶体管是电流镜像源。基准电流与镜像电流之间的比率被称为镜像比。

对于具有极高镜像比的电流镜，例如，大负载电流镜，重要的是增强驱动晶体管的驱动能力，即，减小驱动晶体管的输出阻抗。为了减小驱动晶体管的输出阻抗，有效的方法是使用FET(场效应晶体管)来构造电流镜并将驱动晶体管构造成SF(源极跟随器)晶体管。

例如，日本专利申请特开平第3-159410号中披露了SF电流镜。

发明内容

在大负载电流镜中，负载晶体管例如可以是均作为负载的大量FET。在这样的电流镜中，负载FET在空间上分布，因此，这增加与一个GND端子或多个GND端子连接的GND(接地)线的长度。

当电流镜的FET均是nMOS(负沟道金属氧化物半导体)FET时，电流从负载FET流入上述长的GND线。这造成这样的现象：随着GND线在空间上远离GND端子，GND线的GND电位增大。

在如上所述的GND电位的空间分布的情况下，当任意的负载FET远离GND端子时，该FET的栅极源极间电压V_GS减小且在该FET中流动的镜像电流减小。

注意，当电流镜中的FET均是pMOS(正沟道MOS)FET时，电源电位的空间分布也会发生与上述现象类似的现象。

因此，期望减小电流镜中的GND电位或电源电位的空间分布的任何影响。

根据本发明的实施例提供了一种电流镜，其包括：至少一个偏置放大器，所述偏置放大器被构造用来通过将电流馈入栅极线来调整所述栅极线的电压以使多个FET(场效应晶体管)的栅极源极间电压恒定，所述栅极线与作为所述电流镜中的负载部件的所述FET的栅极连接。

根据本发明的另一个实施例提供了一种电流镜控制方法，其包括：通过将电流馈入栅极线来调整所述栅极线的电压以使多个FET的栅极源极间电压恒定，所述栅极线与作为所述电流镜中的负载部件的所述FET的栅极连接。

根据本发明的又一个实施例提供了一种图像传感器，其包括：进行光电转换的像素单元；和电流镜。所述电流镜包括：均作为放大晶体管的电流源的多个负载FET，所述放大晶体管构成所述像素单元中的SF(源极跟随器)；和至少一个偏置放大器，所述偏置放大器被构造用来通过将电流馈入栅极线来调整所述栅极线的电压以使多个FET的栅极源极间电压恒定，所述栅极线与所述电流镜的均作为负载部件的所述FET的栅极连接。

在本发明的实施例中，栅极线通过被馈入所述栅极线的电流而被偏置，所述栅极线与所述电流镜中的均作为负载部件的多个FET的栅极连接，从而使所述FET的栅极源极间电压恒定。

在这里，所述电流镜可以是独立的器件或可以是器件中的内部模块。

根据本发明的实施例，在所述电流镜中，可以减小GND电位或电源电位的空间分布的任何影响。

虽然这里已经说明了效果，但是前述的说明在各个方面均是说明性的而非限制性的。应理解的是，可以产生本发明所述的很多其它效果中的任何一个。

根据如附图所示的本发明最佳实施方式的实施例的下面详细说明，本发明的这些和其它目的、特征和优势将变得更加明显。

附图说明

图1是示出了应用了本发明的实施例中的数码相机的示例性构造的框图；

图2是示出了图像传感器的示例性构造的框图；

图3是示出了图像传感器的另一个示例性构造的立体图；

图4是示出了像素阵列部及列处理部的示例性构造的框图；

图5是示出了像素单元的示例性构造的电路图；

图6是示出了电流镜的示例性构造的电路图；

图7图示了vgg电位及vss电位的示例性空间分布；

图8是示出了偏置放大器的第一示例性构造的电路图；

图9是电流镜的工作流程图；并且

图10是示出了偏置放大器的第二示例性构造的电路图。

具体实施方式

[应用了本发明的实施例中的数码相机]

图1是示出了应用了本发明的实施例中的数码相机的示例性构造的框图。

数码相机既能够拍摄静态图像又能够拍摄动态图像。

在图1中，数码相机包括光学系统1、图像传感器2、存储器3、信号处理部4、输出部5和控制部6。

光学系统1包括未图示的部件，例如，变焦透镜、聚焦透镜和光圈。光学系统1将来自外部的光引入图像传感器2。

图像传感器2例如是CMOS(互补金属氧化物半导体)图像传感器，并且拍摄图像。即，图像传感器2接收来自光学系统1的光并对其进行光电转换，从而输出与来自光学系统1的光相对应的图像数据。

存储器3暂时存储由图像传感器2提供的图像数据。

信号处理部4使用存储于存储器3的图像数据进行例如噪声去除和白平衡调整等信号处理。处理得到的图像数据被供给至输出部5。

输出部5输出由信号处理部4提供的图像数据。

即，输出部5例如包括液晶显示装置这样的显示装置(未图示)，并且显示与来自信号处理部4的图像数据相对应的图像，即，显示所谓的直通图像(through image)。

输出部5还包括驱动记录媒介(例如，半导体存储器、磁盘或光盘)的驱动器(未示出)，从而将来自信号处理部4的图像数据记录到记录媒介上。

控制部6例如按照用户的操作来控制数码相机的各部件模块。

在如上构造的数码相机中，图像传感器2接收来自光学系统1的光，并且输出与光相对应的图像数据。

由图像传感器2提供的图像数据被供给至存储器3以存储在存储器3中。存储于存储器3中的图像数据经受由信号处理部4进行的信号处理。处理后的图像数据被供给至输出部5以从输出部5输出。

[图像传感器2的示例性构造]

图2是示出了图1的图像传感器2的示例性构造的框图。

在图2中，图像传感器2包括像素访问部11、列I/F(接口)部12、信号处理部13和时序控制部14。

像素访问部11包括用于光电转换的像素。通过访问像素，获得并输出作为图像数据的像素值。

即，像素访问部11包括像素阵列部21、行控制部22、列处理部23和列控制部24。

像素阵列部21包括以二维形式规则地排列的多个像素。各个像素通过光电转换输出电信号。

像素阵列部21受到行控制部22的控制，并且以行为单位(以水平线为单位)从像素阵列部21中的像素读取电信号。然后，电信号被供给至列处理部23。

行控制部22进行用于从像素阵列部21中的像素读取电信号的访问控制。

列处理部23对像素阵列部21提供的电信号(电压)进行AD(模拟-数字)转换或其它处理。例如以行为单位进行这样的AD转换或其它处理，且产生的数字信号被供给至列I/F部12作为像素值。

列控制部24进行列控制以将通过列处理部23中的处理而获得的像素值供给(输出)至列I/F部12。

列I/F部12暂时存储来自像素访问部11(其中的列处理部23)的像素值，从而用作接收像素值的接口。

信号处理部13对像素值进行预定的信号处理，并且将处理结果输出至图像传感器2的外部，例如，输出至存储器3(图1)。像素值是从像素访问部11读取且存储于列I/F部12中的像素值。

时序控制部14生成时序信号，时序信号用于供给至期待该信号的任何部件模块。时序信号用于控制图像传感器2中的部件模块何时工作。

图3是示出了图1的图像传感器2的另一个示例性构造的立体图。

图像传感器2可以由一个基板(模板)或由彼此堆叠的两个基板构成。

图3是图像传感器2的立体图，图中具体示出了彼此堆叠的两个基板的示例性概要构造。

在图3中，彼此堆叠的两个基板中的上层基板，即，上层基板31形成有像素阵列部21和行控制部22。

也在图3中，两个基板中的下层基板，即，下层基板32形成有列I/F部12、信号处理部13、时序控制部14、列处理部23和列控制部24。

图像传感器2被构成为含有如上堆叠的上层基板31和下层基板32的单片堆叠型图像传感器。

[像素阵列部21和列处理部23的示例性构造]

图4是示出了图2的像素阵列部21和列处理部23的示例性构造的框图。

像素阵列部21包括以二维形式(例如，以矩阵形式)规则地排列的两个以上像素单元41。

像素单元41均是通过光电转换输出电信号的像素，且像素单元41的详情将在后面说明。

在像素阵列部21中，在列方向上，即，在垂直方向上为像素单元41的每一列设置有VSL(垂直信号线)42。

在连接至相应列上的各像素单元41的同时，VSL 42也连接至列处理部23。从像素单元41读取的电信号经由VSL 42被供给，即，转移至列处理部。

同样，在像素阵列部21中，在行方向上，即，在横向上为像素单元41的每一行设置有行信号线43。行信号线43连接至行控制部22，并且连接至相应行上的各像素单元41。

行控制部22驱动行信号线43，即，行控制部22将控制信号供给(传送)至行信号线43，从而控制与行信号线43连接的像素单元41。通过行控制部22对像素单元41进行的这样的控制，作为像素值的电信号以行为单位从像素单元41被读取至VSL 42。

列处理部23包括电流镜53、DAC(数字模拟转换器)51和X个ADC(AD转换器)52。ADC52被设置为与像素阵列部21中的像素单元41的列数X一样多，即，与VSL 42的数量一样多。

DAC 51进行DA转换以生成供给至ADC 52的模拟参考信号。模拟参考信号具有这样的电平变化期间：在该期间内，电平以如同斜坡信号等预定梯度从预定的初始值变化至预定的最终值。

在X个ADC 52中，第x个(其中，x＝1，2，…，X)ADC 52连接至第x个VSL 42。第x个ADC52经由第x个VSL 42顺序地被提供有来自第x列的像素单元41的电信号。

对于经由VSL 42从像素单元41提供来的电信号，ADC 52将其与来自DAC 51的参考信号进行比较。ADC 52进行计时直至参考信号达到与电信号相同的电平，从而对来自像素单元41的电信号进行AD转换。

其后，在列控制部24的控制下，ADC 52将AD转换或其它处理的结果，即，作为数字电信号的像素值，输出至列I/F部12(图2)。

在这里，ADC 52的数量可以小于像素单元41的X个列的数量，例如，可以有X/2个ADC。在这种情况下，第x个ADC 52经由第(2x-1)个VSL 42与第(2x-1)列的像素单元41连接。第x个ADC 52还经由第2x个VSL 42与第2x列上的像素单元41连接。

第x个ADC 52负责对来自奇数编号的第(2x-1)列的像素单元41的电信号和来自偶数编号的第2x列的像素单元41的电信号进行AD转换或其它操作。因此，当使用X/2个ADC 52时，各个ADC 52通过分时(time sharing)进行AD转换，即，首先对奇数列的像素单元41进行AD转换然后对偶数列的像素单元41进行AD转换。

电流镜53用作电流源I，例如，电流源I被设置为与像素阵列部21中的像素单元41的列(VSL 42)的数量X一样多。

在电流源I中，一端接地，另一端连接至VSL 42，从而将恒定电流馈入GND。电流源I是SF(源极跟随器)FET 64(图5)的负载，该FET 64是将在后面说明的像素单元41中的放大晶体管(放大器Tr)。

在这里，电流源I例如是MOS FET，且这样的作为MOS FET的电流源I也被称为负载MOS。

在含有如上构造的像素阵列部21和列处理部23的像素访问部11中，从第一行的像素单元41开始，从像素单元41中读取电信号。

关于从像素单元41中读取的电信号，与该电信号相对应的电压经由VSL 42被供给至列处理部23以用于例如AD转换。

其后，第二及后续行的像素单元41以行为单位经受与上述处理类似的处理。

[像素单元41的示例性构造]

图5是示出了像素单元41的示例性构造的电路图。

图5的像素单元41例如包括像素和nMOS FET 63、64和65。

像素包括PD(光电二极管)61和nMOS FET 62，并且通过光电转换输出电信号。

PD 61是示例性的光电转换元件，并且接收入射光，累积与光相对应的电荷，从而进行光电转换。

在PD 61中，阳极连接至GND(接地)，且阴极连接至FET 62的源极。

FET 62是用于将PD 61中的电荷传输至FD(浮动扩散)的晶体管(Tr)。以下，FET 62也被称为传输Tr 62。

在传输Tr 62中，源极连接至PD 61的阴极，且漏极经由FD连接至FET 64的栅极。

在传输Tr 62中，栅极连接至行信号线43，且栅极经由行信号线43被提供有传输脉冲TRG。

行控制部22(图4)将控制信号馈入行信号线43以经由行信号线43控制像素单元41。该控制信号不仅包括传输脉冲TRG而且包括将在后面说明的复位脉冲RST和选择脉冲SEL。

这意味着行信号线43均包括三条控制线，这三条控制线中流动着各自的脉冲，即，传输脉冲TRG、复位脉冲RST和选择脉冲SEL。

FD是形成在FET 63的源极与FET 64的栅极之间的连接点处的区域。在这样的FD处，像电容器那样，被供给至FD的任何电荷均被转换成电压。

FET 63是用于将累积在FD处的电荷(电压(电位))复位的晶体管，且在下文中也被称为复位Tr 63。

在复位Tr 63中，漏极连接至电源Vdd，且源极连接至FD。

在复位Tr 63中，栅极连接至行信号线43，且栅极经由行信号线43被提供有复位脉冲RST。

FET 64是用于对FD处的电压进行缓冲的晶体管，且在下文中也被称为放大Tr 64。

在放大Tr 64中，栅极连接至FD，且漏极连接至电源Vdd。在放大Tr 64中，源极连接至FET 65的漏极。

FET 65用于选择是否将电信号(电压)输出至VSL 42，且在下文中也被称为选择Tr65。

在选择Tr 65中，源极连接至VSL 42。

在选择Tr 65中，栅极连接至行信号线43，且栅极经由行信号线43被提供有选择脉冲SEL。

在这里，选择Tr 65仅是用于建立像素单元41与VSL 42之间的电连接的开关，且这样的连接以行为单位逐个完成的。在放大Tr 64中，源极经由仅作为开关的选择Tr 65和VSL42连接至作为SF负载的电流源I。因此，放大Tr 64是SF放大Tr。

因此，在像素单元41中，与累积在FD处的电荷相对应的电压经由SF放大Tr 64供给至ADC 52。

在这里，放大Tr 64和选择Tr 65的位置可以改变。

像素单元41可以构造为不包括选择Tr 65。

在如上构造的像素单元41中，PD 61接收入射光，并且对入射光进行光电转换，从而开始与接收的光的量相对应的电荷的累积。在这里，为了简单起见，选择脉冲SEL处于H(高)电平，且选择Tr 65被导通。

PD 61中开始电荷累积之后经过预定的时间长度(曝光时间)，行控制部22(图4)暂时将传输脉冲TRG的电平(从L(低))变为H。

响应于传输脉冲TRG的电平暂时变为H，传输Tr 62暂时被导通。

当传输Tr 62导通时，累积于PD 61的电荷经由传输Tr 62被传输至FD以在FD处累积。

在将传输脉冲TRG的电平暂时变为H之前，行控制部22暂时将复位脉冲RST的电平变为H，从而暂时导通复位Tr 63。

响应于复位Tr 63被导通，FD经由复位Tr 63被连接至电源Vdd，且FD处的电荷经由复位Tr 63被排出至电源Vdd，然后被复位。

在这里，FD处的电荷通过如上所述地将FD连接至电源VDD而被复位，这被称为像素单元41(或像素)的复位。

FD处的电荷复位以后，如上所述，行控制部22暂时将传输脉冲TRG的电平变为H以使传输Tr 62暂时导通。

在传输Tr 62被导通的情况下，累积于PD 61中的电荷经由传输Tr 62被传输至复位后的FD以在此进行累积。

其后，与FD处累积的电荷相对应的电压(电位)作为电信号经由放大Tr 64和选择Tr 65被输出至VSL 42。这使VSL 42的电压，即，VSL电压变化。

在与VSL 42连接的ADC 52(图4)中，紧接着像素单元41复位之后的VSL电压(即，复位电平)受到AD转换。

在ADC 52中，传输Tr 62被暂时导通后的VSL电压(即，信号电平)也受到AD转换。在这里，VSL电压是与从PD 61传输至FD的电荷相对应的电压，且信号电平既包括复位电平又包括作为像素值的电平。

然后，ADC 52进行CDS(相关双采样)，且由此得到的电信号作为像素值被输出至列I/F部12(图2)。进行CDS是为了找出复位电平的AD转换结果与信号电平的AD转换结果之间的差值作为像素值。

因此，如上所述，从像素单元41中的像素读取像素值。

在图5中，用于从像素读取电信号的读取部由复位Tr 63、放大Tr 64、选择Tr 65和FD构成。

图5的像素单元41使用读取部来仅从一个像素中读取电信号，即，像素单元41是单位像素构造。可替代地，像素单元41可以包括多个像素，且可以使用读取部来从所述多个像素之中的各像素中读取电信号，即，像素单元41可以采用共用像素构造。

在具有多个像素的共用像素构造中的像素单元41中，传输Tr 62可以针对各个像素顺序地导通以使得从像素中顺序地读取电信号。

[电流镜53的示例性构造]

图6是示出了图4的电流镜53的示例性构造的电路图。

在图6中，电流镜53包括电流源101、FET 102、103和104、电流源111、FET 112、113和114、X个FET 121和Y个偏置放大器130。

电流源101和FET 102至104是电流镜53中的驱动部件，并且生成电流镜53的基准电位。

即，在电流源101中，两个端子中的一个连接至电源Vdd，且剩余的一个端子连接至FET 102的漏极，从而提供预定电平的电流i₁。以下，来自电流源101的电流i₁也被称为基准电流i₁。

FET 102是nMOS FET，且其源极接地，其栅极连接至栅极线vgg。

栅极线vgg例如是具有均匀宽度的导体线，且其端部分别连接至用于电流镜53的实施体的外部焊盘P1和P2，其中，该实施体包括半导体、工序、封装或印刷电路。

FET 103是nMOS FET，且其漏极连接至电源Vdd，其栅极连接至FET 102的漏极且其源极连接至栅极线vgg。

FET 104是nMOS FET，且其源极经由一个(多个)GND端子(作为GND端子的焊盘)接地。FET 104是以二极管方式连接的，即，栅极和漏极相连接且栅极和漏极都连接至栅极线vgg。

FET 104是FET 103的负载，并且用作电流源。因此，FET 103是SF FET，且电流镜53中的驱动部件使用SF FET 103来驱动电流镜53(其中的负载部件)，即，用来构成SF电路。

与电流源101和FET 102至104类似，电流源111和FET 112至114是电流镜53中的驱动部件，并且构成用于生成基准电位的SF电路。

在这里，上述的部件，即，电流源111和FET 112至114被构造为与电流源101和FET102至104类似，且因此下面适当地不作再次说明。

X个FET 121均是电流镜53中的负载nMOS FET，且X个FET 121中的每个都构成图4的电流源I。在有效地均均分布的同时，这X个FET 121排列成直线(在图6中的水平方向上)。

在每个负载FET 121中，栅极连接至栅极线vgg且源极连接至GND线vss。尽管未示出，但是每个FET 121的漏极都连接至VSL 42(图4)。

GND线vss例如是具有均匀宽度的导体线，并且设置为与栅极线vgg平行。GND线vss在端部与用于电流镜53的实施体的GND端子连接，且因此GND线vss具有所述实施体的GND电位。

负载FET 121的栅极经由栅极线vgg分别接收在驱动部件中生成的基准电位，从而将镜像电流i_L馈入(至源极)。镜像电流i_L与从驱动电流源101(111)流向FET 102(112)的基准电流i₁成比例。

注意，电流镜53具有镜像比，该镜像比是驱动FET 102中流动的基准电流i₁与X个负载FET 121中流动的镜像电流i_L的总量(即，理想地，i_L×X)之间的比。在电流镜53中，期望的镜像比通过调整FET 102(和112)和FET 121的例如沟道宽度W、倍增因子或叉指(finger)数等来实现。

图6概要地示出了均匀地物理分散在电流镜53中的X个负载FET 121。在图像传感器2中，均作为电流源I的X个负载FET 121可以增加，如果多的话可以依次增加至数千个。如果是这种情况，那么获得的电流镜53可以是极大负载的。

关于偏置放大器130，其数量是一个或多个(例如，Y个偏置放大器130，其中，Y＝7)，但要小于X个负载FET 121。Y个偏置放大器130设置在栅极线vgg和GND线vss上方的预定的Y个位置。

偏置放大器130从其所在的位置监控栅极线vgg与GND线vss之间的电压，即，FET121的栅极源极间电压V_GS，并将电流i_C馈入栅极线vgg。因此，偏置放大器130将栅极线vgg偏置以此使X个FET 121的栅极源极间电压V_GS恒定。在这里，“使栅极源极间电压恒定”是指获得可以被认为是恒定的电压并且获得的电压可以几乎(基本上)是恒定的。

在下文中，设置有偏置放大器130的位置也被称为校正点，且由偏置放大器130馈入(至栅极线vgg)的电流i_C也被称为校正电流i_C。

在如上构造的大负载电流镜53中，电流源101将基准电流i₁提供给FET 102，FET102的栅极电压被施加至X个FET 121中的每个FET的栅极。所述栅极电压是作为基准电位经由栅极线vgg而施加的。在这样的电压施加的情况下，X个FET 121均被提供与基准电流i₁成比例的镜像电流i_L。

在图6的大负载电流镜53中，即，在含有均作为负载FET(负载)的大量FET(X个FET)121的电流镜53中，这些负载FET 121中流动的镜像电流i_L被馈入GND线vss。因此，这造成这样的现象：随着GND线在空间上远离GND端子，GND线vss上的GND电位上升。

在如上所述的GND电位的空间分布的情况下，FET 121越远离GND端子，FET 121的栅极源极间电压V_GS变得越低以使得FET 121中的镜像电流也减小。

考虑到上述原因，在电流镜53中，偏置放大器130将校正电流i_C馈入栅极线vgg，以使得栅极线vgg的栅极电位(X个FET 121之中的每个FET的栅极处的电位)得到校正以与GND线vss的GND电位类似地空间分布。这样的校正因此减小了GND电位的空间分布的任何影响，即，减小了下述事实产生的任何影响：FET 121越远离GND端子，FET 121的栅极源极间电压V_GS变得越低以使得FET 121中的镜像电流也减小。

即，由于从X个FET 121流向GND线vss的镜像电流i_L，所以电流镜53不减小GND电位的空间分布，但是将栅极线的栅极电位的空间分布调整为与GND电位的空间分布相同，所以减小了GND电位的空间分布的影响。

在这里，上述的这种方法也被称为栅极电位校正，即，这样的方法：通过将栅极线vgg的栅极电位的空间分布校正为与GND线vss的GND电位的空间分布类似，来减小GND线vss的GND电位的空间分布的任何影响。

在下文中，GND线vss的GND电位也被称为vss电位，且栅极线vgg的栅极电位也被称为vgg电位。

如上所述，为了简单起见，假设X个负载FET 121有效地均匀分布，并假设栅极线vgg和GND线vss均具有均匀的厚度。然而，即使X个FET 121不是均匀分布，以及即使栅极线vgg和GND线vss均不具有均匀的厚度，但是例如通过设置偏置放大器130的校正点的位置调整，也能够根据实施情况来应用栅极电位校正。

图7图示了示例性的vgg电位的空间分布和示例性的vss电位的空间分布。

在图7中，横轴表示栅极线vgg或GND线vss上的校正点的位置，且纵轴表示根据栅极线vgg上的校正点的位置的vgg电位的变化量或根据GND线vss上的校正点的位置的vss电位的变化量。

如上所述，假设GND线vss的端部具有实施的GND电位，那么当镜像电流i_L均匀地馈入GND线vss时，vss电位的空间分布看起来像如图7中用实线示出的抛物线，即，在GND线vss的中心具有顶峰。当vss电位的空间分布看起来像这样的抛物线时，如果vgg电位是恒定的，那么FET 121越接近栅极线vgg的中心，那么FET 121的栅极源极间电压V_GS变得越低以使得FET 121中的镜像电流i_L减小。

按照上述栅极电位校正，通过偏置放大器130将校正电流i_C馈入栅极线vgg以此将vgg电位的空间分布校正为与vss电位的空间分布类似，来防止上述镜像电流i_L的减小。

电流镜通常不过多地期望镜像电流绝对精确。因此，在栅极电位校正的情况下，vgg电位的空间分布不被校正为(在形状上)与vss电位的空间分布完全相同。即，可以通过相对于vss电位的空间分布的分段线性逼近(piecewise linear approximation)来校正vgg电位的空间分布。

为了通过相对于vss电位的空间分布的分段线性逼近来校正vgg电位的空间分布，偏置放大器130例如可以被设置为三个校正点，凭借这三个校正点将栅极线vgg等分为四段。仅此，如图7中虚线所示，由于相对于vss电位的空间分布的分段线性逼近，vgg电位的空间分布可以是相对精确的。

当校正点的数量较少时，因相对于vss电位的空间分布的分段线性逼近获得的vgg电位的空间分布相对于vss电位的空间分布可能会具有大的近似误差。该近似误差影响镜像电流i_L。

然而，镜像电流i_L也可能受到FET 121的变化的影响。即使vgg电位的空间分布仅具有在较少数量的校正点的情况下的近似误差的范围，但是与受到vgg电位的空间分布的近似误差的影响相比，镜像电流i_L可能更多地受到FET 121的变化的影响。

因此，校正点的数量可以减少，只要vgg电位的空间分布的近似误差对镜像电流i_L的影响不比FET 121的变化对镜像电流i_L的影响多即可。

当X个负载FET 121例如依次增加至数千个时，可以适当地放置，即，在校正点处放置数量上远少于X个FET 121(例如，X的1/100个)的偏置放大器130。通过相对于vss电位的空间分布的逼近，这可以获得与vss电位的空间分布足够相同的vgg电位的空间分布。

[偏置放大器130的第一示例性构造]

图8是示出了图6的偏置放大器130的第一示例性构造的电路图。

在图8中，偏置放大器130包括FET 131、132和133。

FET 131是nMOS FET，FET 131的栅极连接至栅极线vgg，FET 131的漏极连接至FET132的漏极且FET 131的源极连接至GND线vss。

FET 131构成这样的电流镜：其中，FET 131是负载FET且FET 102是驱动FET。当基准电流i₁到来时，FET 131馈送(生成)与电流镜的镜像比相对应的电流。

FET 132和133均是pMOS FET，并且构成电流镜。即，关于FET 132和133，它们的栅极连接在一起且它们的源极均连接至电源Vdd。FET 132的栅极和133的栅极之间的连接点连接至FET 132的漏极。

FET 133的漏极连接至栅极线vgg。流向FET 133的漏极的电流被馈入栅极线vgg作为校正电流i_C。

在这里，严格来说，校正点是FET 133的漏极与栅极线vgg之间的连接点，即，校正电流i_C从FET 133馈入栅极线vgg的点。

在如上构造的偏置放大器130中，FET 131被提供与镜像电流i_L相对应的电流。该镜像电流i_L是在与放置有偏置放大器130的校正点邻近的负载FET 121中流动的电流。以下，这样的负载FET 121也被称为邻近FET。

即，关于FET 131和邻近FET 121，它们的栅极均连接至栅极线vgg，且它们的源极均连接至GND线vss。因此，当FET 131和邻近FET 121是相同尺寸时，FET 131被提供与邻近FET 121中流动的镜像电流i_L(几乎)相同的电流(源极电流)。

流向FET 131的电流随后被馈入作为电流镜的一部分的FET 132。然后，电流被反馈至FET 133。

即，流向FET 131的电流的方向是从栅极线vgg至GND，且当到达由FET 132和133构成的电流镜时，电流的方向反转以从电源Vdd供给至栅极线vgg。在这个意义上说，由FET132和133构成的电流镜是使FET 131中流动的电流的方向反转的反向电流镜。

来自FET 131的方向被反转后的流向FET 133的电流被馈入栅极线vgg作为校正电流i_C。

可以通过由FET 102和131构成的电流镜的镜像比或由FET 132和133构成的反向电流镜的镜像比来调整校正电流i_C。通过如上所述的这样调整，例如，镜像比的调整、放置偏置放大器130的校正点的位置调整和偏置放大器130的数量调整，vgg电位的空间分布可以被校正为近似于vss电位的空间分布。

GND线vss(它的GND电位)用作电流镜53的工作的基准，并且期望是宽的。另一方面，栅极线vgg可以远窄于GND线vss，因为并不很期望阻抗减小。在这里，将GND线vss与栅极线vgg之间的宽度比，更准确地，每单位长度的栅极线vgg与GND线vss之间的电阻比(比值)表达为w：1(w)(比率w)。在这种情况下，通常，电阻比w经常变为约几十至几百。

如上所述，电阻比w约几十至几百，且栅极线vgg具有远大于GND线vss的电阻。因此，与镜像电流i_L的量相比，电阻差减小用于校正(补偿)栅极线vgg的栅极电位(栅极电位的空间分布)的校正电流i_C的量。

校正电流i_C与镜像电流i_L将近似地满足方程式1。

Yi_Cw＝Xi_L…1

如上所述，在方程式1中，X表示负载FET 121的数量，且Y表示校正点的数量(偏置放大器130的数量)。

方程式1被理解为这样的关系表达式：假设X个负载FET 121和Y个校正点的数量足够大且X个FET 121均匀分布，则使栅极线vgg与GND线vss之间的电流密度相等。

即，方程式1表示了以栅极线vgg与GND线vss之间的宽度比1：w使Yi_C：Xi_L这个比相等的条件，其中，Yi_C表示校正电流i_C的总和且Xi_L表示镜像电流i_L的总和。

当校正点的数量较少时，方程式1在下述近似误差最小化方面的准确度变低并且近似误差增大，该近似误差是逼近于vss电位的空间分布的校正之后的vgg电位的空间分布的近似误差。

为了减小通过逼近校正之后的vgg电位的空间分布的近似误差，可以对每个校正点进行校正电流i_C的细微调整。然而，通常只有在Y个校正点的数量极少(例如，Y＜4)时才期望这样的细微调整。注意，可以不管校正点的数量Y而对每个校正点进行校正电流i_C的细微调整。

例如，当栅极线vgg具有GND线vss的1/100的宽度时，满足w＝100。考虑到线的最小可能宽度，实际上经常使用w＝100这个值。

w的值越大，校正电流i_C的总和Yi_C变得越小以使得可以减少电力消耗。

假设Y个校正点是X个负载FET 121的1/100，即，100Y＝X，则方程式1可以是i_C＝i_L。这意味着校正电流i_C可以与镜像电流i_L相等。

这就使FET 131(即，用于提供与镜像电流i_L相对应的电流(生成作为校正电流i_C(的基础)的电流)的FET 131)和121(即，用于提供(生成)镜像电流i_L的FET 121)能够是相同的尺寸，且这对于设计而言是方便的。

即使校正电流i_C不与镜像电流i_L相等，但是通过适当地考虑GND线vss与栅极线vgg之间的宽度比(比值)(即，w：1)(w)和校正点的数量Y(即，逼近于GND电位vss的线段的数量)，偏置放大器130的部件(FET 131至133)与负载FET 121之间的尺寸比可以不太大也不太小，且可以接近于整数。

作为示例，假设负载FET 121的数量X大于1000，使用的校正电流i_C与镜像电流i_L相等并且满足w＝100，则方程式1表明：校正点的数量Y(即，用于逼近于GND电位vss的线段的数量)为Y＞10。因此，按照栅极电位校正，可以使用足够数量的线段(即，Y＞10)来完成向GND电位(vss电位)的空间分布的逼近。

在电流镜53中，负载电流i_L流向GND线vss，且GND线vss中流动的电流被与GND线vss连接的GND端子(作为GND端子的焊盘)吸收，即，由GND端子排出。

在电流镜53中，对于吸收流向GND线vss的电流(以下，也被称为vss电流)的每一个GND端子，设置有二极管连接法的FET 104(以及FET 114)作为取出电路。这个取出电路用于取出(吸收)流向栅极线vgg的电流(以下，也被称为vgg电流)。

即，如参照图6所述，FET 104(114)是用于SF FET 103(113)的电流源，但也用作用于取出vgg电流的取出电路。

在如上构造的情况下，即，在设置GND端子以用于吸收流向GND线vss的vss电流的位置处，分别设置有FET 104和114作为用来取出流向栅极线vgg的vgg电流的取出电路，vgg电位的空间分布可以由此而被校正为与vss电位的空间分布(在形状上)相同。

在这个实施例中，GND线vss的端部设置有GND端子。因此，在GND线vss的端部的这两个位置，分别设置有FET 104和114作为取出电路。

作为取出电路的FET 104和114均负责取出一半的vgg电流。

当电流镜53中的驱动部件不是SF电路而是二极管电路时，即，当不设有FET 103和104(113和114)时，且当FET 102(112)例如是以二极管形式连接(栅极和漏极连接)时，FET102不仅被提供来自电流源101的基准电流i₁而且被提供有(一半的)vgg电流。因此，镜像电流i_L的准确度变低。

为了防止当电流镜53中的驱动部件是二极管电路时镜像电流i_L的准确度如上所述地变低，期望设置大的量的基准电流i₁，以此使得可以忽略流向FET 102的vgg电流。此外，为了将这样的大的量的基准电流i₁馈入FET 102，期望使用的FET 102(112)是大尺寸的。

由此考虑到，电流镜53中的驱动部件不是二极管电路而是SF电路。

在SF电流镜53的情况下，作为SF FET 103(113)的电流源的FET 104(114)既吸收SF电流又吸收(一半的)vgg电流。SF电流是在SF FET 103中流动的使SF FET 103工作的电流。

在SF电流镜53中，即使来自作为SF电流源的FET 104的电流的量多少有些不同，但这仅造成了在SF FET 103中流动的SF电流的变化，即，(几乎)不造成(在FET 103与栅极线vgg连接的位置处的)vgg电位的变化。

此外，即使vgg电流流向作为SF电流源的FET 104，这也仅使流向SF FET 103的SF电流减小了vgg电流的量，即，不造成vgg电位的变化。

如上所述，即使vgg电流流向作为SF电流源的FET 104，vgg电位也不会出现变化。因此，SF电流镜能够确保镜像精度依然高精度。镜像精度是下述比之间，即，实际的基准电流i₁与镜像电流i_L(的总和)之间的比与电流镜53期望的镜像比(即，作为设计值的镜像比)之间的匹配程度。

为了有效地利用即使vgg电流流向作为SF电流源的FET 104(114)vgg电位也不会出现变化这一机制，在设置有分别作为取出电路的FET 104和114(也用作SF电流源)的GND端子处，电流镜53均包括驱动SF电路。

在这个实施例的电流镜53中，仅在GND线vss的端部设置有GND端子。这不是限制性的，当电流镜53中的负载FET 121的数量大时且当流向GND线vss的vss电流(镜像电流i_L的总和)的量大时，电流镜53可以包括三个或更多GND端子。

即，电流镜53可以包括例如位于GND线vss的两端和中心的一共三个GND端子。

当电流镜53包括如上所述的三个GND端子时，例如，驱动SF电路可以被设置至三个位置，即，GND线vss(以及栅极线vgg)的两端和中心。

然而，将驱动SF电路设置在GND线vss的中心可能是困难的。因此，作为驱动SF电路的替代，可以在GND线vss的中心设置二极管等以用作用来取出流向栅极线vgg的vgg电流的约1/3的取出电路。

例如，当vgg电流的量是FET 121中流动的镜像电流i_L的三倍时，用来取出1/3的vgg电流的取出电路可以是与FET 121相同尺寸的以二极管形式连接的FET等。

在图8和图6中，驱动SF电路设置在GND线vss(以及栅极线vgg)的两端。可替代地，电流镜53可以仅包括位于GND线vss的一端的驱动SF电路，且在剩余的一端，可以设置取出电路来取出流向栅极线vgg的vgg电流的约1/2。

当能够仅在GND线vss的一端或其它位置设置有一个(多个)GND端子时，电流镜53可以包括位于与设置有所述一个(多个)GND端子的位置相同的位置的也作为取出电路的驱动SF电路。

此外，当一个(多个)GND端子远离GND线vss时且当一个(多个)GND端子的浮动不可忽略时，例如，从栅极线vgg被取出的vgg电流的量增大或减小。在这种情况下，X个FET 121的栅极源极间电压(栅极线vgg与GND线vss之间的电压)可以被调整为是恒定的。

可替代地，电流镜53可以额外设置有任何适当的电路以具有响应于各种各样变化的特性。这样的变型可以根据GND端子的数量或位置来适当地做出。

在这里，对于不仅作为SF电流源而且作为取出vgg电流的取出电路的FET 104(114)，重要的是确保电流仍在FET 104(114)中流动以使流向SF FET 103(113)的SF电流不停止。

在大负载电流镜53中，可能存在这样的情况：当泄漏电流从作为负载的负载FET121的栅极到达FET 104(114)时，泄漏电流是不可忽略的。因此，重要的是设计考虑到下述泄漏电流的变化的电流镜，即，作为取出电路的FET 104(114)取出电流以此为SF FET 103(113)留下足够的SF电流。

在图8和图6中，栅极线vgg端部的焊盘P1和P2分别与外部的大容量的电容器C1和C2连接。这些电容器C1和C2用于减少电流镜53中的噪声。

根据本申请的发明人，在驱动部件是二极管电路的电流镜中，确认了电容器C1和C2对减少噪声是极有效的。

与驱动部件是二极管电路的电流镜53相比，驱动部件是SF电路的电流镜53具有相当不同的噪声谱。然而，电容器C1和C2对于降低驱动部件是SF电路的电流镜53中的噪声也很可能是有效的。

图9是图8的电流镜53的工作流程图。

在步骤S1中，在偏置放大器130中，为FET 131提供与镜像电流i_L相对应的电流。镜像电流i_L是在与放置有偏置放大器130的校正点紧邻的邻近负载FET 121中流动的电流。

FET 131中流动的电流在构成电流镜的FET 132和133处反向，然后被馈入栅极线vgg作为校正电流i_C。到达栅极线vgg后，校正电流i_C作为vgg电流流经栅极线vgg，然后从作为取出电路的FET 104(114)中被取出至一个(多个)GND端子。

在如上所述的流向栅极线vgg的校正电流i_C的情况下，使栅极线vgg进而X个FET121的栅极被偏置以使X个FET 121的栅极源极间电压(栅极线vgg与GND线vss之间的电压)恒定。

其后，例如，当由于某个变化因素等而造成GND线vss的vss电位上升时，在步骤S11中，偏置放大器130中的FET 131表现出栅极源极间电压的减小。因此，来自偏置放大器130的校正电流i_C减小。

在步骤S12中，校正电流i_C的减小造成流向栅极线vgg的vgg电流的减小以使得vgg电位降低以及负载FET 121的栅极源极间电压减小。

在步骤S13中，FET 121的栅极源极间电压的减小造成镜像电流i_L的减小以使得流向GND线vss的vss电流减小。

由于流向GND线vss的vss电流的减小，因上述某个变化因素已经上升的vss电位下降，以使得栅极线vgg与GND线vss之间的电压，即，FET 121的栅极源极间电压保持恒定。

另一方面，当由于某个变化因素等而造成GND线vss的vss电位降低时，在步骤S21中，偏置放大器130中的FET 131的栅极源极间电压增大。因此，来自偏置放大器130的校正电流i_C增大。

在步骤S22中，校正电流i_C的增大造成流向栅极线vgg的vgg电流的增大，以使得vgg电压以及负载FET 121的栅极源极间电压增大。

在步骤S23中，FET 121的栅极源极间电压的增大造成镜像电流i_L的增大以使得流向GND线vss的vss电流增大。

由于流向GND线vss的vss电流增大，由于上述某个因素已经降低的vss电位上升，以使得栅极线vgg与GND线vss之间的电压，即，FET 121的栅极源极间电压保持恒定。

如上所述，在电流镜53中，偏置放大器130将校正电流i_C馈入与X个负载FET 121的栅极连接在一起的栅极线vgg，从而将栅极线vgg偏置以此使X个FET 121的栅极源极间电压恒定。因此，这减小了GND线vss的GND电位的空间分布的任何影响。

[偏置放大器130的第二示例性构造]

图10是示出了图6的偏置放大器130的第二示例性构造的电路图。

当进入图像传感器2的光的量大的时候，这造成VSL 42(图4)的VSL电压以及与VSL42连接的FET 121的漏极电压大幅降低。因此，FET 121可以在非饱和区域内工作。

对于在非饱和区域内工作的FET 121，FET 121中流动的镜像电流i_L减小，因而vss电位降低。

当vss电位降低时，如图9的步骤S21和S23所述，偏置放大器130使校正电流i_C增大。因此，这使得被馈入校正电流i_C的栅极线vgg的vgg电位上升，并且FET 121的栅极源极间电压增大。

因此，FET 121中流动的镜像电流i_L增大，从而恢复已经降低的vss电位。

当X个FET 121中的一些FET 121在非饱和区域中工作且剩余的FET 121在饱和区域中工作时，vgg电位的上升，即，栅极源极间电压的上升导致在饱和区域中工作的FET 121的镜像电流i_L增大，但是在非饱和区域中工作的FET 121的镜像电流i_L几乎表现不出变化。

因为如上所述的在非饱和区域中工作的FET 121的镜像电流i_L几乎表现不出变化，所以在饱和区域中工作的FET 121的镜像电流i_L反而显现出很大的增大。

例如，现在考虑的是图像传感器2的水平线。在水平线中，当中心部的图像是黑色的且剩余部的图像是白色的时，与具有黑色图像(具有较少量的光的图像)的中心部相对应的FET 121可以在饱和区域中工作，且与具有白色图像(具有大量的光的图像)的剩余部相对应的FET 121可以在非饱和区域中工作。

在这样的情况下，当在饱和区域中工作的FET 121中的镜像电流i_L如上所述地大幅增大时，中心的黑色图像随着亮度增大而变成灰色。因此，图像传感器2拍摄的图像带有看起来不自然的图案。

例如，图10的偏置放大器130将栅极线vgg偏置，以此防止仅在饱和区域中工作的FET 121的镜像电流i_L大幅增大。

即，图10的偏置放大器130类似于图8中那样将栅极线vgg偏置，即，通过将校正电流i_C馈入栅极线vgg而将栅极线vgg偏置以使FET 121的栅极源极间电压恒定。

然而，为了使FET 121的栅极源极间电压恒定，当vss电位变化时，图10的偏置放大器130的操作与图8的偏置放大器的操作不同。即，如参照图9所述，图8的偏置放大器130将栅极线vgg偏置以使在FET 121中流动的镜像电流i_L变化，以此防止vss电位变化。另一方面，图10的偏置放大器130将栅极线vgg偏置以使vgg电位响应于变化的vss电位，从而使FET121中流动的镜像电流i_L被控制为不变化。

在图10中，与图8和图6相比，电流镜53额外地包括栅极参考线vggref和GND参考线vssref。

与栅极线vgg类似，栅极参考线vggref是具有均匀宽度的导体线，并且被设置为与栅极线vgg平行。栅极参考线vggref的端部分别连接至栅极线vgg与FET 104、114之间的连接点。

与GND线vss类似，GND参考线vssref是具有均匀宽度的导体线，并且被设置为与GND线vss平行。GND参考线vssref的端部分别连接至GND线vss的端部。

栅极参考线vggref和GND参考线vssref均不期望是很厚的。然而，考虑到流入的电流量，GND参考线vssref可以期望是稍厚的。

此外，在AC(交流电流)方面，栅极参考线vggref和GND参考线vssref期望被紧密地耦合，并且期望彼此靠近地放置。

栅极参考线vggref和GND参考线vssref用于为整个电流镜53中的偏置放大器130提供恒定的电位差，而不管vss电位的变化。

在图10中，偏置放大器130包括FET 141、142、143、144、145、146、147、148、149和150。

FET 141(另一个第一FET)是nMOS FET，其栅极连接至栅极参考线vggref，其源极连接至GND参考线vssref且其漏极连接至FET 143的漏极。

FET 141构成(与电流镜53不同的)另一个电流镜，其中，驱动部件与电流镜53中的相同(即，电流源101和FET 102至104)，且负载部件是FET 141。

FET 142是pMOS FET，并且其栅极连接至漏极，其源极连接至电源Vdd且其漏极连接至FET 143的源极。

在FET 142中，栅极还连接至FET 144和145的栅极，且作为驱动部件的FET 142与均作为负载部件的FET 144和145构成电流镜。

FET 143是pMOS FET，并且其栅极连接至漏极，栅极与漏极之间的连接点连接至FET 148的栅极。FET 143用于确保FET 145的漏极源极间电压。

FET 144是pMOS FET，且其源极连接至电源Vdd，其漏极连接至FET 146的源极。如上所述，FET 144与FET 142构成电流镜。

FET 145是pMOS FET，且其源极连接至电源Vdd，其漏极连接至FET 148的源极和149的源极。如上所述，FET 145与FET 142构成电流镜。

FET 146是pMOS FET，其中，栅极和漏极连接，且栅极与漏极的连接点既连接至FET147的漏极又连接至FET 149的栅极。

FET 146用于使FET 141和147的漏极源极间电压相等，并且用于使FET 142、144和145的漏极源极间电压相等。

即，当FET 146的漏极源极间电压与FET 143的漏极源极间电压相等时，这使FET141和147的漏极源极间电压相等，并且使FET 142、144和145的漏极源极间电压相等。

偏置放大器130中不一定设置有FET 146，但是含有FET 146可以提高作为获得的电流镜53的镜像精度。因此，偏置放大器130最好包括FET 146。

FET 147(另一个第二FET)是nMOS FET，该nMOS FET的栅极经由栅极线vgg连接至负载FET 121的栅极且源极经由GND线vss连接至负载FET 121的源极。

FET 148和149均是pMOS FET，并且以它们源极之间的连接构成差分对。FET 148的漏极连接至栅极线vgg，且FET 149的漏极连接至FET 150的漏极。

FET 150是nMOS FET，其栅极连接至漏极且其源极连接至GND线vss。

在如上构造的偏置放大器130中，FET 141以栅极漏极间电压来工作，该电压是栅极参考线vggref与GND参考线vssref之间的恒定电位差。因此，FET 141被提供恒定电流i_R(FET 141的漏极电流)。

FET 141中流动的恒定电流i_R在由FET 142和144构成的电流镜中方向反转，且因此，FET 144被提供与恒定电流i_R相对应的电流，例如，恒定电流i_R(与恒定电流i_R相等的电流)。

FET 147经由栅极线vgg和GND线vss被提供有与负载FET 121相同的栅极源极间电压。因此，FET 147被提供有与负载FET 121中流动的镜像电流i_L成比例的电流，即，i_L’＝a×i_L。

在上面的方程式中，表示FET 147中流动的电流，即，i_L’＝a×i_L中的“a”是常数。为了简单起见，假设“a”＝1，则FET 147被提供有电流i_L’＝i_L，这个i_L’与负载FET 121中流动的镜像电流i_L相等。

如上所述，FET 144被提供有恒定电流i_R，且FET 147被提供有与镜像电流i_L相等的电流i_L’。因此，在位于FET 144与147之间的FET 146的漏极处，生成了电压，即，与FET 144中流动的恒定电流i_R与FET 147中流动的电流i_L’＝i_L之间的差(即，i_R-i_L’)相对应的电压。

与这样的差i_R-i_L’相对应的电压被施加于FET 149的栅极。响应于此，与这样的差i_R-i_L’相对应的校正电流i_C被馈入构成差分对的FET 148和149。

FET 148中流动的校正电流i_C被馈入栅极线vgg。响应于此，FET 148将栅极线vgg偏置以使获得的差i_R-i_L’为0，即，使对应于镜像电流i_L的电流i_L’与恒定电流i_R相等。

如上所述，在图10的偏置放大器130中，FET 148和149构成的差分对将校正电流i_C馈入栅极线vgg，以此为FET 147提供与FET 141中流动的恒定电流i_R相对应的电流i_L’，即，与恒定电流i_R相等的电流i_L’。这导致了将栅极线vgg偏置的反馈，以此使FET 121的栅极源极间电压恒定。

例如，当GND线vss的vss电位上升时，FET 121的栅极源极间电压减小以使得镜像电流i_L减小。响应于镜像电流i_L的减小，FET 147中的与镜像电流i_L相等的电流i_L’也减小，以使得与恒定电流i_R的差(即，i_R-i_L’)增大。

响应于差i_R-i_L’的增大，FET 149的栅极电压增大，从而使来自与FET149构成差分对的FET 148的校正电流i_C增大。

校正电流i_C的增大使被馈入校正电流i_C的栅极线vgg的栅极电位vgg上升。这使FET121的因GND线的vss电位的上升而已经减小的栅极源极间电压增大，即，获得了初始的栅极源极间电压。这也使已经减小的镜像电流i_L增大，即，获得了初始的镜像电流i_L。

在图10中，GND参考线vssref被提供有来自FET 141的恒定电流i_R。恒定电流i_R的流动导致电压减小以使得随着GND参考线vssref在空间上远离一个GND端子，GND参考线vssref的电位上升。

因此，栅极参考线vggref与GND参考线vssref之间的电位差多少会受到它们的位置关系的影响。

为了使栅极参考线vggref与GND参考线vssref之间的电位差不论它们的位置如何都是恒定的，例如，可以使栅极参考线vggref和GND参考线vssref具有相同的厚度，且可以为电流镜53设置额外的电路。所述额外的电路用于为栅极参考线vggref提供与来自FET141的恒定电流i_R相等的电流。

然而，这样的额外电路可能成为恒定电流i_R的变化因素，并且可能使电流镜53不稳定。考虑到此，恒定电流i_R(以及常数“a”)的值可以是小的。这可以将栅极参考线vggref与GND参考线vssref之间的电位差控制为不受到它们的位置关系的影响。因此，这消除了如上所述的电流镜53必须包含额外的电路这一问题。

如上所述，第一和第二示例性构造中的偏置放大器130可以校正(补偿)vgg电位以减小大负载电流镜53中的GND电位(vss电位)的任何影响。

借助于通过偏置放大器130校正的vgg电位，可以通过较细的GND线vss来减小布局面积。布局面积减小的程度因而可以远大于期望用来实施偏置放大器130的面积。

第二示例性构造中的偏置放大器130使栅极线vgg偏置以使vgg电位响应于变化的vss电位，从而将镜像电流i_L控制为在FET 121中不发生变化以使FET 121的栅极源极间电压恒定。因此，如上所述，拍摄的图像可以不具有看起来不自然的图案，该不自然的图案是仅当在饱和区域中工作的FET 121中的镜像电流i_L大幅增大时的现象。

当从像素读取电信号时，在vss电位变化的情况下(例如，当进行电流控制(负载MOS自举)以暂时增大从VSL 42(图4)中取出的电流(负载MOS电流)的量的情况下)，第二示例性构造中的偏置放大器130是有效的。例如，进行这样的电流控制以应对从像素高速读取电信号。

虽然已经详细地说明了本发明，但是前述的说明在各个方面均是说明性的而并非限制性的。应理解，在不脱离本发明的范围的情况下，能够做出很多其它的变型和变化。

例如，当电流镜53由pMOS FET形成时，通过将上面针对由nMOS FET形成的电流镜53的说明中的词语“电源”与“GND”彼此互换，来减小电源电位的空间分布的影响。

此外，尽管一般使用nMOS FET的电流镜基于GND电位(vss电位)且一般使用pMOSFET的电流镜基于电源电位(Vdd电位)，但是例如电流镜基于虚拟的GND或电源也是可能的。

进一步地，除了被应用于与图像传感器2中的放大Tr 64一起构成SF电路的电流源I以外，电流镜53例如还可应用于下述电流源：构成用于所谓的单斜率AD转换的ADC的比较器中的电流源，或构成电流求和型DAC的电流源。

本发明不仅可应用于图像传感器而且可应用于具有包含多个负载FET的电流镜的器件。

本说明书所述的效果在各个方面均是说明性的而非限制性的，且很多其它的效果也是可能的。

本发明也可以采用下面的结构。

(1)一种电流镜，其包括：

至少一个偏置放大器，所述偏置放大器被构造用于通过使电流馈入栅极线来调整所述栅极线的电压以使多个FET(场效应晶体管)的栅极源极间电压恒定，所述栅极线与作为所述电流镜中的负载部件的所述FET的栅极连接。

(2)根据(1)所述的电流镜，其中，

所述至少一个偏置放大器的数量为至少一个并且小于负载FET的数量。

(3)根据(1)或(2)所述的电流镜，其中，

所述至少一个偏置放大器包括：

另一个FET，所述另一个FET被构造用来提供与镜像电流相对应的电流，所述镜像电流在所述负载FET中流动，和

反向电流镜，所述反向电流镜被构造用来使所述另一个FET中流动的电流的方向反转，方向反转的电流被馈入所述栅极线。

(4)根据(1)至(3)中任一项所述的电流镜，还包括：

取出电路，所述取出电路被构造用来取出流向所述栅极线的电流，其中，

所述取出电路是针对所述电流镜中的每个GND(接地)端子或每个电源端子而设置的。

(5)根据(4)所述的电流镜，其中，

SF(源极跟随器)FET驱动所述电流镜。

(6)根据(5)所述的电流镜，其中，

所述SF FET的电流源也用作所述取出电路。

(7)根据(1)或(2)所述的电流镜，其中，

所述至少一个偏置放大器包括：

另一个第一FET，所述另一个第一FET形成另一个电流镜，所述另一个电流镜具有与所述电流镜相同的驱动器，

另一个第二FET，在所述另一个第二FET中，栅极和源极分别连接至其它的负载FET的栅极和源极，和

差分对，所述差分对被构造用来向所述栅极线提供电流以使得与流入所述另一个第一FET的电流相对应的电流流入所述另一个第二FET。

(8)根据(1)至(7)中任一项所述的电流镜，其中，

所述负载FET均是放大晶体管的电流源，所述放大晶体管构成图像传感器中的像素单元的SF。

(9)一种电流镜控制方法，其包括：

通过将电流馈入栅极线来调整所述栅极线的电压以使多个FET的栅极源极间电压恒定，所述栅极线与作为所述电流镜中的负载部件的所述FET的栅极连接。

(10)一种图像传感器，其包括：

进行光电转换的像素单元；和

电流镜，

所述电流镜包括：

均作为放大晶体管的电流源的多个负载FET，所述放大晶体管构成所述像素单元中的SF，和

至少一个偏置放大器，所述偏置放大器被构造用于通过将电流馈入栅极线来调整所述栅极线的电压以使多个FET的栅极源极间电压恒定，所述栅极线与作为所述电流镜中的负载部件的所述FET的栅极连接。

本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims

1.一种电流镜，其包括：

偏置放大器，所述偏置放大器被构造用于通过使电流馈入栅极线来调整所述栅极线的电压以使多个FET的栅极源极间电压恒定，所述栅极线与作为所述电流镜中的负载部件的所述FET的栅极连接。

2.根据权利要求1所述的电流镜，其中，

所述偏置放大器的数量为至少一个并且小于作为负载部件的所述FET的数量。

3.根据权利要求2所述的电流镜，其中，

所述偏置放大器包括：

另一个FET，所述另一个FET被构造用来提供与镜像电流相对应的电流，所述镜像电流在作为负载部件的所述FET中流动，和

4.根据权利要求1至3中任一项所述的电流镜，还包括：

所述取出电路是针对所述电流镜中的每个GND端子或每个电源端子而设置的。

5.根据权利要求4所述的电流镜，其中，

源极跟随器FET驱动所述电流镜。

6.根据权利要求5所述的电流镜，其中，

所述源极跟随器FET的电流源也用作所述取出电路。

7.根据权利要求2所述的电流镜，其中，

所述偏置放大器包括：

另一个第二FET，在所述另一个第二FET中，栅极和源极分别连接至作为负载部件的所述FET的栅极和源极，和

8.根据权利要求7所述的电流镜，其中，流入所述另一个第二FET的电流等于流入所述另一个第一FET的所述电流。

9.根据权利要求3所述的电流镜，其中，

作为负载部件的所述FET均是构成图像传感器的像素单元的源极跟随器的放大晶体管的电流源。

10.一种电流镜控制方法，其包括：

11.一种图像传感器，其包括：

进行光电转换的像素单元；和

电流镜，

其中，所述所述电流镜是如权利要求1至8中任一项所述的电流镜，并且

所述电流镜中的多个负载FET均是放大晶体管的电流源，所述放大晶体管构成所述像素单元中的源极跟随器。