CN104813590A - 用于基于多频qam方案的芯片到芯片连接的可扩展串行/解串行i/o - Google Patents

用于基于多频qam方案的芯片到芯片连接的可扩展串行/解串行i/o Download PDF

Info

Publication number
CN104813590A
CN104813590A CN201380057554.9A CN201380057554A CN104813590A CN 104813590 A CN104813590 A CN 104813590A CN 201380057554 A CN201380057554 A CN 201380057554A CN 104813590 A CN104813590 A CN 104813590A
Authority
CN
China
Prior art keywords
frequency
analog
qam
chip
serializer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380057554.9A
Other languages
English (en)
Other versions
CN104813590B (zh
Inventor
S·J·李
M-C·弗兰克·常
Y·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of CN104813590A publication Critical patent/CN104813590A/zh
Application granted granted Critical
Publication of CN104813590B publication Critical patent/CN104813590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

提出了一种串行器和解串器电路，其尤其适用于将数字数据从一个集成电路(芯片)传输到另一个从而执行芯片到芯片的通信。该电路是可扩展的并且使用多频正交调幅(QAM)机制将数字数据位从并行形式转换为串行模拟数据流从而在芯片I/O连接上进行通信。串行器具有多个数模转换器(DAC)，它们的输出指向多个频率上的QAM内的QAM混频器输入端，QAM混频器的输出被相加成为一个单独的模拟信号，用于在I/O连接上进行通信。解串器对多个频率上的QAM混频器接收到的模拟信号进行放大，QAM混频器的输出被进行低通滤波并转换回并行的数字数据位。

Description

用于基于多频QAM方案的芯片到芯片连接的可扩展串行/解串行I/O
相关申请的交叉引用
该申请为2012年11月6日提交的申请号为61/723,282的美国临时专利申请的非临时申请，在此通过引用将其全部并入本文。
关于由联邦政府资助的研究或开发的声明
本发明是在国家科学基金会授予的授权编号为CCF-0926127的政府支持下进行的。政府在本发明中具有一定权利。
计算机程序附件中提交的材料的引用并入
不适用
受到版权保护的材料的公告
本专利文献中的部分材料受美国以及其他国家的版权法的版权保护。版权所有人对任何人对如出现在美国专利商标局公开的可用文件和记录中的本专利文献或本专利公开内容作出的传真复制并无疑议，但是在其他方面均保留所有版权。版权所有人并不因此放弃任何使该专利文献保密的任何权利，包括但不限于依据37C.F.R.§1.14的权利。
技术领域
本发明一般涉及芯片到芯片的通信，更具体地，涉及基于多频率的正交调幅(QAM)的串行器和解串器。
背景技术
传统的串行/解串行I/O是基于复用和解复用数字通信的。使用这些传统的方案来增加通信带宽需要增加时钟频率。由于给出的处理技术具有其自身的时钟频率限制，因此必须经常增加I/O连接的数量来增加带宽，因此I/O带宽的增加以更高的制造成本为代价。在3D集成电路的集成中这些成本甚至有更大的增加，例如那些用于垂直互联的基于衬底通孔(through-substrate-via(TSV))的集成电路。由于基本的物理或机械限制，用于I/O的TSV的数量是不可扩展的。每单位面积中高于一定数量的TSV(或者群体密度)会导致Si衬底变薄(大约100μm/层)，这会导致崩溃。因此，该薄化会严重限制3D集成电路中的层间通信带宽。
因此，存在对于具有更高通信带宽并且不会同时需要增加时钟频率或额外的I/O连接的芯片到芯片通信电路的需求。本发明满足了该需求，并且克服了之前的芯片到芯片通信拓扑的缺点。
发明内容
该串行器解串器使用多频带调制(例如，正交调幅(QAM))，以按照包含多个频率上调制信号的总和在内的模拟串行信号的方式以芯片到芯片(即，多个集成电路设备之间)交换数字数据。作为对将数据串行化为模拟数据流的响应，执行第一芯片的I/O连接上的通信，第二芯片接收到所述模拟数据流并对其解串行从而使其转换回原始的并行数字数据。在单独一个I/O通道上同时使用多个频带，诸如QAM信令的多个频带，以交换数据。这种并发的数据传输允许在单独I/O连接中使用更多的频带时增加数据传输带宽。可通过减少互联的数量并同时保持相同的应用带宽或者通过增加应用带宽并同时保持相同数量的I/O连接来对芯片到芯片互联进行简化。使用创造性的串行器解串器允许用户提升通信性能、或降低芯片制造的成本，或者二者兼顾。该创造性的芯片到芯片通信特别适合用于先进的三维芯片(3DIC)的集成。
说明书的下面各部分将会展现本发明的进一步的各方面，其中详细描述的目的在于完整地公开本发明的多个优选实施例，而不是将本发明进行限制。
附图说明
通过参考下面的附图将会更完整地了解本发明，这些附图仅作为示例性目的：
图1是根据本发明的一个实施例的双频QAM 16串行器和解串器的简图，展示了将8位的数字数据从第一芯片发送到第二芯片。
图2A和图2B是根据本发明的一个实施例的四频QAM 16串行器和解串器的简图，展示了将16位的数字数据从第一芯片发送到第二芯片。
图3是根据本发明的一个实施例的双频QAM 256串行器和解串器的简图，展示了将16位的数字数据从第一芯片发送到第二芯片。
具体实施方式
图1示出了在I/O连接14上的第一芯片12与第二芯片16之间的芯片到芯片通信的一个示例性实施例10。芯片到芯片通信是通过将并行数字数据(具有N位(bit))串行化为被发送到第二芯片的模拟信号(M个模拟信号总和)，并在第二芯片中将模拟信号解串行为并行数字数据来实现的。在该实施例中的通信使用多个(例如，两个)以正交调幅(QAM)方案编码的频带来通过输入-输出芯片连接来对数据进行串行化和解串行，提供芯片到芯片通信。本发明的实施例可使用两个以上的嵌入了被编码的数字数据的频带。应当理解，这些调制频率中的一个频率可以是零，即DC。使用DC作为一个调制频率可降低所需要的频率生成电路的数量，包括同样需要的锁相电路(例如，PLL)。由于这些调制频率的生成的模拟调制和解调是众所周知的，因此未展示用于生成它们的电路。
应该理解，该实施例中描述的QAM是模拟调制机制，它与数字串行方案中使用的数字复用技术是不同的。在模拟QAM中，两个模拟消息信号在各自的频率通道上通过改变(调制)两个载波进行通信。这两个载波(通常是正弦曲线)彼此之间以90°异相，因此将它们称为正交载波。频率通道上的输出是相位调制(PM)与振幅调制(AM)的调制波的总和。为了简化描述，未对模拟QAM的内部电路进行描述。应当注意，有大量的QAM电路可用并且该技术对于本领域内的普通技术人员是众所周知的。
可以看到8位(D0至D7)的并行输入18，它们被分组为位对(即，D0和D1、D2和D3、D4和D5、D6和D7)，每个位对被二位数模转换器(DAC)20a、20b、20c和20d接收。这些DAC(20a、20b、20c和20d)的每个模拟输出耦接到QAM混频器。在混频器22a的QAM I通道接收DAC 20a的输出，混频器22a还接收90°异相调制载波F1_I，DAC 20b的输出和具有90°异相调制载波F1_Q一起耦接到混频器22b的Q通道。混频器22a、22b都与QAM调制器24关联。同样，DAC 20c的输出耦接到混频器22c，混频器22c还接收90°异相调制载波F2_I，同时，混频器22d接收DAC 20d的输出，混频器22d还接收90°异相调制载波F2_Q。混频器22c、22d都与QAM调制器26关联。QAM调制器24、26的混频器的输出在加法器28处相加，并通过来自第一芯片12的I/O连接14输出。通过该调制过程，并行输入于是被串行化为作为模拟信号的串行输出。
I/O连接14上的模拟信号优选地是由放大器32接收，放大器32提供增益级，用于对低通滤波器中的损耗进行补偿。放大的信号14耦接到第一QAM解调器34中的混频器38a、38b，它们分别接收90°异相调制载波F1_I、F1_Q。在第二QAM解调器36中，混频器38c、38d接收放大信号以及90°异相调制载波F2_I、F2_Q。四个模拟信号通道从混频器38a、38b、38c、38d输出到低通滤波器40a、40b、40c和40d。低通滤波器可以是任何期望的配置和阶数(即，二阶、三阶等)。这些滤波器的输出被二位模数转换器(ADC)42a、42b、42c和42d接收。来自每个位对的数据44从这些ADC输出。通过该解调过程，模拟串行输入于是被解串行为并行的数字输出。
应当理解，某些实施例，例如低噪音环境下的足够低的扇出端或高阻抗QAM混频器，可以在没有放大器的情况下实施。还应当注意到，在不脱离本发明的教导的情况下，低通滤波器可由峰值检测器替代。
相应地，图1示出了输入到第一芯片的一个I/O端口的8位并行输入被QAM 16的两个频带串行化，随后在第二芯片上由QAM 16的两个频带将第一芯片的输出解调为原始的并行数据。但是，应当理解的是，在不脱离本发明的情况下，根据本发明的串行化和解串行可以按照很多不同的方式来实施。作为示例性而非限制性的目的，可将上面的实施例按比例放大，从而使用QAM 16的四个频带或QAM 256的两个频带对16位并行数据进行串行化和解串行，如下面部分中将要描述的那样。
图2A和图2B示出了串行器解串器的示例性实施例50，其中通过使用额外的频带，增加了I/O通道54上的从图2A中的第一芯片52到图2B中的第二芯片56的通信带宽。将会看到，下面将图1中展示的电路从8数据位扩展到了16数据位。
图2A中展示了16位(D0至D15)并行输入58，它们被分组为位对(即，D0和D1、D2和D3、D4和D5、...、D14和D15)，每个位对被二位数模转换器(DAC)60a、60b、60c、...、60d接收。这些DAC(60a、60b、60c、...、60d)的每个模拟输出耦接到QAM混频器输入端(每个QAM的Q和I输入端)。特别地，DAC 60a的输出耦接到混频器62a，混频器62a还接收90°异相调制载波F1_I，而DAC 60b的输出耦接到混频器62b，混频器62b还接收90°异相调制载波F1_Q。混频器22a、22b都与QAM调制器64关联。以类似的方式，DAC 60c、60d的输出分别耦接到混频器62c、62d，混频器62c、62d还接收90°异相调制载波F2_I、F2_Q。混频器62c、62d都与QAM调制器66关联。
以类似的方式，QAM调制器68具有混频器62e、62f，混频器62e、62f还分别接收异相调制载波F3_I、F3_Q，QAM调制器70具有混频器62g、62h并分别使用90°异相调制载波F4_I、F4_Q。
QAM调制器64、66、68、70的混频器的输出在加法器72处相加，并在I/O连接54上从第一芯片52输出到第二芯片56。通过该调制过程，16位并行输入于是被串行化为作为模拟信号的串行输出。
I/O连接54上的模拟信号优选地是由图2B中的放大器74接收，放大器74提供增益级，用于对后续的低通滤波器中的损耗进行补偿。放大的信号54分别和具有90°异相调制载波F1_I、F1_Q、F2_I、F2_Q、F3_I、F3_Q、F4_I、F4_Q一起耦接到QAM解调器76、78、80、82中的混频器84a、84b、84c、...、84h。随后，在被二位模数转换器(ADC)88a、88b、88c、...、88h接收前，通过低通滤波器86a、86b、86c、...、86h对来自这些QAM解调器的八个模拟输出进行滤波。来自八个位对的数据90从这些ADC输出。通过该解调过程，模拟串行输入于是被解串行为16个数字数据位的原始并行输出的输出。
图3示出了串行器解串器的示例性实施例110，其中通过使用更高阶的QAM增加了I/O连接114上的从第一芯片112到第二芯片116的带宽。应当理解的是，若干形式的QAM是可用的并且可应用于本发明，一些可供选择使用的较常见的形式包括：QAM8、QAM16、QAM32、QAM64、QAM128和QAM256。应当理解的是，QAM将信息均匀地分布在I-Q平面中，更高阶的QAM使得信息在星座图(constel lation)中的间隔更加紧密。因此，更高阶的QAM允许每个符号发送更多的位，但是如果星座图的能量保持不变，则星座图中的点会更加靠近并且发送会变得更加容易受到噪声的影响。还应当理解的是，可根据本发明使用其它形式的多频率模拟调制和解调来执行调制和解调。可使用的其它形式的多频率调制的实例包括脉宽调制(PWM)、频移键控(FSK)、跳频、扩展频谱等。
可以看到16位(D0至D15)的并行数字数据输入118，将它们以半字节(即，4位)分组(即，D0-D3、D4-D7、D8-D11、D12-D15)，每半字节的位被四位数模转换器(DAC)120a、120b、120c和120d接收。这些DAC(120a、120b、120c和120d)的每个模拟输出耦接到QAM混频器。特别地，DAC 120a的输出耦接到混频器122a，混频器122a还接收90°异相调制载波F1_I，而DAC 120b的输出和具有90°异相调制载波F1_Q一起耦接到混频器122b。混频器122a、122b都与QAM调制器124关联。同样，DAC 120c、120d的输出分别耦接到混频器122c、122d，混频器122c、122d还接收90°异相调制载波F2_I、F2_Q。混频器122c、122d都与QAM调制器126关联。QAM调制器124、126的混频器的输出在加法器128处相加，并通过I/O连接114从第一芯片112输出到第二芯片116。通过该创造性的调制过程，并行数字输入于是被串行化为作为模拟信号的串行输出。
I/O连接114上的模拟信号优选地是由放大器132接收，放大器132提供增益级，用于对低通滤波器中的损耗进行补偿。放大的信号114耦接到第一QAM解调器134中的混频器138a、138b，混频器138a、138b分别接收90°异相调制载波F1_I、F1_Q。在第二QAM解调器136中，混频器138c、138d接收放大信号以及90°异相调制载波F2_I、F2_Q。在被四位模数转换器(ADC)142a、142b、142c和142d接收前，从混频器138a、138b、138c、138d将四个模拟信号通道输出到低通滤波器140a、140b、140c和140d。来自ADC的包含半字节的数据144被作为所展示的具有16位的并行数字数据输出。于是，图3中展示出，原始的16位数字数据被串行化、向片外发送、解串行并转换回16位并行数字数据。
上面的图2和图3中的实例证明，可通过使用更多的QAM频率通道、或更高阶的QAM编码、或者更多的QAM频率通道与更高阶的QAM编码的组合将本发明扩展到期望的位数。还应当理解的是，在不脱离本发明的情况下，可使用其它的多频率模拟调制技术来代替QAM(例如，脉宽调制(PWM)、频移键控(FSK)、跳频、扩展频谱等)。上面的示例性电路可以在任何设备技术中实施，并且特别适合于在先进的硅处理技术中使用，例如等于或小于28nm。
本发明特有的多频率(或频带)串行器和解串器提供了很多相对于现有技术的优点。特别是，该范例突破了硅处理中需要先进的处理节点、或大量的节点来增加带宽的限制。使用任何指定的设备处理，所提出的方案都会通过利用频带和QAM调制的组合来增加数据传输的带宽。随着CMOS技术的进一步提升，增加的电路开销变得相对无关紧要。在先进的系统级芯片(SoC)设计中，通过应用本发明的教导，可以在保持相同带宽的情况下减少大量的I/O连接，减少幅度达到至少5倍(X5)。另一个选择是保持相同的I/O数量，但是增加相同倍数的带宽(例如，X5)，因为I/O数量没有由于处理技术的改进而按比例减少。当然，可利用本发明作出一个组合的方法，从而提供超过两倍的带宽增加和超过两倍的I/O数量的减少。该创新性I/O电路方案不仅改进了芯片到芯片I/O的性能，并且降低了制造成本。
通过上面的讨论将会理解，可以按照若干方式实施本发明，包括如下：
1.一种用于对芯片到芯片通信进行串行化和解串行的装置，其包括：串行器,其被配置为集成在第一集成电路芯片中，该串行器包括：多个数模转换器(DAC)，其被配置为将N个并行位的数字数据转换为M个模拟信号，其中N是整数值，N至少比M大两倍；一个或多个混频器，它们处于多个频率中的每个频率上，并被配置为执行模拟调制；其中每个所述的混频器接收所述M个模拟信号中的一个模拟信号和调制载波；以及加法器，其被配置为将处于所述多个频率上的所述多个混频器中的每个混频器的输出相加作为I/O输出；解串器，其被配置为集成在第二集成电路芯片中，该解串器包括：放大器，其被配置为对来自所述串行器的所述I/O输出进行放大；一个或多个混频器，它们处于多个频率中的每个频率上，并被配置为执行模拟解调；其中每个所述的混频器接收来自所述串行器的包含所述M个模拟信号的所述I/O输出，并接收调制载波；低通滤波器，其耦接到每个所述混频器的输出端；多个数模转换器(DAC)，每个所述DAC接收来自每个所述低通滤波器的输入，并输出数字数据位；以及其中指定数量的并行数字数据位被转换为串行模拟信号，该串行模拟信号被配置为由所述串行器通过单独的I/O线路发送到第二芯片中的解串器，该解串器将模拟信息进行解串，使其返回到原始的并行数字数据位。
2.如在前实施例中的任一种所述的装置，其中所述的数模转换器和模数转换器操作至少两位。
3.如在前实施例中的任一种所述的装置，其中所述的多个频率包含至少第一频率和第二频率。
4.如在前实施例中的任一种所述的装置，其中所述的多个频率包含至少四个频率。
5.如在前实施例中的任一种所述的装置：其中所述的模拟调制和解调是由调制器或解调器使用正交调幅(QAM)执行的；其中所述的调制载波包含90°异相调制载波；以及其中所述的调制器或解调器中的每一个使用具有用于Q通道和I通道的两个所述混频器的QAM。
6.如在前实施例中的任一种所述的装置，其中所述的正交调幅(QAM)是从下面的一组QAM阶中选择的，该组QAM阶包括：QAM8、QAM16、QAM32、QAM64、QAM128或QAM256。
7.如在前实施例中的任一种所述的装置，其中所述的N个并行位包含至少8位。
8.一种用于对芯片到芯片通信进行串行化和解串行的装置，其包括：串行器,其被配置为集成在第一集成电路芯片中，该串行器包括：多个数模转换器(DAC)，其位于所述串行器中，其中所述的DAC将N个并行位的数字数据转换为M个模拟信号，其中N是整数值，N至少比M大两倍；两个混频器，它们处于多个频率中的每个频率上，并被配置为执行正交调幅(QAM)；其中每个所述的混频器接收所述M个模拟信号中的一个模拟信号和90°异相调制载波；以及加法器，其被配置为将处于所述多个频率上的所述多个混频器中的每个混频器的输出相加作为I/O输出；解串器，其被配置为集成在第二集成电路芯片中，该解串器包括：放大器，其用于对来自所述串行器的所述I/O输出进行放大；两个混频器，它们处于多个频率中的每个频率上，并被配置为用于执行正交调幅(QAM)；其中每个所述的混频器接收来自所述串行器的包含所述M个模拟信号的所述I/O输出，并接收90°异相调制载波；低通滤波器，其耦接到每个所述混频器的输出端；多个数模转换器(DAC)，每个所述DAC接收来自每个所述低通滤波器的输入，并输出数字数据位；以及其中指定数量的并行数字数据位被转换为串行模拟信号，该串行模拟信号被配置为由所述串行器通过单独的I/O线路发送到第二芯片中的解串器，该解串器将模拟信息进行解串，使其返回到原始的并行数字数据位。
9.如在前实施例中的任一种所述的装置，其中所述的数模转换器和模数转换器操作两位或四位。
10.如在前实施例中的任一种所述的装置，其中所述的多个频率包含至少第一频率和第二频率。
11.如在前实施例中的任一种所述的装置，其中所述的多个频率包含至少四个频率。
12.如在前实施例中的任一种所述的装置，其中所述的正交调幅(QAM)是从下面的一组QAM阶中选择的，该组QAM阶包括：QAM8、QAM16、QAM32、QAM64、QAM128或QAM256。
13.如在前实施例中的任一种所述的装置，其中所述的正交调幅(QAM)将两个模拟消息信号编码到每个输出频率上的载波。
14.如在前实施例中的任一种所述的装置，其中所述的N个并行位包含至少8位。
15.一种用于芯片到芯片通信的串行器装置，其包括：多个数模转换器(DAC)，其位于所述的串行器装置中，其中所述的DAC将N个并行位的数字数据转换为M个模拟信号，其中N是整数值，N至少比M大两倍；两个混频器，它们处于多个频率中的每个频率上，并被配置为用于正交调幅(QAM)；其中每个所述的混频器接收所述M个模拟信号中的一个模拟信号和90°异相调制载波；以及加法器，其被配置为将处于所述多个频率上的所述多个混频器中的每个混频器的输出相加作为I/O输出，该I/O输出被配置为连接到解串器，解串器用于将串行模拟I/O输出信号转换回到N个并行位的数字数据。
16.如在前实施例中的任一种所述的装置，其中所述的数模转换器和模数转换器操作两位或四位。
17.如在前实施例中的任一种所述的装置，其中所述的多个频率包含至少第一频率和第二频率。
18.如在前实施例中的任一种所述的装置，其中所述的多个频率包含至少四个频率。
19.如在前实施例中的任一种所述的装置，其中所述的正交调幅(QAM)是从下面的一组QAM阶中选择的，该组QAM阶包括：QAM8、QAM16、QAM32、QAM64、QAM128或QAM256。
20.如在前实施例中的任一种所述的装置，其中所述的正交调幅(QAM)将两个模拟消息信号编码到每个输出频率上的载波。
21.如在前实施例中的任一种所述的装置，其中所述的N个并行位包含至少8位。
22.一种用于芯片到芯片通信的解串器装置，其包括：放大器，其被配置为接收并放大串行模拟I/O信号，在该串行模拟I/O信号中N个并行位的数字数据包含在M个模拟信号中；其中N是整数值，N至少比M大两倍；两个混频器，它们处于多个频率的每个频率上，并被配置为用于正交调幅(QAM)；其中的每个所述混频器接收包含M个模拟信号的所述串行模拟I/O信号，并接收90°异相调制载波；低通滤波器，其耦接到每个所述混频器的输出端；以及多个数模转换器(DAC)，每个所述DAC接收来自每个所述低通滤波器的输入，并将来自所述M个模拟信号输出为N个并行位的数字数据。
23.如在前实施例中的任一种所述的装置，其中所述的N个并行位包含至少8位，并且其中所述的数模转换器和模数转换器操作两位或四位。
24.如在前实施例中的任一种所述的装置，其中所述的多个频率包含至少第一频率和第二频率。
25.如在前实施例中的任一种所述的装置，其中所述的多个频率包含至少四个频率。
26.如在前实施例中的任一种所述的装置，其中所述的正交调幅(QAM)是从下面的一组QAM阶中选择的，该组QAM阶包括：QAM8、QAM16、QAM32、QAM64、QAM128或QAM256。
27.如在前实施例中的任一种所述的装置，其中所述的正交调幅(QAM)将两个模拟消息信号编码到每个输出频率上的载波。
虽然上述描述包含许多细节，但是这些细节不应被理解为是对本发明范围的限制，而应理解为仅是为了对本发明的一些当前优选实施例提供说明。因此，应当理解的是，本发明的范围完全包括对于本领域技术人员来说显而易见的其它实施例，因此，本发明的范围仅由随附的权利要求书(而不是由其他部分)来限定，其中当以单数形式提到元件时，其并非旨在表示“一个且仅一个”(除非明确地这样说明)，而应该表示“一个或多个”。本领域普通技术人员已知的上述优选实施例的元件的所有结构和功能等同物都通过引用的方式明确地并入本文并且旨在包括在本发明权利要求书的范围内。此外，对于设备或方法而言，其不必解决本发明要解决的各个和全部问题，因为其包括在本权利要求书的范围内。此外，本公开中的元件、组件或方法步骤并非旨在向公众提供，无论所述元件、组件或方法步骤是否在权利要求中被清楚地描述。本文的权利要求要素不应按照35U.S.C.112第六段的规定解释，除非所述要素使用表述“用于…的装置(means for)”清楚地这样描述。

Claims (27)

1.一种用于对芯片到芯片通信进行串行化和解串行的装置，其包括：
(a)串行器,其被配置为集成在第一集成电路芯片中，该串行器包括：
(i)多个数模转换器(DAC)，其被配置为将N个并行位的数字数据转换为M个模拟信号，其中N是整数值，N至少比M大两倍；
(ii)一个或多个混频器，它们处于多个频率中的每个频率上，并被配置为执行模拟调制；
(iii)其中每个所述的混频器接收所述M个模拟信号中的一个模拟信号和调制载波；以及
(iv)加法器，其被配置为将处于所述多个频率上的所述多个混频器中的每个混频器的输出相加作为I/O输出；以及
(b)解串器，其被配置为集成在第二集成电路芯片中，该解串器包括：
(i)放大器，其被配置为对来自所述串行器的所述I/O输出进行放大；
(ii)一个或多个混频器，它们处于多个频率中的每个频率上，并被配置为执行模拟解调；
(iii)其中每个所述的混频器接收来自所述串行器的包含所述M个模拟信号的所述I/O输出，并接收调制载波；
(iv)低通滤波器，其耦接到每个所述混频器的输出端；以及
(v)多个数模转换器(DAC)，每个所述DAC接收来自每个所述低通滤波器的输入，并输出数字数据位；
(c)其中指定数量的并行数字数据位被转换为串行模拟信号，该串行模拟信号被配置为由所述串行器通过单独的I/O线路发送到第二芯片中的解串器，该解串器将模拟信息进行解串，使其返回到原始的并行数字数据位。
2.如权利要求1中所述的装置，其中所述的数模转换器和模数转换器操作两位或四位。
3.如权利要求1中所述的装置，其中所述的多个频率包含至少第一频率和第二频率。
4.如权利要求1中所述的装置，其中所述的多个频率包含至少四个频率。
5.如权利要求1中所述的装置：
其中所述的模拟调制和解调是由调制器或解调器使用正交调幅(QAM)执行的；
其中所述的调制载波包含90°异相调制载波；以及
其中所述的调制器或解调器中的每一个使用具有用于Q通道和I通道的两个所述混频器的QAM。
6.如权利要求5中所述的装置，其中所述的正交调幅(QAM)是从下面的一组QAM阶中选择的，该组QAM阶包括：QAM8、QAM16、QAM32、QAM64、QAM128或QAM256。
7.如权利要求1中所述的装置，其中所述的N个并行位包含至少8位。
8.一种用于对芯片到芯片通信进行串行化和解串行的装置，其包括：
(a)串行器,其被配置为集成在第一集成电路芯片中，该串行器包括：
(i)多个数模转换器(DAC)，其位于所述串行器中，其中所述的DAC将N个并行位的数字数据转换为M个模拟信号，其中N是整数值，N至少比M大两倍；
(ii)两个混频器，它们处于多个频率中的每个频率上，并被配置为执行正交调幅(QAM)；
(iii)其中每个所述的混频器接收所述M个模拟信号中的一个模拟信号和90°异相调制载波；以及
(iv)加法器，其被配置为将处于所述多个频率上的所述多个混频器中的每个混频器的输出相加作为I/O输出；以及
(b)解串器，其被配置为集成在第二集成电路芯片中，该解串器包括：
(i)放大器，其用于对来自所述串行器的所述I/O输出进行放大；
(ii)两个混频器，它们处于多个频率中的每个频率上，并被配置为用于执行正交调幅(QAM)；
(iii)其中每个所述的混频器接收来自所述串行器的包含所述M个模拟信号的所述I/O输出，并接收90°异相调制载波；
(iv)低通滤波器，其耦接到每个所述混频器的输出端；以及
(v)多个数模转换器(DAC)，每个所述DAC接收来自每个所述低通滤波器的输入，并输出数字数据位；
(c)其中指定数量的并行数字数据位被转换为串行模拟信号，该串行模拟信号被配置为由所述串行器通过单独的I/O线路发送到第二芯片中的解串器，该解串器将模拟信息进行解串，使其返回到原始的并行数字数据位。
9.如权利要求8中所述的装置，其中所述的数模转换器和模数转换器操作两位或四位。
10.如权利要求8中所述的装置，其中所述的多个频率包含至少第一频率和第二频率。
11.如权利要求8中所述的装置，其中所述的多个频率包含至少四个频率。
12.如权利要求8中所述的装置，其中所述的正交调幅(QAM)是从下面的一组QAM阶中选择的，该组QAM阶包括：QAM8、QAM16、QAM32、QAM64、QAM128或QAM256。
13.如权利要求8中所述的装置，其中所述的正交调幅(QAM)将两个模拟消息信号编码到每个输出频率上的载波。
14.如权利要求8中所述的装置，其中所述的N个并行位包含至少8位。
15.一种用于芯片到芯片通信的串行器装置，其包括：
多个数模转换器(DAC)，其位于所述的串行器装置中，其中所述的DAC将N个并行位的数字数据转换为M个模拟信号，其中N是整数值，N至少比M大两倍；
两个混频器，它们处于多个频率中的每个频率上，并被配置为用于正交调幅(QAM)；
其中每个所述的混频器接收所述M个模拟信号中的一个模拟信号和90°异相调制载波；以及
加法器，其被配置为将处于所述多个频率上的所述多个混频器中的每个混频器的输出相加作为I/O输出，该I/O输出被配置为连接到解串器，解串器用于将串行模拟I/O输出信号转换回到N个并行位的数字数据。
16.如权利要求15中所述的装置，其中所述的数模转换器和模数转换器操作两位或四位。
17.如权利要求15中所述的装置，其中所述的多个频率包含至少第一频率和第二频率。
18.如权利要求15中所述的装置，其中所述的多个频率包含至少四个频率。
19.如权利要求15中所述的装置，其中所述的正交调幅(QAM)是从下面的一组QAM阶中选择的，该组QAM阶包括：QAM8、QAM16、QAM32、QAM64、QAM128或QAM256。
20.如权利要求15中所述的装置，其中所述的正交调幅(QAM)将两个模拟消息信号编码到每个输出频率上的载波。
21.如权利要求15中所述的装置，其中所述的N个并行位包含至少8位。
22.一种用于芯片到芯片通信的解串器装置，其包括：
放大器，其被配置为接收并放大串行模拟I/O信号，在该串行模拟I/O信号中N个并行位的数字数据包含在M个模拟信号中；
其中N是整数值，N至少比M大两倍；
两个混频器，它们处于多个频率的每个频率上，并被配置为用于正交调幅(QAM)；
其中的每个所述混频器接收包含M个模拟信号的所述串行模拟I/O信号，并接收90°异相调制载波；
低通滤波器，其耦接到每个所述混频器的输出端；以及
多个数模转换器(DAC)，每个所述DAC接收来自每个所述低通滤波器的输入，并将来自所述M个模拟信号输出为N个并行位的数字数据。
23.如权利要求22中所述的装置，其中所述的N个并行位包含至少8位，并且其中所述的数模转换器和模数转换器操作两位或四位。
24.如权利要求22中所述的装置，其中所述的多个频率包含至少第一频率和第二频率。
25.如权利要求22中所述的装置，其中所述的多个频率包含至少四个频率。
26.如权利要求22中所述的装置，其中所述的正交调幅(QAM)是从下面的一组QAM阶中选择的，该组QAM阶包括：QAM8、QAM16、QAM32、QAM64、QAM128或QAM256。
27.如权利要求22中所述的装置，其中所述的正交调幅(QAM)将两个模拟消息信号编码到每个输出频率上的载波。
CN201380057554.9A 2012-11-06 2013-10-22 用于基于多频qam方案的芯片到芯片连接的可扩展串行/解串行i/o Active CN104813590B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261723282P 2012-11-06 2012-11-06
US61/723,282 2012-11-06
PCT/US2013/066190 WO2014074300A1 (en) 2012-11-06 2013-10-22 Scalable serial/de-serial i/o for chip-to-chip connection based on multi-frequency qam scheme

Publications (2)

Publication Number Publication Date
CN104813590A true CN104813590A (zh) 2015-07-29
CN104813590B CN104813590B (zh) 2018-01-05

Family

ID=50685069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380057554.9A Active CN104813590B (zh) 2012-11-06 2013-10-22 用于基于多频qam方案的芯片到芯片连接的可扩展串行/解串行i/o

Country Status (5)

Country Link
US (1) US9369318B2 (zh)
EP (1) EP2918015A4 (zh)
CN (1) CN104813590B (zh)
TW (1) TWI596925B (zh)
WO (1) WO2014074300A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425918A (zh) * 2016-05-23 2017-12-01 中国移动通信集团湖南有限公司 一种基于qam的调制、解调方法及装置
CN109845113A (zh) * 2016-08-01 2019-06-04 Tsv链接公司 多通道高速缓存存储器和系统存储器设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10721114B2 (en) * 2017-11-23 2020-07-21 Huawei Technologies Co., Ltd. Method and system for symbol sequence generation and transmission for non-orthogonal multiple access transmission

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200807978A (en) * 2006-06-16 2008-02-01 Focus Enhancements Inc Orthogonal frequency multiplexing
US20090058475A1 (en) * 2006-03-30 2009-03-05 Posdata Co., Ltd. Apparatus and method for digital frequency up-conversion

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9617598D0 (en) * 1996-08-22 1996-10-02 Philips Electronics Nv M-ary fsk receiver
KR100539929B1 (ko) * 2001-12-15 2005-12-28 삼성전자주식회사 디지털 주파수 변조기
KR100603608B1 (ko) * 2003-10-29 2006-07-24 한국전자통신연구원 지상파 디지털 텔레비젼 방송 시스템에서 동일채널중계기의 시간지연을 줄이기 위한 복조 장치 및 그 방법
US7009447B2 (en) * 2003-11-25 2006-03-07 Intel Corporation Outphasing modulator
CN101151906A (zh) * 2005-01-28 2008-03-26 汤姆森特许公司 实时帧编码的方法和装置
US8825099B2 (en) * 2007-01-09 2014-09-02 Qualcomm Incorporated CQI reporting for MIMO transmission in a wireless communication system
KR20120062231A (ko) * 2010-12-06 2012-06-14 한국전자통신연구원 무선통신 시스템의 전송 장치, 수신 장치, 전송 방법 및 수신 방법
KR20130120727A (ko) * 2012-04-26 2013-11-05 한국전자통신연구원 해상 무선 통신에서의 멀티 대역 ｒｆ 신호 생성 방법 및 그 장치
US9137069B2 (en) * 2012-08-07 2015-09-15 Intel Deutschland Gmbh Systems and methods to frequency shift unwanted signal components

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090058475A1 (en) * 2006-03-30 2009-03-05 Posdata Co., Ltd. Apparatus and method for digital frequency up-conversion
TW200807978A (en) * 2006-06-16 2008-02-01 Focus Enhancements Inc Orthogonal frequency multiplexing

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
，M-C FRANK CHANG: "Multiband RF-interconnect for CMP inter-core communications", 《SOLID-STATE AND INTEGRATED-CIRCUIT TECHNOLOGY，2008》 *
恩智浦半导体: "JESD204A 传输层", 《JEDEC JESD204A数据转换器接口技术分析》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425918A (zh) * 2016-05-23 2017-12-01 中国移动通信集团湖南有限公司 一种基于qam的调制、解调方法及装置
CN109845113A (zh) * 2016-08-01 2019-06-04 Tsv链接公司 多通道高速缓存存储器和系统存储器设备
CN109845113B (zh) * 2016-08-01 2023-05-09 Tsv链接公司 多通道高速缓存存储器和系统存储器设备

Also Published As

Publication number Publication date
TW201419807A (zh) 2014-05-16
EP2918015A1 (en) 2015-09-16
US9369318B2 (en) 2016-06-14
US20150312070A1 (en) 2015-10-29
CN104813590B (zh) 2018-01-05
WO2014074300A1 (en) 2014-05-15
EP2918015A4 (en) 2016-07-13
TWI596925B (zh) 2017-08-21

Similar Documents

Publication Publication Date Title
JP5562422B2 (ja) 電力線通信装置
US8130814B2 (en) Orthogonal code division multiplex CCK (OCDM-CCK) method and apparatus for high data rate wireless LAN
KR100966896B1 (ko) 전력선 채널 적응형 통신 시스템
US20100171562A1 (en) Apparatus and method for modulation and demodulation using frequency selective baseband
RU2002122403A (ru) Схема сопряжения между цифровой и аналоговой схемами
KR20150121724A (ko) 신호 상태의 트랜지션시 클록 정보를 삽입하는 다중-와이어 시그널링을 위한 트랜스코딩 방법
EP1504543A2 (en) Data access arrangement using a high frequency transformer for electrical isolation
CN104813590A (zh) 用于基于多频qam方案的芯片到芯片连接的可扩展串行/解串行i/o
JP2014506414A (ja) 直交変調システムを使用する無線音声装置
JP2011514115A (ja) 周波数選択的ベースバンドを使用する変復調装置、及びこれを利用した送受信装置
US9712368B2 (en) Differential current mode low latency modulation and demodulation for chip-to-chip connection
WO2013143090A1 (zh) 一种实现多通道同步并行传输的方法和系统
CN104054312A (zh) 基于多相调制生成输出信号的发射机前端装置
CN102014092A (zh) 一种基于级联模式的四进制msk调制方法及装置
US20040086028A1 (en) DSSS and CCK baseband decoding device and method
WO2012024824A1 (zh) 基于数字信号编码的第五代宽带无线通信的方法及系统
JP2014093682A (ja) 通信システム
CN116016087A (zh) 一种基于正交幅度调制提高数字隔离器中信号传输效率的方法
TWI737080B (zh) 分集性光通訊解調系統、方法及非暫存性電腦可讀取記錄媒體
KR100478255B1 (ko) Ｃｄｍａ 통신에서 전송율을 향상시키고 비트 에러율을개선한 변조 및 복조 방법
WO2009001233A1 (en) Power-efficient transmitter for magnetic link
EP1557993A2 (en) System and method for simplifying analogue processing in a transmitter
Singh SIGNAL ENCODING TECHNIQUES: A COMPREHENSIVE ANALYSIS OF ENCODING SCHEMES FOR EFFICIENT AND SECURE DIGITAL COMMUNICATION
JP2005051328A (ja) 送信機、通信システム及びシンボル送信方法
KR20060071558A (ko) 다중코드 코드분할 다중접속 시스템의 ｑａｍ 변조 방법및 복조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant