TW201419807A - 用於基於多頻率正交振幅調變方案之晶片對晶片連接的可縮放串列／解串列輸入／輸出 - Google Patents

用於基於多頻率正交振幅調變方案之晶片對晶片連接的可縮放串列／解串列輸入／輸出 Download PDF

Info

Publication number
TW201419807A
TW201419807A TW102139523A TW102139523A TW201419807A TW 201419807 A TW201419807 A TW 201419807A TW 102139523 A TW102139523 A TW 102139523A TW 102139523 A TW102139523 A TW 102139523A TW 201419807 A TW201419807 A TW 201419807A
Authority
TW
Taiwan
Prior art keywords
analog
qam
mixers
frequencies
output
Prior art date
Application number
TW102139523A
Other languages
English (en)
Other versions
TWI596925B (zh
Inventor
Sheau Jiung Lee
Mau-Chung Frank Chang
Yang-Hyo Kim
Original Assignee
Univ California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ California filed Critical Univ California
Publication of TW201419807A publication Critical patent/TW201419807A/zh
Application granted granted Critical
Publication of TWI596925B publication Critical patent/TWI596925B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本文揭露一串列化器和解串列化器電路，其尤其非常適合用來將數位資料從一積體電路(晶片)傳遞至另一個積體電路(晶片)，用以實施晶片對晶片通訊。該等電路是可縮放的，且使用一多頻率正交振幅調變(QAM)機制來將數位資料位元從一並列形式轉換成一串列類比串流，用來通過一晶片I/O連接傳遞。該串列化器具有多個數位至類比轉換器(DAC)，該等數位至類比轉換器之輸出在多個頻率下於QAM內被引導至QAM混合器輸入，該等QAM混合器之輸出被加總成一單一類比信號，用以通過一I/O連接傳遞。該解串列化器放大該類比信號，該類比信號被QAM混合器在不同頻率下接收，該等QAM混合器之輸出經低通濾波且轉換回並列數位資料位元。

Description

用於基於多頻率正交振幅調變方案之晶片對晶片連接的可縮放串列/ 解串列輸入/輸出 相關申請案之交互參照
本申請案係關於2012年11月6日申請之美國臨時專利申請案第61/723282號並以此主張優先權，其藉由參考方式整個併入本文。
本發明係在美國國家科學基金會授予之許可編號第CCF-0926127號下受美國政府資助而完成。美國政府對本發明擁有某些權利。
此專利文件中資料的一部分依美國及其他國家之著作權法受到著作權保護。本著作權的擁有者不反對任何人在本專利文件或本專利揭露出現在美國專利商標局可公開取得的檔案或記錄中時，對本專利文件或本專利揭露作複製，但除此之外保留所有任何的著作權權利。本著作權擁有者並不特此放棄任何其本身使此專利文件維持保密的權利，包含且不限於其本身依據37C.F.R.§1.14規定之權利。
發明領域
本案之技術大致屬於晶片對晶片通訊，且更特別 是基於在多個頻率之正交振幅調變(QAM)之一串列化器和解串列化器。
相關技術描述
傳統串列/解串列輸入/輸出是基於多工及解多工數位通訊。使用這些傳統方案來增加通訊頻帶寬需要增加時脈速率。因為一給定的製程技術在時脈速率上有其本身的限制，人們需要時常增加輸入/輸出連接之數目以增加頻帶寬，因此輸入/輸出之頻帶寬之增加伴隨者更高的製造成本之代價。這些成本在3D積體電路整合中甚至更進一步增加，如那些基於對於垂直互相連接之貫穿基板之通孔(TSV)者。由於基本物理或機械限制，對於輸入/輸出之TSV之數量是不可縮放的。高於每一單位面積TSV之某數量(或總體密度)，會造成薄的矽基板(約100微米/層)，其可能導致破裂。因此，此薄化現象可能嚴重地限制3D積體電路的層間通訊頻帶寬。
因此，存在對於具有更高通訊頻帶寬之晶片對晶片通訊電路之需求，且同時不需要一個對於增加時脈速率或額外的輸入/輸出連接。本發明滿足了此需求，且克服了以往晶片對晶片通訊拓樸技術的缺點。
本案串列化器/解串列化器使用多頻帶調變(例如正交振幅調變(QAM))以晶片對晶片(亦即積體電路裝置之間)方式，當作包含多頻率調變信號總和之一類比串列信 號來交換數位資料。在一第一晶片之輸入/輸出連接上的通訊響應於把資料串列化成一類比串流而被執行，該類比串流在一第二晶片被接收且被解串列化回原始並聯數位資料。多個頻帶，例如正交振幅調變發訊之頻帶，在單一輸入/輸出通道上同時被使用以便同時交換資料。這樣的同時資料傳輸允許增加資料傳輸頻寬，因為有更多頻帶在一單一輸入/輸出連接中被使用。晶片對晶片的互連，可藉由維持相同應用頻寬的同時減少互連數量來簡化，或是藉由維持相同輸入/輸出連接數量的同時增加應用頻寬來簡化。使用本案發明的串列化器/解串列化器，允許使用者提高通訊性能、或減少晶片製造的成本、或以上效益之結合。本發明的晶片對晶片通訊尤其非常適合於使用在進階三度空間晶片(3DIC)整合。
本發明之其他方面將在說明書下文提出，其中詳細描述是為了完整揭露本發明之較佳實施例，而不對本發明施以限制。
10、50、110‧‧‧實施例
12、52、112‧‧‧第一晶片
14、114‧‧‧連接
16、56、116‧‧‧第二晶片
18、58、118‧‧‧輸入
20a-d、60a-d、120a-d‧‧‧數位至類比轉換器/DAC
22a-d、38a-d、62a-h、84a-h、122a-d、138a-d‧‧‧混合器
24、26、64、66、68、70、124、126‧‧‧QAM調變器
28、72、128‧‧‧加法器
32、74、132‧‧‧放大器
34、134‧‧‧第一QAM解調變器
36、136‧‧‧第二QAM解調變器
40a-d、86a-h、140a-d‧‧‧低通濾波器
42a-d、88a-h、142a-d‧‧‧類比至數位轉換器/ADC
44、90、144‧‧‧資料
54‧‧‧連接/通道
76、78、80、82‧‧‧QAM解調變器
F1_I、F1_Q、F2_I、F2_Q、F3_I、F3_Q、F4_I、F4_Q‧‧‧90度異相調變載波
D0-D15‧‧‧位元
本發明藉由參考只用於例示性目的之附圖將會被更充分地瞭解。
圖1是根據本發明之一實施例之一雙頻率QAM16串列化器及解串列化器的示意圖，展示自一第一晶片傳遞數位資料之8個位元到第二晶片。
圖2A及圖2B是根據本發明之一實施例之一四頻率QAM 16串列化器及解串列化器的示意圖，展示自一第一 晶片傳遞數位資料之16個位元到第二晶片。
圖3是根據本發明之一實施例之一雙頻率QAM 256串列化器及解串列化器的示意圖，展示自一第一晶片傳送數位資料之16個位元到第二晶片。
圖1繪示在一輸入/輸出連接14上之第一晶片12到一第二晶片16之間的晶片對晶片通訊之一實施例10。藉著將並列數位資料(具有N個位元)串列化到一類比信號(M個類比信號之總和)上，且傳送此類比信號到一第二晶片，該類比信號於第二晶片中被解串列化回並列數位資料，來完成該晶片對晶片通訊。此實施例中之通訊使用由一正交振幅調變(例如QAM)體系編碼的多個(例如2個)頻帶，把經由一輸入輸出晶片連接的資料串列化及解串列化，而提供晶片對晶片通訊。本發明之實施例可以使用多於兩個頻帶，讓數位資料被編碼於其中。應知這些調變頻率之一可以為零，也就是直流。使用直流作為一調變頻率，可以減少需要的頻率產生電路，包含也同樣需要的鎖相電路(例如PLL)的數目。因為這些調變頻率的產生就類比調變和解調而言為習知技術，用以產生它們的電路將不呈現於本文中。
將理解的是，在此實施例中描述的QAM是一類比調變機制，其不同於使用在一數位串列化體系中的數位多工。在類比QAM中，兩個類比訊息信號藉由改變(調變)兩個載波以在每一個頻率通道上被傳遞。該兩個載波(典 型為正弦波)，彼此相位相差90度且因此被稱作正交載波。在一頻率通道上之輸出是相位調變(PM)和振幅調變(AM)之調變波的總和。為求描述的簡化，用於類比QAM之內部電路不作描述。將理解的是，已有大量QAM電路可用，且其技術已為熟於此技者熟知。
一個8位元並列輸入18呈現具有位元D0到D7，以位元對分組(亦即D0與D1、D2與D3、D4與D5、D6與D7)，每一對位元被一兩位元數位至類比轉換器(DAC)20a、20b、20c和20d接收。每一個來自該等DAC(20a、20b、20c和20d)的類比輸出被耦接至QAM混合器。DAC 20a的輸出在混合器22a於QAMI通道被接收，混合器22a也接收一90度異相調變載波F1_I，同時DAC 20b的輸出併同一90度異相調變載波F1_Q耦接至混合器22b的Q通道。混合器22a、22b皆關聯於QAM調變器24。同樣地，DAC 20c的輸出耦接至混合器22c，混合器22c也接收90度異相調變載波F2_I，而DAC 20d的輸出在位於混合器22d被接收，混合器22d也接收一90度異相調變載波F2_Q。混合器22c、22d皆關聯於QAM調變器26。兩QAM調變器24、26之該等混合器之輸出在加法器28被加總及透過I/O連接14自第一晶片12輸出。通過此調變過程，並列輸入因此被串列化成一串列輸出作為一類比信號。
在I/O連接14上之該類比信號較佳被提供一增益級來補償低通濾波器中的耗損之一放大器32接收。放大後的信號在一第一QAM解調變器34中被耦接至混合器38a、 38b，該等混合器分別接收90度異相調變載波F1_I、F1_Q。在一第二QAM解調變器36中，混合器38c、38d接收該放大信號以及90度異相調變載波F2_I、F2_Q。四個類比信號通道自混合器38a、38b、38c、38d輸出至低通濾波器40a、40b、40c和40d。該等低通濾波器可為任何期望的組態及階層(亦即第2階、第3階等等)。該等濾波器之輸出被兩位元類比至數位轉換器(ADC)42a、42b、42c和42d接收。來自每一對位元之資料44從ADC輸出。通過此解調變過程，類比串列輸入因此解串列化回一並列數位輸出。
應知某些實施例，例如在低雜訊狀況下之一足夠低扇出或高阻抗QAM混合器，可以在沒有放大器的情況下實施。也應該注意的是，在不背離本發明之教示的狀況下，低通濾波器可以被一峰值偵測器替代。
因此，圖1例示針對一第一晶片由QAM16的兩頻帶串列化至一I/O埠之一八位元並列輸入，來自第一晶片之輸出接著在一第二晶片被QAM16解調變器的兩頻帶解串列化回原始並列資料。然而應知，根據本發明之串列化及解串列化可以在不背離本發明之狀況下以若干不同方式實施。舉例而言且並非限制，上述實施例可藉由使用QAM16之四頻帶或QAM256之兩頻帶來按比例增加來串列化及解串列化並列資料之16位元，如下列段落中所描述者。
圖2A及圖2B例示一串列化器/解串列化器之一範例實施例50，其中在輸入/輸出通道54上，自圖2A中之一第一晶片52至圖2B中之一第二晶片56之通訊頻帶寬，利用 額外的頻帶來增加。將看出下文的應用在圖1呈現的電路上自8資料位元擴大至16資料位元。
一16位元並列輸入58於圖2A中呈現，具有位元D0到D15，以位元對分組(亦即D0與D1、D2與D3、D4與D5、......、D14與D15)，每一對位元由兩位元數位至類比轉換器(DAC)60a、60b、60c、......、60d接收。該等DAC(60a、60b、60c、......、60d)之每一類比輸出被耦接至QAM混合器輸入(對於每一QAM之Q和I輸入)。尤其，DAC 60a之輸出被耦接到混合器62a，混合器62a也接收一90度異相調變載波F1_I，而DAC 60b之輸出被耦接到混合器62b，混合器62b也接收一90度異相調變載波F1_Q。混合器22a、22b皆關聯於QAM調變器64。以相似的方式，DAC 60c、60d之輸出被耦接到混合器62c、62d，混合器62c、62d也分別接收90度異相調變載波F2_I、F2_Q。混合器62c、62d皆關聯於QAM調變器66。
以同樣的方式，QAM調變器68具有混合器62e、62f，混合器62e、62f也分別接收異相調變載波F3_I、F3_Q，而QAM調變器70具有混合器62g、62h且分別使用90度異相調變載波F4_I、F4_Q。
QAM調變器64、66、68、70之混合器的輸出在加法器72被加總，且通過I/O連接54自第一晶片52輸出至第二晶片56。通過這調變過程，該16位元並列輸入因此串列化成一串列輸出作為一類比信號。
通過I/O連接54輸出的該類比信號較佳被圖2B中 之一放大器74接收，放大器74提供一增益級來補償一後續低通濾波器的耗損。放大後的信號併同QAM解調變器76、78、80、82中之90度異相調變載波F1_I、F1_Q、F2_I、F2_Q、F3_I、F3_Q、F4_I、F4_Q，分別耦接至混合器84a、84b、84c、......、84h。這些QAM解調變器之八個類比輸出接著在被兩位元類比至數位轉換器(ADC)88a、88b、88c、......、88h接收之前，通過低通濾波器86a、86b、86c、......、86h而被過濾。來自八對位元之資料90從該等ADC輸出。通過這解調變過程，類比串列輸入因此被解串列化回16數位資料位元之原始並列輸出之一輸出。
圖3例示一串列化器/解串列化器之範例實施例110，其中頻寬在一I/O連接114上之第一晶片112至一第二晶片116之間藉由使用一較高階QAM來增加。應知，已有多種形式之QAM可用，且可配合本發明使用，可被選擇來使用之較常見形式之一些包含：QAM8、QAM16、QAM32、QAM64、QAM128、和QAM256。將理解的是，QAM在I-Q平面內平均地分佈資訊，以及較高階之QAM包含在群集中間隔更緊密的資訊。因此，較高階QAM允許每個符號傳送更多位元，但如果該群集之能量維持相同，群集上的多個點會更接近，且傳送變得更易受到雜訊的影響。也應知的是，根據本發明，調變和解調變可使用其他形式之多頻類比調變-解調變來執行。可被使用之其他形式的多頻調變之例子包含脈衝寬度調變(PWM)、頻率偏移調整(FSK)、跳頻、擴展頻譜等等。
16位元的並列數位資料輸入118呈現具有位元D0到D15，以半位元組(亦即4位元)分組(亦即D0-D3、D4-D7、D8-D11、D12-D15)，每一半位元組之位元被四位元數位至類比轉換器(DAC)120a、120b、120c和120d接收。DAC(120a、120b、120c和120d)之每一類比輸出被耦接至QAM混合器。詳言之，DAC 120a之輸出被耦接至混合器122a，混合器122a也接收一90度異相調變載波F1_I，而DAC 120b之輸出併同一90度異相調變載波F1_Q被耦接至混合器122b。混合器122a、122b皆關聯於QAM調變器124。同樣地，DAC 120c、120d之輸出分別被耦接至混合器122c、122d，混合器122c、122d也接收90度異相調變載波F2_I、F2_Q。混合器122c、122d皆關聯於QAM調變器126。二QAM調變器124、126之混合器之輸出在加法器128被加總，且經由I/O連接114自第一晶片112輸出到第二晶片116。使用此發明的調變過程，並列數位輸入因此串列化成一串列輸出作為一類比信號。
在I/O連接114上之該類比信號較佳被提供一增益級來補償低通濾波器中的損失之一放大器132接收。放大後的信號被耦接至一第一QAM解調變器134內之混合器138a、138b，混合器138a、138b分別接收90度異相調變載波F1_I、F1_Q。在一第二QAM解調變器136內，混合器138c、138d接收該放大信號以及90度異相調變載波F2_I、F2_Q。四類比信號通道在被四位元類比至數位轉換器(ADC)142a、142b、142c和142d接收前，自混合器138a、138b、 138c、138d輸出至低通濾波器140a、140b、140c和140d。包含來自該等ADC之半位元組之資料144被輸出成為在此以該等16位元呈現之並列數位資料。因此，圖3已呈現數位資料之原始16位元被串列化、在晶片外傳遞、解串列化、及轉換回並列數位資料之16位元。
上述圖2和圖3之例子示例了本發明藉由使用更多QAM之頻率通道、或較高階QAM編碼、或更多QAM頻率通道和較高階QAM編碼之一結合，可以縮放到一期望的位元數量。也應理解的是，其他多頻率類比調變技術(例如脈衝寬度調變(PWM)、頻率偏移調整(FSK)、跳頻、擴展頻譜等等)在不背離本發明之情況下，可代替QAM被使用。上述示例電路可在任何裝置技術中被實施，且尤其非常適合用來使用在進階矽製程技術，諸如28nm或小於28nm之製程技術。
本發明之獨特的多頻率(或頻帶)串列化器和解串列化器對現有技術提供眾多優勢。尤其，此新範例突破矽製程要求進階製程節點或大量節點以增加頻帶寬的限制。使用任何給定的裝置製程，建議的方案藉由使用結合的頻帶和QAM調變可以增加資料傳送頻帶寬。因為CMOS技術更進一步縮放，附加的電路成本變得相當微不足道。在進階晶片上系統(SoC)設計中，在維持相同頻帶寬的同時藉由應用本發明之教示，龐大的I/O連接之數量以五(X5)之至少一個因數減少。另一個選項是維持相同I/O數量，但以同樣因數(例如X5)增加頻帶寬，因為I/O數量在製程技術提 升時沒有縮減。一組合方法當然可以用本發明來形成，因此在頻寬上提供超過兩倍的增加，及在I/O數量上提供超過兩倍的減少。此創新I/O電路方案不僅改進了晶片對晶片I/O性能，也減少了製造成本。
根據上述的討論，將理解的是本發明可以用多種方式實施，包含以下應用：
1.一種用以串列化及解串列化晶片對晶片通訊之裝置，包含：一串列化器，組配來整合在一第一積體電路晶片內，包含：多個數位至類比轉換器(DAC)，組配來將數位資料之N個並列位元轉換成M個類比信號，其中N是至少M的兩倍大之一整數值；在多個頻率之每一頻率下之一或多個混合器，組配來執行類比調變；其中各該混合器接收該等M個類比信號之一個和一調變載波；以及一加法器，組配來將在該等多個頻率下之該等多個混合器之每一個的輸出加總成一I/O輸出；一解串列化器，組配來整合在一第二積體電路晶片內，包含：一放大器，組配來放大該串列化器之該I/O輸出；在多頻率之每一頻率下之一或多個混合器，組配來執行類比解調變；其中各該混合器接收含有該等M個類比信號之該串列化器之該I/O輸出，以及一調變載波；一低通濾波器耦接至各該混合器之一輸出；多個數位至類比轉換器(DAC)，各該DAC接收各該低通濾波器之輸入，以及輸出數位資料位元；以及其中一給定數量的並列數位資料位元被轉換成一串列類比信號，組配來被該串列化器通過一單一I/O線路傳遞至一第二晶片中之一解 串列化器，該解串列化器將類比資訊解串列化回原始並列數位資料位元。
2.如前述實施例之任何一個之裝置，其中該數位至類比和類比至數位轉換器以至少兩位元操作。
3.如前述實施例之任何一個之裝置，其中該等多個頻率包含至少一第一頻率和一第二頻率。
4.如前述實施例之任何一個之裝置，其中該多頻率包含至少四個頻率。
5.如前述實施例之任何一個之裝置，其中該等類比調變和解調變藉由使用正交振幅調變(QAM)之一調變器或解調變器來執行；其中該調變載波包含一90度異相調變載波；以及其中使用QAM之各該調變器或解調變器，具有該等混合器之兩個供一Q和一I通道用。
6.如前述實施例之任何一個之裝置，其中該正交振幅調變(QAM)是從由QAM8、QAM16、QAM32、QAM64、QAM128或QAM256組成之QAM階之群組選出。
7.如前述實施例之任何一個之裝置，其中該等N個並列位元包含至少8個位元。
8.一種用以串列化和解串列化晶片對晶片通訊之裝置，包含：一串列化器組配來整合在一第一積體電路晶片內，包含：在該串列化器中之多個數位至類比轉換器(DAC)，其中該等DAC將數位資料之N個並列位元轉換成M個類比信號，其中N是M的至少兩倍大之一整數值；在多個頻率之每一頻率下之兩混合器，組配用以正交振幅調變 (QAM)；其中各該混合器接收該等M個類比信號之一、和一90度異相調變載波；以及一加法器組配來把在該等多頻率下之將該等多個混合器之每一個的輸出加總成一I/O輸出；一解串列化器組配來整合在一第二積體電路晶片內，包含：一放大器組配來放大該串列化器之該I/O輸出；在多頻率之每一頻率下之兩混合器，組配用於正交振幅解調變；其中各該混合器接收包含該等M個類比信號之該串列化器之該I/O輸出、和一90度異相調變載波；一低通濾波器耦接至各該混合器之輸出；多個數位至類比轉換器(DAC)，各該DAC接收各該低通濾波器之輸入，且輸出數位資料位元；以及其中一給定數量之並列數位資料位元被轉換成一串列類比信號，組配來藉由該串列化器通過一單一I/O線路傳遞至一第二晶片中之一解串列化器，該解串列化器將類比資訊解串列化回原始並列數位資料位元。
9.如前述實施例之任何一個之裝置，其中該數位至類比和類比至數位轉換器以二或四個位元操作。
10.如前述實施例之任何一個之裝置，其中該等多個頻率包含至少一第一頻率和一第二頻率。
11.如前述實施例之任何一個之裝置，其中該等多個頻率包含至少四個頻率。
12.如前述實施例之任何一個之裝置，其中該正交振幅調變(QAM)係從由QAM8、QAM16、QAM32、QAM64、QAM128或QAM256組成之QAM階之群組選出。
13.如前述實施例之任何一個之裝置，其中該正 交振幅調變(QAM)在每一輸出頻率下編碼兩類比訊息信號至載波中。
14.如前述實施例之任何一個之裝置，其中該等N個並列位元包含至少8個位元。
15.一種用於晶片對晶片通訊之串列化器，包含：在該串列化器裝置中之多個數位至類比轉換器(DAC)，其中該DAC將數位資料之N個並列位元轉換成M個類比信號，其中N是M的至少兩倍大之一整數值；在多個頻率之每一頻率下之兩混合器，組配用於正交振幅調變(QAM)；其中各該混合器接收該等M個類比信號之一、和一90度異相調變載波；以及一加法器組配來把在該等多個頻率下之將該等多個混合器之每一個的輸出加總成一I/O輸出，此I/O輸出係組配成供連接至一解串列化器，用以將串列類比I/O輸出信號轉換回數位資料之N個並列位元。
16.如前述實施例之任何一個之裝置，其中之數位至類比和類比至數位轉換器以二或四個位元操作。
17.如前述實施例之任何一個之裝置，其中該等多個頻率包含至少一第一頻率和一第二頻率。
18.如前述實施例之任何一個之裝置，其中該等多個頻率包含至少四個頻率。
19.如前述實施例之任何一個之裝置，其中該正交振幅調變(QAM)係從由QAM8、QAM16、QAM32、QAM64、QAM128或QAM256組成之QAM階之群組選出。
20.如前述實施例之任何一個之裝置，其中該正 交振幅調變(QAM)在每一輸出頻率下編碼兩類比訊息信號至載波中。
21.如前述實施例之任何一個之裝置，其中該等N個並列位元包含至少8個位元。
22.一種用於晶片對晶片通訊之解串列化器裝置，包含：一放大器，組配來接收和放大一串列類比I/O信號，該信號中之數位資料之N個並列位元係包含在M個類比信號內；其中N是M的至少兩倍大之一整數值；在多個頻率之每一頻率下之兩混合器，組配用於正交振幅解調變；其中各該混合器接收包含M個類比信號之該串列類比I/O信號、和一90度異相調變載波；一低通濾波器耦接至各該混合器之輸出；以及多個數位至類比轉換器(DAC)，各該DAC接收各該低通濾波器之輸入，且從該等M個類比信號輸出數位資料作為N個並列位元。
23.如前述實施例之任何一個之裝置，其中該等N個並列位元包含至少8個位元，以及其中之數位至類比和類比至數位轉換器以二或四個位元操作。
24.如前述實施例之任何一個之裝置，其中該等多個頻率包含至少一第一頻率和一第二頻率。
25.如前述實施例之任何一個之裝置，其中該等多個頻率包含至少四個頻率。
26.如前述實施例之任何一個之裝置，其中該正交振幅調變(QAM)係從由QAM8、QAM16、QAM32、QAM64、QAM128或QAM256組成之QAM階之群組選出。
27.如前述實施例之任何一個之裝置，其中該正交振幅調變(QAM)在每一輸出頻率下編碼兩類比訊息信號至載波中。
儘管上述描述包含許多細節，這些細節不應被詮釋為對本發明之範疇加以限制，而是僅提供本發明一些目前較佳實施例之示例。因此，將理解的是，本發明之範疇充分涵蓋其他對熟於此技者將顯而易見的實施例，及本發明之範疇因此不被後附申請專利範圍以外的條件限制，其中除非明確地聲明，以單數形提及一元件時並不是要表示「一個和只有一個」，而是表示「一個或更多個」。熟於此技者所知悉的上述較佳實施例之元件之所有結構上和功能上的等效元件，在本文中藉由參考方式明確地納入，以及意欲為本申請專利範圍涵蓋。此外，不需要欲被本申請專利範圍涵蓋的一個裝置或方法針對本發明試圖解決之每一個問題。再者，在目前揭露的發明中之元件、構件、或方法步驟並不欲貢獻於大眾，無論該元件、構件、或方法步驟是否明確地詳述於申請專利範圍中。本文之申請專利範圍元件不欲依美國專利法35 U.S.C.第112條第六段之規定來詮釋，除非該元件明確地使用「用以……之裝置」的用語詳述。
所有本文描述之元件、部件和步驟較佳被包含。應了解的是，這些元件、部件和步驟之任何一個可如同熟於此技者將顯而易見地，被其他元件、部件和步驟取代或一起刪除。
作為一個歸納的總結，本文揭露至少一串列化器和解串列化器電路，其尤其非常適合用來將數位資料從一積體電路(晶片)傳遞至另一個積體電路(晶片)，用以實施晶片對晶片通訊。該等電路是可縮放的，且使用一多頻率正交振幅調變(QAM)機制來將數位資料位元從一並列形式轉換成一串列類比串流，用來通過一晶片I/O連接傳遞。該串列化器具有多個數位至類比轉換器(DAC)，該等數位至類比轉換器之輸出在多個頻率下於QAM內被引導至QAM混合器輸入，該等QAM混合器之輸出被加總成一單一類比信號，用以通過一I/O連接傳遞。該解串列化器放大該類比信號，該類比信號被QAM混合器在不同頻率下接收，該等QAM混合器之輸出經低通濾波且轉換回並列數位資料位元。
10‧‧‧實施例
12‧‧‧第一晶片
14‧‧‧連接
16‧‧‧第二晶片
18‧‧‧輸入
20a-d‧‧‧數位至類比轉換器/DAC
22a-d、38a-d‧‧‧混合器
24、26‧‧‧QAM調變器
28‧‧‧加法器
32‧‧‧放大器
34‧‧‧第一QAM解調變器
36‧‧‧第二QAM解調變器
40a-d‧‧‧低通濾波器
42a-d‧‧‧類比至數位轉換器/ADC
44‧‧‧資料
D0-7‧‧‧位元
F1_I、F1_Q、F2_I、F2_Q‧‧‧90度異相調變載波

Claims (27)

  1. 一種用以串列化和解串列化晶片對晶片通訊之裝置，包含：(a)一串列化器，組配來整合在一第一積體電路晶片內，包含：(i)多個數位至類比轉換器(DAC)，組配來將數位資料之N個並列位元轉換成M個類比信號，其中N是M的至少兩倍大之一整數值；(ii)在多個頻率之每一頻率下之一或多個混合器，組配來執行類比調變；(iii)其中各該混合器接收該等M個類比信號之一、和一調變載波；以及(iv)一加法器，組配來把在該等多個頻率下之該等多個混合器之每一個的輸出加總成一I/O輸出；以及(b)一解串列化器，組配來整合在一第二積體電路晶片內，包含：(i)一放大器，組配來放大該串列化器之該I/O輸出；(ii)在多個頻率之每一頻率下之一或多個混合器，組配來執行類比解調變；(iii)其中各該混合器接收包含該等M個類比信號之該串列化器之該I/O輸出、和一調變載波；(iv)一低通濾波器，耦接至各該混合器之一輸出；以 及(v)多個數位至類比轉換器(DAC)，各該DAC接收各該低通濾波器之輸入，且輸出數位資料位元；(c)其中一給定數量之並列數位資料位元被轉換成一串列類比信號，組配來被該串列化器通過一單一I/O線路傳遞至一第二晶片中之一解串列化器，該解串列化器將類比資訊解串列化回原始並列數位資料位元。
  2. 如請求項1之裝置，其中該等數位至類比及類比至數位轉換器以二或四位元操作。
  3. 如請求項1之裝置，其中該等多個頻率包含至少一第一頻率和一第二頻率。
  4. 如請求項1之裝置，其中該等多個頻率包含至少四個頻率。
  5. 如請求項1之裝置：其中該等類比調變和解調變由使用正交振幅調變(QAM)之一調變器或解調變器執行；其中該調變載波包含一90度異相調變載波；以及其中使用QAM之各該調變器或解調變器具有該等混合器之兩個，供一Q和一I通道用。
  6. 如請求項5之裝置，其中該正交振幅調變(QAM)係從由QAM8、QAM16、QAM32、QAM64、QAM128或QAM256組成之QAM階之群組選出。
  7. 如請求項1之裝置，其中該等N個並列位元包含至少8個位元。
  8. 一種用以串列化和解串列化晶片對晶片通訊之裝置，包含：(a)一串列化器，組配來整合在一第一積體電路晶片內，包含：(i)在該串列化器中之多個數位至類比轉換器(DAC)，其中該等DAC將數位資料之N個並列位元轉換成M個類比信號，其中N是M至少兩倍大之一整數值；(ii)在多個頻率之每一個頻率下之兩混合器，組配來執行正交振幅調變(QAM)；(iii)其中各該混合器接收該等M個類比信號之一、和一90度異相調變載波，以及(iv)一加法器，組配來把在該等多個頻率下之該等多個混合器之每一個的輸出加總成一I/O輸出；以及(b)一解串列化器，組配來整合在一第二積體電路晶片內，包含：(i)一放大器，組配來放大該串列化器之該I/O輸出；(ii)在多個頻率之每一頻率下之兩個混合器，組配用於正交振幅解調變；(iii)其中各該混合器接收包含該等M個類比信號之該串列化器之該I/O輸出、和一90度異相調變載波；(iv)一低通濾波器，耦接至各該混合器之一輸出；以 及(v)多個數位至類比轉換器(DAC)，各該DAC接收各該低通濾波器之輸入，且輸出數位資料位元；(c)其中一給定數量之並列數位資料位元被轉換成一串列類比信號，組配來被該串列化器通過一單一I/O線路傳遞至一第二晶片中之一解串列化器，該解串列化器將類比資訊解串列化回原始並列數位資料位元。
  9. 如請求項8之裝置，其中該等數位至類比及類比至數位轉換器以二或四位元操作。
  10. 如請求項8之裝置，其中該等多個頻率包含至少一第一頻率和一第二頻率。
  11. 如請求項8之裝置，其中該等多個頻率包含至少四個頻率。
  12. 如請求項8之裝置，其中該正交振幅調變(QAM)係從由QAM8、QAM16、QAM32、QAM64、QAM128或QAM256組成之QAM階之群組選出。
  13. 如請求項8之裝置，其中該正交振幅調變(QAM)在每一輸出頻率下編碼兩類比訊息信號至載波中。
  14. 如請求項8之裝置，其中該等N個並列位元包含至少8個位元。
  15. 一種用於晶片對晶片通訊之串列化器裝置，包含：在該串列化器裝置中之多個數位至類比轉換器(DAC)，其中該等DAC將數位資料之N個並列位元轉 換成M個類比信號，其中N是M至少兩倍大之一整數值；在多個頻率之每一個頻率下之兩混合器，組配用於正交振幅調變(QAM)；其中各該混合器接收該等M個類比信號之一、和一90度異相調變載波，以及一加法器，組配來把在該等多個頻率下之該等多個混合器之每一個的輸出加總成一I/O輸出，此I/O輸出組配成供連接至一解串列化器，用以將串列類比I/O輸出信號轉換回數位資料之N個並列位元。
  16. 如請求項15之裝置，其中之數位至類比及類比至數位轉換器以二或四位元操作。
  17. 如請求項15之裝置，其中該等多個頻率包含至少一第一頻率和一第二頻率。
  18. 如請求項15之裝置，其中該等多個頻率包含至少四個頻率。
  19. 如請求項15之裝置，其中該正交振幅調變(QAM)係從由QAM8、QAM16、QAM32、QAM64、QAM128或QAM256組成之QAM階之群組選出。
  20. 如請求項15之裝置，其中該正交振幅調變(QAM)在每一輸出頻率下編碼兩類比訊息信號至載波中。
  21. 如請求項15之裝置，其中該等N個並列位元包含至少8個位元。
  22. 一種用於晶片對晶片通訊之解串列化器裝置，包含： 一放大器，組配來接收和放大一串列類比I/O信號，該信號中之數位資料之N個並列位元係包含在M個類比信號內；其中N是M至少兩倍大之一整數值；在多個頻率之每一頻率下之兩混合器，組配用於正交振幅解調變；其中各該混合器接收包含M個類比信號之該串列類比I/O信號、和一90度異相調變載波；一低通濾波器，耦接至各該混合器之輸出；以及多個數位至類比轉換器(DAC)，各該DAC接收各該低通濾波器之輸入，且從該等M個類比信號輸出數位資料作為N個並列位元。
  23. 如請求項22之裝置，其中該等N個並列位元包含至少8個位元，以及其中之數位至類比和類比至數位轉換器以二或四個位元操作。
  24. 如請求項22之裝置，其中該等多個頻率包含至少一第一頻率和一第二頻率。
  25. 如請求項22之裝置，其中該等多個頻率包含至少四個頻率。
  26. 如請求項22之裝置，其中該正交振幅調變(QAM)係從由QAM8、QAM16、QAM32、QAM64、QAM128或QAM256組成之QAM階之群組選出。
  27. 如請求項22之裝置，其中該正交振幅調變(QAM)在每一輸出頻率下編碼兩類比訊息信號至載波中。
TW102139523A 2012-11-06 2013-10-31 用於基於多頻率正交振幅調變方案之晶片對晶片連接的可縮放串列／解串列輸入／輸出 TWI596925B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261723282P 2012-11-06 2012-11-06

Publications (2)

Publication Number Publication Date
TW201419807A true TW201419807A (zh) 2014-05-16
TWI596925B TWI596925B (zh) 2017-08-21

Family

ID=50685069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139523A TWI596925B (zh) 2012-11-06 2013-10-31 用於基於多頻率正交振幅調變方案之晶片對晶片連接的可縮放串列／解串列輸入／輸出

Country Status (5)

Country Link
US (1) US9369318B2 (zh)
EP (1) EP2918015A4 (zh)
CN (1) CN104813590B (zh)
TW (1) TWI596925B (zh)
WO (1) WO2014074300A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425918A (zh) * 2016-05-23 2017-12-01 中国移动通信集团湖南有限公司 一种基于qam的调制、解调方法及装置
WO2018026562A1 (en) * 2016-08-01 2018-02-08 Tsvlink Corporation A multiple channel cache memory and system memory device
US10721114B2 (en) * 2017-11-23 2020-07-21 Huawei Technologies Co., Ltd. Method and system for symbol sequence generation and transmission for non-orthogonal multiple access transmission

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9617598D0 (en) * 1996-08-22 1996-10-02 Philips Electronics Nv M-ary fsk receiver
KR100539929B1 (ko) * 2001-12-15 2005-12-28 삼성전자주식회사 디지털 주파수 변조기
KR100603608B1 (ko) * 2003-10-29 2006-07-24 한국전자통신연구원 지상파 디지털 텔레비젼 방송 시스템에서 동일채널중계기의 시간지연을 줄이기 위한 복조 장치 및 그 방법
US7009447B2 (en) * 2003-11-25 2006-03-07 Intel Corporation Outphasing modulator
US20090003454A1 (en) * 2005-01-28 2009-01-01 John William Richardson Method and Apparatus for Real-Time Frame Encoding
KR100780669B1 (ko) * 2006-03-30 2007-11-30 포스데이타 주식회사 디지털 주파수 상향 변환 장치 및 방법
US20080123515A1 (en) * 2006-06-16 2008-05-29 Boehlke Kenneth A Orthogonal frequency multiplexing
US8825099B2 (en) * 2007-01-09 2014-09-02 Qualcomm Incorporated CQI reporting for MIMO transmission in a wireless communication system
KR20120062231A (ko) * 2010-12-06 2012-06-14 한국전자통신연구원 무선통신 시스템의 전송 장치, 수신 장치, 전송 방법 및 수신 방법
KR20130120727A (ko) * 2012-04-26 2013-11-05 한국전자통신연구원 해상 무선 통신에서의 멀티 대역 ｒｆ 신호 생성 방법 및 그 장치
US9137069B2 (en) * 2012-08-07 2015-09-15 Intel Deutschland Gmbh Systems and methods to frequency shift unwanted signal components

Also Published As

Publication number Publication date
CN104813590B (zh) 2018-01-05
US9369318B2 (en) 2016-06-14
EP2918015A4 (en) 2016-07-13
TWI596925B (zh) 2017-08-21
US20150312070A1 (en) 2015-10-29
CN104813590A (zh) 2015-07-29
EP2918015A1 (en) 2015-09-16
WO2014074300A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
US8542773B2 (en) Digital RF converter, digital RF modulator and transmitter including the same
US8890608B2 (en) Digital input class-D audio amplifier
TWI596925B (zh) 用於基於多頻率正交振幅調變方案之晶片對晶片連接的可縮放串列／解串列輸入／輸出
CA2160592A1 (en) Balanced modulator-transmitter
CA2213156A1 (en) One bit digital quadrature vector modulator
JP2529197B2 (ja) 直角振幅変調方法及び装置
JPS6177452A (ja) 多値直交振幅変調方法および装置
US7710299B2 (en) System and method providing channel multiplexing for analog-to-digital conversion
GB2266204A (en) Low noise transmission of output data from a delta-sigma modulator
US20070262894A1 (en) Circuit For Reconstructing an Analog Signal From a Digital Signal and Transmission System, Particularly For Wcdma Cellular Telephony, Including Such Circuit
US8018363B2 (en) Nonlinear mapping in digital-to-analog and analog-to-digital converters
WO1998044687A1 (fr) Modem utilisant une barriere isolante capacitive et un coupleur insolant, et circuit integre utilise par ce modem
US9712368B2 (en) Differential current mode low latency modulation and demodulation for chip-to-chip connection
US9077391B2 (en) Transmitter front-end device for generating output signals on basis of polyphase modulation
US9065472B1 (en) Multi-function reconfigurable delta sigma DAC
WO1994026050A1 (fr) MODULATEUR DQPSK A DECALAGE π/4
WO1996015585A1 (en) Rf transmitter
US20020140593A1 (en) A non-return- to- zero dac using reference sine wave signals
KR20080089277A (ko) 디지털 변조를 위한 시스템 및 방법
CN100454757C (zh) 频率调变传输装置
US9426016B2 (en) Self track scheme for multi frequency band serializer de-serializer I/O circuits
US4461011A (en) Method and apparatus for converting binary information into a high density single-sideband signal
US9213761B1 (en) Electronic systems and methods for integrated, automatic, medium-quality audio
US10720928B1 (en) Frequency agile modulator
KR100478255B1 (ko) Ｃｄｍａ 통신에서 전송율을 향상시키고 비트 에러율을개선한 변조 및 복조 방법