KR100539929B1 - 디지털 주파수 변조기 - Google Patents

디지털 주파수 변조기 Download PDF

Info

Publication number
KR100539929B1
KR100539929B1 KR10-2001-0079758A KR20010079758A KR100539929B1 KR 100539929 B1 KR100539929 B1 KR 100539929B1 KR 20010079758 A KR20010079758 A KR 20010079758A KR 100539929 B1 KR100539929 B1 KR 100539929B1
Authority
KR
South Korea
Prior art keywords
phase
output
input signal
frequency
gain
Prior art date
Application number
KR10-2001-0079758A
Other languages
English (en)
Other versions
KR20030049532A (ko
Inventor
이경하
여수복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0079758A priority Critical patent/KR100539929B1/ko
Priority to US10/320,182 priority patent/US7336721B2/en
Publication of KR20030049532A publication Critical patent/KR20030049532A/ko
Application granted granted Critical
Publication of KR100539929B1 publication Critical patent/KR100539929B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
    • H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 디지털 주파수 변조기에 관한 것으로서, 디지털 입력신호에 대해 요구되는 변조주파수에 의해 정해지는 제1 이득값을 곱하는 제1 이득 조절기와, 상기 제1 이득 조절기의 출력을 누적하여 요구되는 위상 해상도에 따른 위상 누적분을 생성하고 상기 위상 누적분을 소정의 출력 범위 내에서 출력하는 위상 누적기와, 상기 위상 누적기의 출력에 대해 상기 요구되는 변조주파수와 상기 제1 이득값에 의해 정해지는 제2 이득값을 곱하는 제2 이득 조절기와, 상기 제2 이득 조절기의 출력을 이용하여 상기 디지털 입력신호에 대응하여 위상이 변화하는 여현파(cos) 값과 정현파(sin) 값을 출력하는 위상 변조기를 포함하여 구성된다. 본 발명은 아날로그 소자의 특성에 따른 영향을 제거하고 주파수 변조의 정확도와 해상도를 높이면서 동시에 구현비용을 절감할 수 있으며 다양한 속도의 입력신호에 대해 원하는 변조주파수를 용이하게 얻을 수 있다.

Description

디지털 주파수 변조기{DIGITAL FREQUENCY MODULATOR}
본 발명은 주파수 변조기(Frequency Modulator)에 관한 것으로서, 특히 입력신호를 누적한 후 위상 변조하여 출력하는 디지털 주파수 변조기에 관한 것이다.
알려진 바와 같이 무선통신 시스템은 입력신호를 무선채널을 통해 전송함에 있어서 비교적 낮은 주파수의 입력신호를 보다 높은 주파수를 가지는 반송파에 포함시켜 전송하는 것이 일반적이다. 이러한 절차를 변조(Modulation)라고 하며 특히 반송파 신호의 주파수 및 위상에 상기 입력신호에 대한 정보를 포함시키는 방식을 주파수 변조(Frequency Modulation: FM)이라고 한다.
상기와 같은 경우에 사용되는 주파수 변조기로서는 도 1에 도시된 바와 같은 아날로그 주파수 변조기가 일반적이다. 도 1에 도시한 아날로그 주파수 변조기는, 곱셈기 110과 D/A(Digital to Analog) 변환기 120과 FM 필터 130과 전압제어 발진기(Voltage Controlled Oscillator: VCO) 150과 주파수 합성기(Frequency Synthesizer) 140으로 구성된다.
상기 도 1을 참조하면, 곱셈기 110은 디지털 입력신호 Vin을 입력받아 소정의 이득값 G를 곱한다. D/A 변환기 120이 상기 곱셈기 110으로부터의 출력을 아날로그로 변환하면 FM 필터 130은 이를 필터링하여 전압제어 발진기 150으로 제공한다. 한편 주파수 합성기 140은 미리 정해지는 반송파 주파수를 가지는 반송파 신호를 생성하여 전압제어 발진기 150으로 제공한다. 그러면 전압제어 발진기 150은 상기 주파수 합성기 140으로부터 제공되는 반송파 신호의 주파수를 상기 FM 필터 130의 출력을 가지고 제어함으로써 주파수 변조된 신호를 출력한다.
이상과 같이 도 1의 주파수 변조기는, 변조하고자 하는 입력신호가 디지털 회로에서 생성되었을 경우, 디지털 입력신호를 아날로그로 변환한 후 이 신호로 전압제어 발진기(VCO)를 제어함으로써 주파수 변조의 효과를 얻는다.
도 1의 주파수 변조기를 비롯한 통상적인 아날로그 주파수 변조기의 단점은 아날로그 소자인 전압제어 발진기의 특성에 따라 성능변화가 심해 성능최적화가 어렵다는 점과 상기 전압제어 발진기의 특성 안정화를 위해 필요한 추가적인 아날로그 소자들로 인해 구현비용이 많이 든다는 점을 들 수 있다. 즉, 전압제어 발진기는 입력에 대한 주파수 출력 특성이 비선형적이면서 소자마다 특성편차도 심하여, 원하는 주파수 변조 특성을 얻기 위해서는 많은 조정이나 보상이 필요하다. 이러한 문제들에 대한 해결책의 하나로 디지털 영역에서 주파수 변조기를 구현하는 방식이 논의되고 있으나, 디지털 주파수 변조기의 경우 다양한 주파수 입력에 대해 만족할만한 해상도를 얻기가 어려우며 구현이 복잡하다는 또 다른 문제점을 가지고 있었다.
따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명의 목적은, 디지털 입력신호를 변조하여 상기 디지털 입력신호에 대응하여 위상이 변화하는 디지털 여현파 신호와 디지털 정현파 신호를 출력하는 디지털 주파수 변조기를 제공하는 것이다.
본 발명의 다른 목적은, 다양한 속도의 디지털 입력신호에 대해 변조주파수와 주파수 해상도의 조절이 가능한 디지털 주파수 변조기를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 실시예는, 디지털 주파수 변조기에 있어서,
디지털 입력신호에 대해 요구되는 변조주파수에 의해 정해지는 제1 이득값을 곱하는 제1 이득 조절기와,
상기 제1 이득 조절기의 출력을 누적하여 요구되는 위상 해상도를 가지는 위상 누적분을 생성하고 상기 위상 누적분을 소정의 출력 범위 내에서 출력하는 위상 누적기와,
상기 위상 누적기의 출력에 대해 상기 요구되는 변조주파수와 상기 제1 이득값에 의해 정해지는 제2 이득값을 곱하는 제2 이득 조절기와,
상기 제2 이득 조절기의 출력을 이용하여 상기 디지털 입력신호에 대응하여 위상이 변화하는 여현파(cos) 값과 정현파(sin) 값을 출력하는 위상 매핑/출력기를 포함하여 구성된다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
하기에서 설명될 본 발명의 실시예에 따른 디지털 주파수 변조기는 무선통신을 위한 디지털 주파수 변조기를 구현함에 있어서 일차 이득 조절기와 위상 누적기와 이차 이득 조절기와 위상에 대한 정현파 값들 또는 여현파 값들을 가지는 룩-업 테이블을 가지는 위상 변조기를 통해, 디지털 동위상(In phase) 신호와 디지털 직교위상(Quadrature phase) 신호를 출력하는 것을 특징으로 한다. 이를 위해 하기에서는 디지털 주파수 변조기에 구비시켜야 할 구성요소들과 이들을 가장 효과적으로 사용하는 동작이 설명될 것이다.
도 2는 본 발명에 따른 주파수 변조(FM) 송신기의 전체 구성도를 나타낸 것으로서 도시한 바와 같이, 디지털 주파수 변조기 210과 동위상 및 직교위상 D/A 변환기 220,230, 동위상 및 직교위상 믹서 240,250, 주파수 합성기 260, 위상 변환기 270, 결합기 280으로 구성된다.
상기 도 2를 참조하면, 디지털 주파수 변조기 210은 디지털 입력신호 Vin을 입력받아 디지털 프로세싱을 통해 동위상 채널을 위한 여현파 값 cos(2πfmt)와 직교위상 채널을 위한 정현파 값 sin(2πfmt)을 생성하여 출력한다. 여기서 상기 fm은 입력신호 Vin의 전압레벨에 비례하는 주파수 편이 값이다. 상기 디지털 주파수 변조기 210으로부터 출력된 여현파 값과 정현파 값은 각각 동위상 D/A 변환기 220과 직교위상 D/A 변환기 230에 의하여 원하는 주파수 편이(fm)를 가지는 동위상 및 직교위상 아날로그 신호로 변환된다. 상기 동위상 및 직교위상 아날로그 신호들은 동위상 믹서 240과 직교위상 믹서 250으로 각각 제공된다.
한편 주파수 합성기 260은 무선 주파수 대역의 반송 주파수를 가지는 반송파 신호를 생성하여 상기 동위상 믹서 240 및 상기 위상 변환기 270으로 제공한다. 상기 동위상 믹서 240은 상기 반송파 신호에 상기 동위상 아날로그 신호를 실어 결합기 280으로 공급한다. 상기 직교위상 믹서 250은 상기 위상 변환기 270에 의하여 90°만큼 위상 변환된 상기 반송파 신호에 상기 직교위상 아날로그 신호를 실어 결합기 280으로 공급한다. 결합기 280은 두 입력을 결합하여 최종 변조된 신호로서 출력한다.
상기와 같이 구성되는 주파수 변조 송신기에 있어서 본 발명의 두 가지 실시예에 따라 구현된 상기 디지털 주파수 변조기 210을 도 3과 도 4에 각각 나타내었다. 상기 도 3 및 도 4에 나타낸 디지털 주파수 변조기 210은 디지털 입력신호 Vin을 적분하여 상기 상기 디지털 입력신호 Vin에 따른 누적분을 생성하고 상기 누적분에 대응하여 위상이 변화하는 여현파 및 정현파 값을 ROM(Read Only Memory)에 저장된 룩-업 테이블로부터 찾아 출력하는 방식으로 구현된다.
이하 도 3과 도 4를 참조하여 본 발명의 실시예에 따른 디지털 주파수 변조기 210의 구성 및 동작원리를 설명하기에 앞서 본 발명에 사용되는 주요 파라미터들을 정의하면 하기와 같다.
Vin : 디지털 주파수 변조기 210의 입력신호
fs : 입력신호 Vin의 입력 속도(주파수)
Df : 변조 주파수를 결정하는 1차 이득
x : 인터폴레이션 비율
M : 위상 해상도를 결정하는 모듈로 지수
1/y : 변조 주파수를 결정하는 2차 이득
N : 룩-업 테이블에 저장된 정현파 값들의 개수
fm : Vin에 대한 출력 주파수, 즉 변조 주파수
먼저 도 3은 본 발명의 제1 실시예에 따른 디지털 주파수 변조기 210의 구성을 나타낸 것이다.
도 3에 나타낸 바에 따르면, 상기 디지털 주파수 변조기 210은 입력신호 Vin에 대해 1차 이득 조절하는 제1 이득 조절기 310과, 상기 1차 이득 조절된 신호를 누적하고 상기 누적된 값을 소정 범위내에서 출력하는 위상 누적기 320과, 상기 위상 누적기 320의 출력에 대해 2차 이득 조절을 수행하는 제2 이득 조절기 330과, 상기 2차 이득 조절된 신호에 대응하여 위상이 변화하는 동위상 채널을 위한 여현파(cos) 값과 직교위상 채널을 위한 정현파(sin) 값을 출력하는 위상 변조기 340으로 구성된다. 이하 상기 도 3에 나타낸 상기 디지털 주파수 변조기 210의 동작원리에 대하여 상세히 설명하기로 한다.
제1 이득 조절기 310은 소정 입력 속도 fs로 입력되는 소정 비트 크기(예를 들어 8비트)의 디지털 입력신호 Vin에 대하여 제1 이득값 Df를 곱한다. 여기서 상기 제1 이득값 Df는 상기 디지털 입력신호 Vin의 크기를 충분히 증가시켜 대응하는 변조 주파수 fm을 보다 정확하게 표현할 수 있도록 하기 위해서 사용된다. 위상 누적기 320은 상기 이득 조절기 310의 출력을 상기 디지털 입력신호의 입력속도 fs에 따라 정해지는 소정 시간동안 누적한다. 상기 누적된 값은 최종 출력되는 정현파 값과 여현파 값을 결정하는 위상 누적값이 된다. 상기 위상 누적기 320의 동작에 대하여 보다 상세히 설명하면 하기와 같다.상기 위상 누적기 320으로 제공된 상기 제1 이득 조절기 310의 출력은 스위치 321이 온(ON)될 때마다 가산기 322로 입력된다. 상기 스위치 321은 상기 디지털 입력신호 Vin이 입력될 때마다, 즉 1/fs마다 순간적으로 온되고 나머지 시간 동안에는 오프를 유지하며, 상기 가산기 322는 상기 스위치 321로부터 입력되는 신호가 있을 때에만 동작한다.
상기 스위치 321이 온되었을 시, 가산기 322는 상기 이득 조절기 310의 출력에 이전 클럭 사이클에서 누적된 신호를 가산하여 누적분을 생성한다. 인터폴레이터 324는 상기 가산기 322의 출력을 가지고 인터폴레이션(linear interpolation)을 수행한다. 이러한 인터폴레이션은 상기 디지털 입력신호 Vin의 주파수, 즉 속도가 충분히 높지 않은 경우에 주파수 변조의 정확도를 높이기 위해 사용된다. 대부분의 경우, 특히 상기 디지털 입력신호 Vin이 음성신호를 샘플링하여 생성되는 경우, 상기 디지털 입력신호 Vin의 입력속도(즉 주파수)는 비교적 느리다. 따라서 위상 누적분을 생성하기 이전에는 적절히 느린 속도를 유지하여 소모 전력에 대한 부담을 줄이는 한편, 위상 누적분을 생성할 시에는 그 주파수를 충분히 증가시킬 필요가 있다.상기 인터폴레이터 324는 이러한 필요를 충족시키기 위해, 상기 디지털 입력신호 Vin의 입력속도 fs를 소정의 인터폴레이션 비율 x만큼 증가시킨다. 상기 인터폴레이션 비율 x는 상기 입력속도 fs에 따라 결정된다. 즉, fs가 적절히 큰 경우 x는 1로 설정되며 fs가 작을수록 x는 크게 설정된다. x가 1인 경우 인터폴레이션은 실시되지 않는다.
보다 상세히 설명하면 상기 인터폴레이터 324는 T(=1/fs)동안 입력되는 디지털 신호를 소정 인터폴레이션 규칙에 따라 x개의 디지털 신호들로 변환한다. 상기 인터폴레이션 규칙으로는 예를 들어 선형 인터폴레이션, piece wise parabolic 인터폴레이션 또는 큐빅 인터폴레이션(cubic interpolation)이 사용될 수 있다. 상기 인터폴레이터 324에 의하여 상기 디지털 주파수 변조기 210의 출력 갱신 속도는 상기 디지털 입력신호 Vin의 입력속도인 fs의 x배가 된다.
상기 누적분은 최종 출력되는 여현파 값과 정현파 값의 위상을 결정하기 위해 사용되는데, 상기 위상은 0 내지 360 사이의 범위내에 있어야 한다. 360도의 위상을 M개의 값들로 표현한다고 하면, 상기 누적분은 결국 0 내지 (M-1) 사이의 범위에 있도록 조절되어야 한다. 따라서 모듈로 연산기 326은 상기 누적분을 0 내지 (M-1) 사이의 값으로 조절한다. 상기 M은 다음 클럭 사이클의 입력신호와 결합되는 상기 모듈로 연산기 326의 출력을 결정함으로써 결과적으로 상기 위상 누적기 320에 의해 생성되는 위상 누적분의 위상 해상도에 영향을 미치기 때문에, 요구되는 주파수 변조 성능에 따라 적절하게 설정되어야 한다.상기 모듈로 연산기 326의 동작을 보다 상세히 설명하면, 상기 모듈로 연산기 326은 상기 누적분이 (M-1) 이상인 경우에는 0 내지 (M-1)의 범위 내가 될 때까지 M만큼씩 빼고 0 이하인 경우에는 M만큼씩 더해줌으로써, 상기 누적분을 0 내지 (M-1) 사이로 유지한다. 상기 모듈로 연산기 326의 출력은 지연기 328에 의하여 1/xfs 초만큼 지연된 후 상기 가산기 322로 피드백되는 동시에 상기 제2 이득 조절기 330으로 전달된다.
앞서 설명한 바와 같이 상기 가산기 322는 상기 스위치 321이 온되었을 시에만 동작한다. 그러므로 상기 지연기 328로부터 출력되는 신호는 다음 디지털 입력신호 Vin이 입력되기 전까지는 누적되지 않는다. 상기 인터폴레이터 324에 의한 인터폴레이션이 완료되면, 상기 지연기 328에 의해 1/xfs초만큼씩 x번 지연된 신호, 즉 1/fs초만큼 지연된 신호가 다음 입력되는 신호에 상기 가산기 322에 의해 누적된다.
상기 제2 이득 조절기 330은 상기 위상 누적기 320의 출력에 대하여 제2 이득값 1/y을 곱한다. 이로써 상기 디지털 입력신호 Vin의 실질적인 이득 변화는 Df/y가 된다. 이와 같이 이득을 이차에 걸쳐 조절하는 것은, 상기 위상 누적기 320에서의 요구되는 주파수 해상도를 유지하면서 상기 위상 변조기 340에서 룩-업 테이블(Look-up table) 344에 저장해야 하는 값들의 개수를 줄여 하드웨어 복잡도와 필요한 메모리 용량을 감소시키기 위함이다.
이때 상기 y를 2n(n은 정수)으로 선택하면, 상기 제2 이득 조절기 330은 입력되는 신호에 대하여 소정 단위로 비트 이동 동작을 수행하는 쉬프터(shifter)로서 간단하게 구현될 수 있다. 상기 제2 이득 조절기 330의 출력은 위상 변조기 340으로 공급된다.
상기 위상 변조기 340 내의 위상 매핑기 342는 상기 제2 이득 조절기 330으로부터의 출력 중 상위 2비트를 판단한다. 여기서 상기 상위 2비트는 상기 제2 이득 조절기 330의 출력에 대응하는 위상이 X-Y 좌표계의 사사분면 중 어디에 위치하는지를 나타낸다. 예를 들어 상기 상위 2비트가 00이면 1사분면(0 ~ 90도), 01이면 2사분면(90 ~ 180도), 10이면 3사분면(180 ~ 270도), 11이면 4사분면(270 ~ 360도)을 의미한다. 상기 판단결과는 정현/여현파 값 계산기 346으로 제공된다. 또한 상기 위상 매핑기 342에서 상기 제2 이득 조절기 330으로부터의 출력 중 상기 상위 2비트를 제외한 나머지 비트들은 상기 룩-업 테이블 344에게 독출 어드레스로서 제공된다.
상기 룩-업 테이블 344는 상기 위상 매핑기 342로부터 제공된 상기 독출 어드레스에 따라 상기 제2 이득 조절기 330의 출력에 대응하는 위상에 따른 정현파 값 또는 여현파 값을 제공한다. 이때 상기 룩-업 테이블 344는 X-Y 좌표계의 사사분면 중 하나에 해당하는 N개의 정현파 값들 또는 여현파 값들만을 저장하고 있다. 따라서 상기 정현/여현파 값 계산기 346은 상기 위상 매핑기 342에 의한 판단결과와 상기 룩-업 테이블 344로부터 독출된 정현파 또는 여현파 값을 가지고 상기 제2 이득 조절기 330의 출력에 대응하는 최종 정현파 값과 여현파 값을 계산한다.
예를 들어 상기 룩-업 테이블 344가 1사분면(0~90°)에 해당하는 N개의 정현파 값들을 저장하고 있는 경우 상기 룩-업 테이블 344에서 참조되는 정현파 값들은 ROM(0)=sin(0°)=0 내지 ROM(N-1)=sin(90°)=1로 표현될 수 있다. 이러한 경우, 상기 제2 이득 조절기 330의 출력에서 상위 2비트를 제외한 나머지 비트들의 값을 θk라 할 때 상기 정현/여현파 값 계산기 346의 동작은 하기의 <표 1>와 같이 정의된다.
상위 2비트 여현파(I채널) 출력 정현파(Q채널) 출력
00 ROM(N-1-θk) ROM(θk)
01 -ROM(θk) ROM(N-1-θk)
10 -ROM(N-1-θk) -ROM(θk)
11 ROM(θk) -ROM(N-1-θk)
이때 상기 위상 변조기 340의 입력 범위는 0 내지 (4N-1)이 되어야 한다. 따라서 y와 N, M의 관계는 하기의 <수학식 1>과 같이 표현될 수 있다.
M = y × 4N
상기 <수학식 1>에서 N은 상기 룩-업 테이블 344의 크기에 따라서 하드웨어적으로 고정된다.
이상의 동작에서 상기 디지털 주파수 변조기 210의 조절을 위한 파라미터들 간의 상관 관계를 나타내면 하기의 <수학식 2> 내지 <수학식 6>과 같다.
즉, 정현/여현파 값 출력 속도 => 1/xfs이상의 수학식들에 의하면, 본 발명에 따른 디지털 주파수 변조기 210에서는 y와 Df를 적절히 조절함으로써 원하는 변조 주파수와 주파수 해상도를 얻을 수 있다.
다음으로 도 4는 본 발명의 제2 실시예에 따른 디지털 주파수 변조기 210의 구성을 나타낸 것이다.
상기 도 4에 나타낸 바에 따르면, 상기 디지털 주파수 변조기 210은 디지털 입력신호 Vin에 대해 1차 이득 조절하는 제1 이득 조절기 410과, 상기 1차 이득 조절된 신호를 누적하고 상기 누적된 값을 소정 범위내에서 출력하는 위상 누적기 420과, 상기 위상 누적기 420의 출력에 대해 2차 이득 조절을 수행하는 제2 이득 조절기 430과, 상기 2차 이득 조절된 신호에 대응하여 위상이 변화하는 동위상 채널을 위한 여현파(cos) 값과 직교위상 채널을 위한 정현파(sin) 값을 출력하는 위상 변조기 440으로 구성된다. 여기서 상기 제1 및 제2 이득 조절기들 410,430과 상기 위상 변조기 440의 동작은 도 3에서의 동작과 동일하므로 그 상세한 설명을 생략하기로 한다.
도 4를 도 3과 비교하면, 위상 누적기 420은 인터폴레이터 324를 사용하는 대신 선형 인터폴레이션과 유사한 기능을 수행하기 위하여 제3 이득 조절기 421과 샘플링기 423을 사용한다. 여기서 도 3과 차별되는 위상 누적기 420의 동작원리에 대하여 설명하면 하기와 같다.
상기 제1 이득 조절기 410에 의하여 이득 조절된 신호는 상기 제3 이득 조절기 421에 의하여 1/x만큼 이득 조절된 후 상기 샘플링기 423으로 제공된다. 상기 샘플링기 423은 상기 제3 이득 조절기 421의 출력에 대하여 x번 오버 샘플링(x-time over sampling)을 수행한다. 즉, 한번의 입력을 x번만큼 누적함으로써 디지털 입력신호 Vin의 주파수 fs를 xfs로 증가시킨다.
그러면 가산기 425는 상기 샘플링기 423의 출력에 1/xfs 이전의 출력을 가산하여 누적분을 생성한다. 상기 누적분은 상기 위상 변조기 440에서 출력되는 정현파 값 및 여현파 값의 위상을 결정하기 위하여 사용되므로, 모듈로 연산기 427은 상기 가산기 425의 출력이 (M-1) 이상인 경우 0 내지 (M-1)의 범위 내가 될 때까지 M만큼씩 빼고 0 이하인 경우에는 M만큼씩 더해줌으로써 상기 누적분을 0 내지 (M-1) 사이로 유지한다. 상기 모듈로 연산기 427의 출력은 지연기 429에 의하여 1/xfs 초만큼 지연된 후 상기 가산기 425로 피드백되는 동시에 상기 제2 이득 조절기 430으로 전달된다.
이상과 같이 동작하는 도 4는 인터폴레이터 324를 사용하지 않기 때문에 구성이 간단해지는 대신 입력을 반복하기 이전에 1/x만큼 이득을 감소시키기 때문에 위상누적기 420내에서의 주파수 해상도가 상대적으로 나빠질 수밖에 없다. 이러한 도 4의 디지털 주파수 변조기는 높은 주파수 해상도를 요구하지 않으면서 회로의 단순화가 필요한 경우에 사용하는 것이 바람직하다.
이러한 디지털 주파수 변조기 210은 입력신호에 해당하는 주파수 성분 fm을 여현파 값과 정현파 값으로 출력함으로써 기저대역에서 음(negative)의 주파수 생성이 가능하도록 하였으며 중간주파수(Intermediate Frequency: IF)와 무선주파수(Radio Frequency: RF)단에서 사용하는 직교변조방식(Quadrature Phase Shift Keying: QPSK)에 적용될 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은 디지털 주파수 변조기에서 아날로그 소자의 비선형에 의한 성능감소, 즉 출력주파수와 주파수 변화범위의 부정확함, 온도 등 환경에 따른 성능변화 등에 의한 영향을 감소시키며, 주파수 해상도와 변조 주파수의 정확한 조정 및 구현의 단순화에 있어서 보다 우수한 변조기를 구현할 수 있다. 뿐만 아니라 송신기 가격 면에서도 아날로그 소자의 가격을 줄이는 효과를 얻을 수 있다.
삭제
도 1은 통상적인 아날로그 주파수 변조기의 구성도.
도 2는 본 발명에 따른 주파수 변조(FM) 송신기의 전체 구성도.
도 3은 본 발명의 제1 실시예에 따른 디지털 주파수 변조기의 구성도.
도 4는 본 발명의 제2 실시예에 따른 디지털 주파수 변조기의 구성도.

Claims (13)

  1. 디지털 주파수 변조기에 있어서,
    디지털 입력신호에 대해 요구되는 변조주파수에 의해 정해지는 제1 이득값을 곱하는 제1 이득 조절기와,
    상기 제1 이득 조절기의 출력을 누적하여, 요구되는 위상 해상도에 따른 위상 누적분을 생성하고 상기 위상 누적분을 소정의 출력 범위 내에서 출력하는 위상 누적기와,
    상기 위상 누적기의 출력에 대해, 상기 요구되는 변조주파수와 상기 제1 이득값에 의해 정해지는 제2 이득값을 곱하는 제2 이득 조절기와,
    상기 제2 이득 조절기의 출력을 이용하여, 상기 디지털 입력신호에 대응하여 위상이 변화하는 여현파(cos) 값과 정현파(sin) 값을 출력하는 위상 변조기를 포함하여 구성되는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  2. 삭제
  3. 제 1 항에 있어서, 상기 위상 변조기는,
    상기 위상 누적분의 상위 2비트로부터 상기 위상 누적분에 대응하는 위상이 X-Y 좌표계의 사사분면 중 어느 사분면에 위치하는지를 판단하는 위상 매핑기와,
    X-Y 좌표계의 사사분면 중 하나의 사분면에 해당하는 소정 개수의 정현파 값들 또는 여현파 값들을 저장하며 상기 위상 누적분의 상위 2비트를 제외한 나머지 비트들에 따른 정현파 값 또는 여현파 값을 출력하는 룩-업 테이블과,
    상기 위상 매핑기의 판단결과와 상기 룩-업 테이블에서 출력된 정현파 값 또는 여현파 값을 조합하여 상기 위상 누적분에 대응하는 위상에 따른 정현파 값과 여현파 값을 계산하는 정현/여현파 값 계산기로 구성되는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  4. 제 3 항에 있어서, 상기 위상 누적기는,
    상기 디지털 입력신호에 이전 디지털 입력신호를 가산하는 가산기와,
    상기 가산기의 출력에 대해 상기 요구되는 위상 해상도에 따라 정해지는 인터폴레이션 비율을 가지고 인터폴레이션을 수행하는 인터폴레이터와,
    상기 인터폴레이터의 출력을 상기 위상 누적기의 출력 범위에 따른 모듈로 지수를 가지고 모듈로 연산하여 상기 위상 누적분으로서 출력하는 모듈로 연산기와,
    상기 모듈로 연산기의 출력을, 상기 디지털 입력신호의 주파수에 상기 인터폴레이션 비율을 곱한 값으로 정해지는 지연값만큼 지연시켜 상기 가산기에 상기 이전 디지털 입력신호로서 제공하는 지연기로 구성되는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  5. 제 4 항에 있어서, 상기 인터폴레이션 비율은 상기 디지털 입력속도의 주파수에 반비례하도록 정해지는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  6. 제 3 항에 있어서, 상기 위상 누적기는,
    상기 디지털 입력신호에 상기 요구되는 위상 해상도에 따라 정해지는 이득값을 곱하는 제3 이득 조절기와,
    상기 제3 이득 조절기의 출력을 상기 이득값에 따라 정해지는 샘플링율을 가지고 오버-샘플링을 수행하는 샘플링기와,
    상기 오버-샘플링된 신호에 이전 오버-샘플링된 신호를 가산하는 가산기와,
    상기 가산기의 출력을 상기 위상 누적기의 출력 범위에 따른 모듈로 지수를 가지고 모듈로 연산하여 상기 위상 누적분으로서 출력하는 모듈로 연산기와,
    상기 모듈로 연산기의 출력을, 상기 디지털 입력신호의 주파수에 상기 샘플링율을 곱한 값으로 정해지는 지연값만큼 지연시켜 상기 이전 오버-샘플링된 값으로서 상기 가산기로 제공하는 지연기를 포함하는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  7. 제 6 항에 있어서, 상기 이득값은 상기 디지털 입력신호의 주파수에 비례하도록 정해지는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  8. 제 7 항에 있어서, 상기 샘플링율은 상기 이득값의 역으로 정해지는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  9. 제 1 항에 있어서, 상기 위상 누적기는,
    상기 디지털 입력신호에 이전 디지털 입력신호를 가산하는 가산기와,
    상기 가산기의 출력에 대해 상기 요구되는 위상 해상도에 따라 정해지는 인터폴레이션 비율을 가지고 인터폴레이션을 수행하는 인터폴레이터와,
    상기 인터폴레이터의 출력을 상기 위상 누적기의 출력 범위에 따른 모듈로 지수를 가지고 모듈로 연산하여 상기 위상 누적분으로서 출력하는 모듈로 연산기와,
    상기 모듈로 연산기의 출력을, 상기 디지털 입력신호의 주파수에 상기 인터폴레이션 비율을 곱한 값으로 정해지는 지연값만큼 지연시켜 상기 가산기에 상기 이전 디지털 입력신호로서 상기 가산기로 제공하는 지연기로 구성되는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  10. 제 9 항에 있어서, 상기 인터폴레이션 비율은 상기 디지털 입력신호의 주파수에 반비례하도록 정해지는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  11. 제 1 항에 있어서, 상기 위상 누적기는,
    상기 디지털 입력신호에 상기 요구되는 위상 해상도에 따라 정해지는 이득값을 곱하는 제3 이득 조절기와,
    상기 제3 이득 조절기의 출력을 상기 이득값에 따라 정해지는 샘플링율을 가지고 오버 샘플링하는 오버 샘플링기와,
    상기 오버 샘플링된 신호에 이전 오버 샘플링된 신호를 가산하는 가산기와,
    상기 가산기의 출력을 상기 위상 누적기의 출력 범위에 따른 모듈로 지수를 가지고 모듈로 연산하여 상기 위상 누적분으로서 출력하는 모듈로 연산기와,
    상기 모듈로 연산기의 출력을, 상기 디지털 입력신호의 주파수에 상기 샘플링율을 곱한 값으로 정해지는 지연값만큼 지연시켜 상기 이전 오버 샘플링된 신호로서 상기 가산기로 제공하는 지연기를 포함하는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  12. 제 11 항에 있어서, 상기 이득값은 상기 디지털 입력신호의 주파수에 비례하도록 정해지는 것을 특징으로 하는 상기 디지털 주파수 변조기.
  13. 제 11 항에 있어서, 상기 샘플링율은 상기 이득값의 역으로 정해지는 것을 특징으로 하는 상기 디지털 주파수 변조기.
KR10-2001-0079758A 2001-12-15 2001-12-15 디지털 주파수 변조기 KR100539929B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0079758A KR100539929B1 (ko) 2001-12-15 2001-12-15 디지털 주파수 변조기
US10/320,182 US7336721B2 (en) 2001-12-15 2002-12-16 Digital frequency modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079758A KR100539929B1 (ko) 2001-12-15 2001-12-15 디지털 주파수 변조기

Publications (2)

Publication Number Publication Date
KR20030049532A KR20030049532A (ko) 2003-06-25
KR100539929B1 true KR100539929B1 (ko) 2005-12-28

Family

ID=19717090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0079758A KR100539929B1 (ko) 2001-12-15 2001-12-15 디지털 주파수 변조기

Country Status (2)

Country Link
US (1) US7336721B2 (ko)
KR (1) KR100539929B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH695718A5 (fr) * 2002-09-20 2006-07-31 Alpvision Sa Procédé de génération et d'application sur un support d'un marquage spatial numérique.
US7627817B2 (en) * 2003-02-21 2009-12-01 Motionpoint Corporation Analyzing web site for translation
US7548742B2 (en) * 2003-02-28 2009-06-16 Silicon Laboratories, Inc. Tuner for radio frequency receivers and associated method
US7447493B2 (en) * 2003-02-28 2008-11-04 Silicon Laboratories, Inc. Tuner suitable for integration and method for tuning a radio frequency signal
US7425995B2 (en) * 2003-02-28 2008-09-16 Silicon Laboratories, Inc. Tuner using a direct digital frequency synthesizer, television receiver using such a tuner, and method therefor
US7358885B2 (en) * 2003-02-28 2008-04-15 Silicon Laboratories, Inc. Mixing DAC architectures for a radio frequency receiver
US7515647B2 (en) * 2003-11-28 2009-04-07 Samsung Electronics Co., Ltd Digital frequency converter
KR100686771B1 (ko) * 2004-10-06 2007-02-23 엘지전자 주식회사 전기오븐레인지의 오븐부 구조
EP1667448A1 (en) * 2004-12-02 2006-06-07 Deutsche Thomson-Brandt Gmbh Method and apparatus for encoding and for decoding a main video signal and one or more auxiliary video signals
KR100779094B1 (ko) 2005-12-07 2007-11-27 한국전자통신연구원 이진 탐색을 이용한 위상 계산 장치
US7864886B2 (en) 2005-12-07 2011-01-04 Electronics And Telecommunications Research Institute Phase calculation apparatus using binary search
US20070203596A1 (en) * 2006-02-28 2007-08-30 Accel Semiconductor Corporation Fm transmission
US20080123515A1 (en) * 2006-06-16 2008-05-29 Boehlke Kenneth A Orthogonal frequency multiplexing
US7773968B2 (en) * 2006-11-30 2010-08-10 Silicon Laboratories, Inc. Interface/synchronization circuits for radio frequency receivers with mixing DAC architectures
US7768355B2 (en) * 2007-11-08 2010-08-03 Agilent Technologies, Inc. Polyphase numerically controlled oscillator
US9069686B2 (en) * 2008-11-28 2015-06-30 Intel Corporation Digital signal processor having instruction set with one or more non-linear functions using reduced look-up table with exponentially varying step-size
US9223752B2 (en) * 2008-11-28 2015-12-29 Intel Corporation Digital signal processor with one or more non-linear functions using factorized polynomial interpolation
US9069685B2 (en) 2008-11-28 2015-06-30 Intel Corporation Digital signal processor having instruction set with one or more non-linear functions using reduced look-up table
KR101155627B1 (ko) * 2008-12-02 2012-07-03 한국전자통신연구원 변조 장치 및 그의 변조 방법, 복조 장치 및 그의 복조 방법
WO2014074300A1 (en) 2012-11-06 2014-05-15 The Regents Of The University Of California Scalable serial/de-serial i/o for chip-to-chip connection based on multi-frequency qam scheme
US8927847B2 (en) * 2013-06-11 2015-01-06 The Board Of Trustees Of The Leland Stanford Junior University Glitch-free frequency modulation synthesis of sounds
WO2019103747A1 (en) * 2017-11-23 2019-05-31 Intel Corporation Apparatus and method for driving a digital-to-analog converter, and apparatuses and methods for generating a radio frequency signal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007880A (ko) * 1995-07-27 1997-02-21 모리시타 요우이치 광디스크장치
KR0131751B1 (ko) * 1992-09-28 1998-10-01 사또오 후미오 디지탈 주파수 변조기
US6130919A (en) * 1998-12-21 2000-10-10 Lin; Ming-I Method and device for digital frequency modulation
JP2001007873A (ja) * 1999-06-25 2001-01-12 Hitachi Ltd ディジタル周波数変調用送信器
KR20010094695A (ko) * 2000-04-06 2001-11-01 윤종용 통신시스템의 피드백 구조를 가지는 디지털 주파수 편이변조장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091705A (en) * 1989-04-07 1992-02-25 Sharp Kabushiki Kaisha Fm modulator
EP0428765B1 (de) * 1989-11-18 1996-10-23 Deutsche ITT Industries GmbH Verfahren und Vorrichtung zur Frequenzmodulation
JPH04238439A (ja) * 1991-01-23 1992-08-26 Sanyo Electric Co Ltd デジタル直交変調器
US5446423A (en) * 1994-09-19 1995-08-29 Motorola, Inc. Digital single sideband modulator and method
US5732002A (en) * 1995-05-23 1998-03-24 Analog Devices, Inc. Multi-rate IIR decimation and interpolation filters
JPH09149086A (ja) * 1995-11-24 1997-06-06 Oki Electric Ind Co Ltd デジタルｆｍ系変調回路
US6265948B1 (en) * 1999-12-20 2001-07-24 Agere Systems Guardian Corp. Image rejection in logic-based architecture for FSK modulation and demodulation
WO2002021323A2 (en) * 2000-09-08 2002-03-14 Avaz Networks Hardware function generator support in a dsp

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0131751B1 (ko) * 1992-09-28 1998-10-01 사또오 후미오 디지탈 주파수 변조기
KR970007880A (ko) * 1995-07-27 1997-02-21 모리시타 요우이치 광디스크장치
US6130919A (en) * 1998-12-21 2000-10-10 Lin; Ming-I Method and device for digital frequency modulation
JP2001007873A (ja) * 1999-06-25 2001-01-12 Hitachi Ltd ディジタル周波数変調用送信器
KR20010094695A (ko) * 2000-04-06 2001-11-01 윤종용 통신시스템의 피드백 구조를 가지는 디지털 주파수 편이변조장치

Also Published As

Publication number Publication date
US20030112893A1 (en) 2003-06-19
KR20030049532A (ko) 2003-06-25
US7336721B2 (en) 2008-02-26

Similar Documents

Publication Publication Date Title
KR100539929B1 (ko) 디지털 주파수 변조기
Vankka et al. Direct digital synthesizer
US7333582B2 (en) Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus
US6975687B2 (en) Linearized offset QPSK modulation utilizing a sigma-delta based frequency modulator
RU2275749C2 (ru) Способ и устройство вращения фазы модулированного сигнала
JP2000286915A (ja) 信号変調回路及び信号変調方法
US9450798B2 (en) Transmitter circuit, communication unit and method for amplifying a complex quadrature signal
US6415002B1 (en) Phase and amplitude modulation of baseband signals
JPH09186588A (ja) 数値電圧制御発振器
WO2003026133A1 (en) Accumulator based phase locked loop
US7826550B2 (en) Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers
KR20040015070A (ko) Ｄ급 증폭기를 제어하는 시스템
JP4584336B2 (ja) Ｆｍ変調を用いたポーラ変調装置および方法
US11356106B2 (en) Phase locked loop and electronic device including the same
JP3608765B2 (ja) 周波数シンセサイザ装置
JP4898700B2 (ja) 位相変調装置および無線通信装置
JP3999640B2 (ja) 周波数制御装置
US20050157816A1 (en) Circuit and method for binary modulation
US5751198A (en) Angular modulator with a phase variation divided and integrated
US7812684B2 (en) Communication apparatus
JP2009188757A (ja) ポーラ変調送信装置及び変調方法
US5905413A (en) Angular modulator with a phase variation divided and integrated
JP2004032446A (ja) 局部発振信号生成回路、及びそれを用いた無線装置
JP2007215039A (ja) 周波数シンセサイザ、通信機、及び周波数シンセサイズ方法
WO2017125480A1 (en) Method for modulating a complex digital input signal and signal modulator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081107

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee