JPH09186588A - 数値電圧制御発振器 - Google Patents
数値電圧制御発振器Info
- Publication number
- JPH09186588A JPH09186588A JP8267003A JP26700396A JPH09186588A JP H09186588 A JPH09186588 A JP H09186588A JP 8267003 A JP8267003 A JP 8267003A JP 26700396 A JP26700396 A JP 26700396A JP H09186588 A JPH09186588 A JP H09186588A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- estimated
- cosine
- sine
- sine waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002194 synthesizing effect Effects 0.000 claims abstract description 4
- 238000010606 normalization Methods 0.000 claims description 39
- 230000003111 delayed effect Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 230000001934 delay Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/04—Trigonometric functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 参照テーブルを利用せずに波形を合成する数
値技術を用いて正弦波または余弦波または両方を発生さ
せる。 【解決手段】 可変制御信号から推定正弦波形と推定余
弦波形を生成する積分器と、前記積分器に接続し前記推
定正弦波形と前記推定余弦波形から正規化係数を生成す
る正規化器と、前記正規化器に接続し前記正規化係数を
前記推定正弦波形と前記推定余弦波形に乗じる乗算器と
より数値電圧制御発振器を構成する。前記正規化係数と
前記推定正弦波形との乗算により前記正弦波形を生成
し、前記正規化係数と前記推定余弦波形との乗算により
前記余弦波形を生成する。前記可変制御信号の振幅を変
化させることにより、正弦波形及び余弦波形の周波数と
位相を変える。
値技術を用いて正弦波または余弦波または両方を発生さ
せる。 【解決手段】 可変制御信号から推定正弦波形と推定余
弦波形を生成する積分器と、前記積分器に接続し前記推
定正弦波形と前記推定余弦波形から正規化係数を生成す
る正規化器と、前記正規化器に接続し前記正規化係数を
前記推定正弦波形と前記推定余弦波形に乗じる乗算器と
より数値電圧制御発振器を構成する。前記正規化係数と
前記推定正弦波形との乗算により前記正弦波形を生成
し、前記正規化係数と前記推定余弦波形との乗算により
前記余弦波形を生成する。前記可変制御信号の振幅を変
化させることにより、正弦波形及び余弦波形の周波数と
位相を変える。
Description
【０００１】
【発明の属する技術分野】この発明は、電圧制御発振
器、より詳細には、数値電圧制御発振器に関する。
器、より詳細には、数値電圧制御発振器に関する。
【０００２】
【従来の技術】現代のディジタル通信システムは、電送
信号の変調と復調に使用される正確で安定な参照信号を
必要としている。例えば、ディジタル通信の受信器は、
通常、受信伝送信号から搬送波信号を発生させるために
使用する搬送波回復ループ回路を含んでいる。図１に搬
送波回復ループ回路１００を説明するブロック図を示
す。このループ回路内には、乗算器１０２と、位相検波
器１０４と、ループフィルタ１０６と電圧制御発振器
（ＶＣＯ）１０８とが含まれている。この搬送波回復ル
ープ回路の目的は、（搬送波）電圧制御発振器により発
生させた信号の位相と周波数を受信信号に固定（ロッ
ク）することである。このために、電圧制御発振器は典
型として受信信号に位相固定した正弦波信号（搬送波）
を発生する。Ｍ値直交位相ディジタル通信用受信器にお
いては、電圧制御発振器はＩ及びＱチャンネルの基底帯
域（または基底帯域近傍）の両方の信号に位相固定する
ために正弦波及び余弦波の両方を特に生成する。動作
時、位相検波器１０４が（パス１０１上の）Ｉ及びＱの
チャンネル信号の位相を検出して位相誤差信号を発生
し、ループファルタ１０６がその位相誤差信号の直流成
分を抽出する。この直流成分を次に電圧制御発振器１０
８に供給する。この直流成分が電圧制御発振器の位相及
び／または周波数を調節し、受信信号との周波数固定を
実現する。電圧制御発振器は、正弦波及び余弦波の両方
を発生し乗算器１０２で受信信号と乗算する。
信号の変調と復調に使用される正確で安定な参照信号を
必要としている。例えば、ディジタル通信の受信器は、
通常、受信伝送信号から搬送波信号を発生させるために
使用する搬送波回復ループ回路を含んでいる。図１に搬
送波回復ループ回路１００を説明するブロック図を示
す。このループ回路内には、乗算器１０２と、位相検波
器１０４と、ループフィルタ１０６と電圧制御発振器
（ＶＣＯ）１０８とが含まれている。この搬送波回復ル
ープ回路の目的は、（搬送波）電圧制御発振器により発
生させた信号の位相と周波数を受信信号に固定（ロッ
ク）することである。このために、電圧制御発振器は典
型として受信信号に位相固定した正弦波信号（搬送波）
を発生する。Ｍ値直交位相ディジタル通信用受信器にお
いては、電圧制御発振器はＩ及びＱチャンネルの基底帯
域（または基底帯域近傍）の両方の信号に位相固定する
ために正弦波及び余弦波の両方を特に生成する。動作
時、位相検波器１０４が（パス１０１上の）Ｉ及びＱの
チャンネル信号の位相を検出して位相誤差信号を発生
し、ループファルタ１０６がその位相誤差信号の直流成
分を抽出する。この直流成分を次に電圧制御発振器１０
８に供給する。この直流成分が電圧制御発振器の位相及
び／または周波数を調節し、受信信号との周波数固定を
実現する。電圧制御発振器は、正弦波及び余弦波の両方
を発生し乗算器１０２で受信信号と乗算する。
【０００３】さらに特別に、この電圧制御発振器は、モ
ジュロ積分器１１０と少なくとも１つのルックアップ
（参照用）テーブル１１２及び／または１１４を含むデ
ィジタル要素より成る。電圧制御発振器（ＶＣＯ）の制
御信号は、位相検波器１０４からの信号を低域フィルタ
で処理して得た典型的な誤差電圧ｅ（ｔ）である。この
制御信号のＤＣレベルは、受信信号とＶＣＯ信号間の位
相誤差を示している。モジュロ積分器は、加算器１１６
とモジュロ関数１１８と記号（シンボル）遅延回路１２
０を含んでいる。加算器へ入力される信号は制御信号と
遅延回路の出力信号である。加算器の出力は、モジュロ
関数への入力を形成し、モジュロ関数の出力は遅延回路
への入力を形成する。モジュロ積分器は、制御信号（誤
差電圧）を積分し、積分をある予定溢れレベル値でラッ
プ（wrap）して制御信号が一定のＤＣ値である時に積分
器がのこぎり波形の出力を発生するようにする。積分器
の出力波形の瞬時値が、１つ以上のルックアップテーブ
ル１１２，１１４への入力値（メモリアドレス）を形成
する。典型としては、Ｍ値受信器は正弦値ルックアップ
テーブル１１２と余弦値ルックアップテーブル１１４を
有している。このように積分器波形の各値に対し上記の
ルックアップテーブルは正弦関数値と余弦関数値を発生
させる。これらの関数値は、順次選択されて、受信器が
受信した伝送信号を復調するために使用する正弦波と余
弦波を生成する。
ジュロ積分器１１０と少なくとも１つのルックアップ
（参照用）テーブル１１２及び／または１１４を含むデ
ィジタル要素より成る。電圧制御発振器（ＶＣＯ）の制
御信号は、位相検波器１０４からの信号を低域フィルタ
で処理して得た典型的な誤差電圧ｅ（ｔ）である。この
制御信号のＤＣレベルは、受信信号とＶＣＯ信号間の位
相誤差を示している。モジュロ積分器は、加算器１１６
とモジュロ関数１１８と記号（シンボル）遅延回路１２
０を含んでいる。加算器へ入力される信号は制御信号と
遅延回路の出力信号である。加算器の出力は、モジュロ
関数への入力を形成し、モジュロ関数の出力は遅延回路
への入力を形成する。モジュロ積分器は、制御信号（誤
差電圧）を積分し、積分をある予定溢れレベル値でラッ
プ（wrap）して制御信号が一定のＤＣ値である時に積分
器がのこぎり波形の出力を発生するようにする。積分器
の出力波形の瞬時値が、１つ以上のルックアップテーブ
ル１１２，１１４への入力値（メモリアドレス）を形成
する。典型としては、Ｍ値受信器は正弦値ルックアップ
テーブル１１２と余弦値ルックアップテーブル１１４を
有している。このように積分器波形の各値に対し上記の
ルックアップテーブルは正弦関数値と余弦関数値を発生
させる。これらの関数値は、順次選択されて、受信器が
受信した伝送信号を復調するために使用する正弦波と余
弦波を生成する。
【０００４】ルックアップテーブルの大きさ、即ち、参
照できる値の個数は、直ちに正弦波と余弦波の所望精度
に関係する。換言すれば、そのテーブルから多数の値を
再現する場合にのみ非常に円滑な波形を生成できる。波
形を合成するためのルックアップテーブル技術は、通
常、比較的簡単なディジタル通信システム、例えば、粗
い精度の参照波形でも十分な４または１６値直交位相振
幅変調（ＱＡＭ）技法に使用する。しかしながら、６４
または２５６値ＱＡＭの場合、電圧制御発振器（ＶＣ
Ｏ）が生成する基準波形はよく定義に合い、精度が高く
円滑でなければならない。そのような参照用テーブルは
非常に大きくなり、また高価である。
照できる値の個数は、直ちに正弦波と余弦波の所望精度
に関係する。換言すれば、そのテーブルから多数の値を
再現する場合にのみ非常に円滑な波形を生成できる。波
形を合成するためのルックアップテーブル技術は、通
常、比較的簡単なディジタル通信システム、例えば、粗
い精度の参照波形でも十分な４または１６値直交位相振
幅変調（ＱＡＭ）技法に使用する。しかしながら、６４
または２５６値ＱＡＭの場合、電圧制御発振器（ＶＣ
Ｏ）が生成する基準波形はよく定義に合い、精度が高く
円滑でなければならない。そのような参照用テーブルは
非常に大きくなり、また高価である。
【０００５】１９８１年８月１８日に発行された米国特
許4,285,044は、数値正弦波発生器の１例、即ち、ルッ
クアップテーブルを利用しない正弦波発生器を開示して
いる。この発生器は、数値技術を用いて一定の位相値を
付与した正弦波を合成する。特に、この発生器は、２つ
の入力値、一定位相角の余弦値と正弦値を有し、この２
つの入力値から周波数及び位相を固定した正弦波を合成
する。この特許は、正弦波合成数値技術の開示にとって
重要であるが、しかしながら、その発生器は電圧制御の
可能性を欠いている。このような固定周波数発生器は、
現代のディジタル通信システムでは役に立たない。従っ
て、調節可能な周波数と位相出力信号を有し、正弦波及
び余弦波を生成するためにルックアップテーブルを使用
しない、数値電圧制御発振器技術が必要とされている。
許4,285,044は、数値正弦波発生器の１例、即ち、ルッ
クアップテーブルを利用しない正弦波発生器を開示して
いる。この発生器は、数値技術を用いて一定の位相値を
付与した正弦波を合成する。特に、この発生器は、２つ
の入力値、一定位相角の余弦値と正弦値を有し、この２
つの入力値から周波数及び位相を固定した正弦波を合成
する。この特許は、正弦波合成数値技術の開示にとって
重要であるが、しかしながら、その発生器は電圧制御の
可能性を欠いている。このような固定周波数発生器は、
現代のディジタル通信システムでは役に立たない。従っ
て、調節可能な周波数と位相出力信号を有し、正弦波及
び余弦波を生成するためにルックアップテーブルを使用
しない、数値電圧制御発振器技術が必要とされている。
【０００６】
【発明が解決しようとする課題】本発明による数値電圧
制御発振器は、先行技術によるディジタル電圧制御発振
器に付随する上記の不利益を克服したものである。この
発明は、参照テーブルを利用せずに波形を合成する数値
技術を用いて正弦波または余弦波または両方を発生させ
ることをその解決すべき課題とする。
制御発振器は、先行技術によるディジタル電圧制御発振
器に付随する上記の不利益を克服したものである。この
発明は、参照テーブルを利用せずに波形を合成する数値
技術を用いて正弦波または余弦波または両方を発生させ
ることをその解決すべき課題とする。
【０００７】
【課題を解決するための手段】この発明は、特に、可変
制御信号から推定正弦波及び推定余弦波を生成する積分
器と、その積分器に接続し推定正弦波及び推定余弦波か
ら正規化係数を発生する正規化器と、その正規化器と接
続し、推定正弦波及び推定余弦波に正規化係数を掛ける
乗算器より成り、推定正弦波に正規化係数を掛けて正弦
波を発生させ、推定余弦波に正規化係数を掛けて余弦波
を発生させ、正弦波及び余弦波の各々の周波数と位相
は、可変制御信号の振幅の変化によって変わるようにす
るものである。
制御信号から推定正弦波及び推定余弦波を生成する積分
器と、その積分器に接続し推定正弦波及び推定余弦波か
ら正規化係数を発生する正規化器と、その正規化器と接
続し、推定正弦波及び推定余弦波に正規化係数を掛ける
乗算器より成り、推定正弦波に正規化係数を掛けて正弦
波を発生させ、推定余弦波に正規化係数を掛けて余弦波
を発生させ、正弦波及び余弦波の各々の周波数と位相
は、可変制御信号の振幅の変化によって変わるようにす
るものである。
【０００８】請求項１の発明は、可変制御信号により正
弦波形の周波数と位相値を制御する該可変制御信号に応
じ正弦波形を合成する数値電圧制御発振器（ＶＣＯ）に
おいて、前記可変制御信号から推定正弦波形と推定余弦
波形を生成するための積分器と、前記積分器に接続し前
記推定正弦波形と前記推定余弦波形から１の正規化係数
を生成する正規化器と、前記正規化器に接続し前記正規
化係数を前記推定正弦波形と前記推定余弦波形に乗じて
正規化係数と前記推定正弦波形との乗算により前記正弦
波形を生成する乗算器とより成るようにしたものであ
る。
弦波形の周波数と位相値を制御する該可変制御信号に応
じ正弦波形を合成する数値電圧制御発振器（ＶＣＯ）に
おいて、前記可変制御信号から推定正弦波形と推定余弦
波形を生成するための積分器と、前記積分器に接続し前
記推定正弦波形と前記推定余弦波形から１の正規化係数
を生成する正規化器と、前記正規化器に接続し前記正規
化係数を前記推定正弦波形と前記推定余弦波形に乗じて
正規化係数と前記推定正弦波形との乗算により前記正弦
波形を生成する乗算器とより成るようにしたものであ
る。
【０００９】請求項２の発明は、請求項１の発明におい
て、前記推定余弦波形と前記正規化係数との乗算により
余弦波形を生成するようにしたものである。
て、前記推定余弦波形と前記正規化係数との乗算により
余弦波形を生成するようにしたものである。
【００１０】請求項３の発明は、請求項２の発明におい
て、前記積分器がさらに前記正弦波形を遅延させる第１
の遅延手段と、前記余弦波形を遅延させる第２の遅延手
段と、前記第１の遅延手段に接続し前記遅延正弦波形を
第１の積分器入力信号に加算し前記推定余弦波形を生成
する第１の加算器と、前記第２の遅延手段に接続し前記
遅延余弦波形を第２の積分器入力信号に加算し前記推定
正弦波形を生成する第２の加算器とより成るようにした
ものである。
て、前記積分器がさらに前記正弦波形を遅延させる第１
の遅延手段と、前記余弦波形を遅延させる第２の遅延手
段と、前記第１の遅延手段に接続し前記遅延正弦波形を
第１の積分器入力信号に加算し前記推定余弦波形を生成
する第１の加算器と、前記第２の遅延手段に接続し前記
遅延余弦波形を第２の積分器入力信号に加算し前記推定
正弦波形を生成する第２の加算器とより成るようにした
ものである。
【００１１】請求項４の発明は、請求項３の発明におい
て、前記正弦波形にマイナス１を乗じて否定遅延正弦波
形を生成する否定手段と、前記否定手段に接続し前記可
変制御信号と前記否定遅延正弦波形を乗じて前記第１の
積分器入力信号を生成する第１の入力乗算器と、前記第
２の遅延手段に接続し前記可変制御信号と遅延余弦波形
とを乗じて前記第２の積分器入力信号を生成する第２の
入力乗算器とより成るようにしたものである。
て、前記正弦波形にマイナス１を乗じて否定遅延正弦波
形を生成する否定手段と、前記否定手段に接続し前記可
変制御信号と前記否定遅延正弦波形を乗じて前記第１の
積分器入力信号を生成する第１の入力乗算器と、前記第
２の遅延手段に接続し前記可変制御信号と遅延余弦波形
とを乗じて前記第２の積分器入力信号を生成する第２の
入力乗算器とより成るようにしたものである。
【００１２】請求項５の発明は、請求項２の発明におい
て、前記正規化器がさらに、前記積分器に接続し前記推
定正弦波形と前記推定余弦波形から瞬時出力を生成する
瞬時出力手段と、前記瞬時出力手段に接続し前記瞬時出
力値に応じて前記正規化係数を生成する正規化係数手段
とより成るようにしたものである。
て、前記正規化器がさらに、前記積分器に接続し前記推
定正弦波形と前記推定余弦波形から瞬時出力を生成する
瞬時出力手段と、前記瞬時出力手段に接続し前記瞬時出
力値に応じて前記正規化係数を生成する正規化係数手段
とより成るようにしたものである。
【００１３】請求項６の発明は、請求項５の発明におい
て、前記正規化係数手段が正規化係数としてテイラー級
数展開の第１係数を生成するようにしたものである。
て、前記正規化係数手段が正規化係数としてテイラー級
数展開の第１係数を生成するようにしたものである。
【００１４】請求項７の発明は、可変制御信号を供給す
る段階と、前記可変制御信号から推定正弦波形と推定余
弦波形を生成する段階と、前記推定正弦波形と前記推定
余弦波形から正規化係数を生成する段階と、前記正規化
係数を前記推定正弦波形と前記推定余弦波形に乗じて正
規化係数と前記推定正弦波形との乗算により前記正弦波
形を生成する段階より成るようにしたものである。
る段階と、前記可変制御信号から推定正弦波形と推定余
弦波形を生成する段階と、前記推定正弦波形と前記推定
余弦波形から正規化係数を生成する段階と、前記正規化
係数を前記推定正弦波形と前記推定余弦波形に乗じて正
規化係数と前記推定正弦波形との乗算により前記正弦波
形を生成する段階より成るようにしたものである。
【００１５】請求項８の発明は、請求項７の発明におい
て、前記推定余弦波形と前記正規化係数を乗じて余弦波
形を生成するようにしたものである。
て、前記推定余弦波形と前記正規化係数を乗じて余弦波
形を生成するようにしたものである。
【００１６】請求項９の発明は、請求項８の発明におい
て、前記正弦波形と余弦波形を生成する段階がさらに、
前記正弦波形を遅延させる段階と、前記余弦波形を遅延
させる段階と、前記遅延正弦波形を第１の積分器入力信
号に加算して前記推定余弦波形を生成する階段と、前記
遅延余弦波形を第２の積分器入力信号に加算して前記推
定正弦波形を生成する段階とより成るようにしたもので
ある。
て、前記正弦波形と余弦波形を生成する段階がさらに、
前記正弦波形を遅延させる段階と、前記余弦波形を遅延
させる段階と、前記遅延正弦波形を第１の積分器入力信
号に加算して前記推定余弦波形を生成する階段と、前記
遅延余弦波形を第２の積分器入力信号に加算して前記推
定正弦波形を生成する段階とより成るようにしたもので
ある。
【００１７】請求項１０の発明は、請求項９の発明にお
いて、前記遅延正弦波形にマイナス１を乗じて否定遅延
正弦波形を生成する段階と、前記可変制御信号に該否定
遅延正弦波形を乗じて前記第１の積分器入力信号を生成
する段階と、前記可変制御信号に否定遅延正弦波形を乗
じて前記第２の積分器入力信号を生成する段階をさらに
含むようにしたものである。
いて、前記遅延正弦波形にマイナス１を乗じて否定遅延
正弦波形を生成する段階と、前記可変制御信号に該否定
遅延正弦波形を乗じて前記第１の積分器入力信号を生成
する段階と、前記可変制御信号に否定遅延正弦波形を乗
じて前記第２の積分器入力信号を生成する段階をさらに
含むようにしたものである。
【００１８】請求項１１の発明は、請求項７の発明にお
いて、前記正規化係数を生成する段階がさらに、前記推
定正弦波形と前記推定余弦波形より瞬時出力値を生成す
る段階と、前記瞬時出力値に応じて前記正規化係数を生
成する段階より成るようにしたものである。
いて、前記正規化係数を生成する段階がさらに、前記推
定正弦波形と前記推定余弦波形より瞬時出力値を生成す
る段階と、前記瞬時出力値に応じて前記正規化係数を生
成する段階より成るようにしたものである。
【００１９】請求項１２の発明は、請求項１１の発明に
おいて、前記正規化係数を生成する段階が前記正規化係
数としてテイラー級数展開の第１係数を生成するように
したものである。
おいて、前記正規化係数を生成する段階が前記正規化係
数としてテイラー級数展開の第１係数を生成するように
したものである。
【００２０】
【発明の実施の形態】本発明は、数値技術を用いて正弦
波または余弦波または両方を発生させる数値電圧制御発
振器である。波形の精度を本質的に制限する参照テーブ
ルが無いので、波形の精度は、本発明を実施するために
使用した構成要素とディジタル信号を発生させるために
使用したサンプリング周波数の精度によってのみ制御さ
れる。出力波形の位相と周波数は入力信号、例えば、誤
差電圧ｅ（ｔ）によって制御される。換言すれば、出力
波形（Ｓｏ）の周波数は、下式により定義される誤差信
号ｅ（ｔ）の関数である。
波または余弦波または両方を発生させる数値電圧制御発
振器である。波形の精度を本質的に制限する参照テーブ
ルが無いので、波形の精度は、本発明を実施するために
使用した構成要素とディジタル信号を発生させるために
使用したサンプリング周波数の精度によってのみ制御さ
れる。出力波形の位相と周波数は入力信号、例えば、誤
差電圧ｅ（ｔ）によって制御される。換言すれば、出力
波形（Ｓｏ）の周波数は、下式により定義される誤差信
号ｅ（ｔ）の関数である。
【００２１】
【数１】
【００２２】図２は、本発明による数値電圧制御発振器
（ＮＶＣＯ）２００を示すブロック図である。理解を容
易にするたるに、図１，図２両図面に共通な同様な要素
にはできる限り同一の参照番号を付している。この数値
電圧制御発振器は、乗算器２０２，積分器２０６及び正
規化器２０８を含んでいる。乗算器２０２は、入力信号
（例えば、ループフィルタからの誤差電圧）に積分信号
と否定積分信号を乗算するように積分器２０６に接続し
ている。否定積分信号は、ブロック２０４において、マ
イナス１を掛けた積分信号である。より特定すると、乗
算器２１２でパス２１０における否定正弦積分信号を入
力信号に乗算する。また、同じように、乗算器２１４で
パス２１６における余弦積分信号を入力信号に乗算す
る。これらの乗算信号は、積分器２０６に送られる。
（ＮＶＣＯ）２００を示すブロック図である。理解を容
易にするたるに、図１，図２両図面に共通な同様な要素
にはできる限り同一の参照番号を付している。この数値
電圧制御発振器は、乗算器２０２，積分器２０６及び正
規化器２０８を含んでいる。乗算器２０２は、入力信号
（例えば、ループフィルタからの誤差電圧）に積分信号
と否定積分信号を乗算するように積分器２０６に接続し
ている。否定積分信号は、ブロック２０４において、マ
イナス１を掛けた積分信号である。より特定すると、乗
算器２１２でパス２１０における否定正弦積分信号を入
力信号に乗算する。また、同じように、乗算器２１４で
パス２１６における余弦積分信号を入力信号に乗算す
る。これらの乗算信号は、積分器２０６に送られる。
【００２３】積分器２０６は、正弦波信号と余弦波信号
を各々１記号遅延回路２１８と２２０により遅延させ、
遅延信号と非遅延信号を加算器２２２と２２４におい
て、各々加算して蓄積する。このように、遅延回路２１
８と加算器２２４を組み合わせて正弦波信号積分器を構
成し、遅延回路２２０と加算器２２２を組み合わせて余
弦波信号積分器を構成する。積分器は遅延回路２１８に
ゼロを与え遅延回路２２０に１を与えることにより初期
化する。即ち、数値電圧制御発振器（ＮＶＣＯ）は、初
期状態において、１に等しい余弦出力とゼロに等しい正
弦出力を有する。
を各々１記号遅延回路２１８と２２０により遅延させ、
遅延信号と非遅延信号を加算器２２２と２２４におい
て、各々加算して蓄積する。このように、遅延回路２１
８と加算器２２４を組み合わせて正弦波信号積分器を構
成し、遅延回路２２０と加算器２２２を組み合わせて余
弦波信号積分器を構成する。積分器は遅延回路２１８に
ゼロを与え遅延回路２２０に１を与えることにより初期
化する。即ち、数値電圧制御発振器（ＮＶＣＯ）は、初
期状態において、１に等しい余弦出力とゼロに等しい正
弦出力を有する。
【００２４】出力余弦波と出力正弦波が単位円上に留ま
るように、各積分信号（即ち、パス２２５と２２７上の
推定正弦波と余弦波）を正規化器２０８にて処理し、乗
算器２２６にて正規化係数を乗算する。この正規化係数
は、本来、合成された（推定された）波形における誤差
の予測推定値である。乗算器２３８への１つの入力であ
る推定余弦信号をＡ′、もう１つの入力である推定正弦
信号をＢ′とすると、処理及び打ち切り誤差により出力
波形は下記の恒等式に従う。 Ａ′2＋Ｂ′2＝１＋ε ここで、εは、ε≠０で正または負の値をとり得る誤差
値である。従って、ＡとＢは、 Ａ2＋Ｂ2＝１ Ａ＝Ａ′・１／√１＋ε Ｂ＝Ｂ′・１／√１＋ε となる単位振幅を有する正弦波成分として得られる。
るように、各積分信号（即ち、パス２２５と２２７上の
推定正弦波と余弦波）を正規化器２０８にて処理し、乗
算器２２６にて正規化係数を乗算する。この正規化係数
は、本来、合成された（推定された）波形における誤差
の予測推定値である。乗算器２３８への１つの入力であ
る推定余弦信号をＡ′、もう１つの入力である推定正弦
信号をＢ′とすると、処理及び打ち切り誤差により出力
波形は下記の恒等式に従う。 Ａ′2＋Ｂ′2＝１＋ε ここで、εは、ε≠０で正または負の値をとり得る誤差
値である。従って、ＡとＢは、 Ａ2＋Ｂ2＝１ Ａ＝Ａ′・１／√１＋ε Ｂ＝Ｂ′・１／√１＋ε となる単位振幅を有する正弦波成分として得られる。
【００２５】１／√１＋εの正規化係数の数値計算を簡
単にするために、この正規化係数をそのテイラー級数展
開の第１係数で表現する。当業者であれば追加の係数を
使用でき、また、他の級数展開も適用できることを理解
できよう。さらに、非直線関数を用いて正規化係数を発
生させることも予測できよう。正弦波及び余弦波の各推
定成分に正規化係数を乗じて、出力波形を単位円上に維
持するための各成分値を確保する。このようにして出力
波形は安定に保持される。さらに、特に、推定正弦波信
号を（例えば、乗算器２２８で）自乗し、推定余弦波信
号を（例えば、乗算器２３０で）自乗する。自乗信号は
総和器２３２で順次加算され、瞬時複合出力値を発生す
る。総和器の出力を加算器２３４で定数３から減算し、
次に割（除）算器２３６で定数２でこれを割る。このよ
うにして、瞬時複合出力値（総和器２３２により生成し
た出力値で、以下Ｘと略記する）を３から引き算し、２
で割り、（３−Ｘ）／２を得る。これは、関数１／√ｘ
のテイラー級数展開の第１係数を表示している。この値
は、乗算器２３８と２４０で各々推定正弦波信号と余弦
波信号に乗算する正規化係数を形成する。この正規化係
数は、数値電圧制御発振器（ＶＣＯ）を自己調整し安定
化させる。この数値電圧制御発振器からの出力信号は、
例えば、搬送波回復ループからの誤差信号のような入力
信号の振幅に対応して位相と周波数が調節可能な余弦波
形と正弦波形である。
単にするために、この正規化係数をそのテイラー級数展
開の第１係数で表現する。当業者であれば追加の係数を
使用でき、また、他の級数展開も適用できることを理解
できよう。さらに、非直線関数を用いて正規化係数を発
生させることも予測できよう。正弦波及び余弦波の各推
定成分に正規化係数を乗じて、出力波形を単位円上に維
持するための各成分値を確保する。このようにして出力
波形は安定に保持される。さらに、特に、推定正弦波信
号を（例えば、乗算器２２８で）自乗し、推定余弦波信
号を（例えば、乗算器２３０で）自乗する。自乗信号は
総和器２３２で順次加算され、瞬時複合出力値を発生す
る。総和器の出力を加算器２３４で定数３から減算し、
次に割（除）算器２３６で定数２でこれを割る。このよ
うにして、瞬時複合出力値（総和器２３２により生成し
た出力値で、以下Ｘと略記する）を３から引き算し、２
で割り、（３−Ｘ）／２を得る。これは、関数１／√ｘ
のテイラー級数展開の第１係数を表示している。この値
は、乗算器２３８と２４０で各々推定正弦波信号と余弦
波信号に乗算する正規化係数を形成する。この正規化係
数は、数値電圧制御発振器（ＶＣＯ）を自己調整し安定
化させる。この数値電圧制御発振器からの出力信号は、
例えば、搬送波回復ループからの誤差信号のような入力
信号の振幅に対応して位相と周波数が調節可能な余弦波
形と正弦波形である。
【００２６】本発明による数値電圧制御発振器は、正弦
波形と余弦波形の両方を生成する。この数値電圧制御発
振器のいくつかの応用例では、正弦波形またはその反対
のみを必要とする。このように、余弦波形は、数値電圧
制御発振器により内部使用のために生成され、出力信号
は正弦波形のみである。本発明の前述の実施例は、通
常、特定用途向け集積回路（ＡＳＩＣ）の一部である複
数の構成要素として説明してきた。実施例がソフトウェ
ア手段のみならず記述のハードウェアとして実施可能な
ことは当業者には明らかであろう。このような実施装置
において、図２の各ブロックの関数（Function）は、コ
ンピュータシステムまたは他の処理装置にとって実行可
能なルーチンとなる。本発明の内容を具体化した実施形
態の一例を図示して詳述してきたが、当業者ならばこれ
らの内容を具体化した多くの変更態様を容易に案出し得
るであろう。
波形と余弦波形の両方を生成する。この数値電圧制御発
振器のいくつかの応用例では、正弦波形またはその反対
のみを必要とする。このように、余弦波形は、数値電圧
制御発振器により内部使用のために生成され、出力信号
は正弦波形のみである。本発明の前述の実施例は、通
常、特定用途向け集積回路（ＡＳＩＣ）の一部である複
数の構成要素として説明してきた。実施例がソフトウェ
ア手段のみならず記述のハードウェアとして実施可能な
ことは当業者には明らかであろう。このような実施装置
において、図２の各ブロックの関数（Function）は、コ
ンピュータシステムまたは他の処理装置にとって実行可
能なルーチンとなる。本発明の内容を具体化した実施形
態の一例を図示して詳述してきたが、当業者ならばこれ
らの内容を具体化した多くの変更態様を容易に案出し得
るであろう。
【００２７】
【発明の効果】本発明は、数値技術を用いて正弦波また
は余弦波または両方を発生させる上述に説明したとおり
の数値電圧制御発振器を構成しており、波形の精度を本
質的に制限する参照テーブルが無いので、波形の精度
は、発明を実施するために使用する構成要素とディジタ
ル信号を発生させるために使用したサンプリング周波数
の精度によって制御され、出力波形の位相と周波数は入
力信号の電圧によって制御される当該発振器が提供され
る。
は余弦波または両方を発生させる上述に説明したとおり
の数値電圧制御発振器を構成しており、波形の精度を本
質的に制限する参照テーブルが無いので、波形の精度
は、発明を実施するために使用する構成要素とディジタ
ル信号を発生させるために使用したサンプリング周波数
の精度によって制御され、出力波形の位相と周波数は入
力信号の電圧によって制御される当該発振器が提供され
る。
【図１】先行技術によるディジタル電圧制御発振器を用
いる従来の搬送波回復ループ回路のブロック図を示す。
いる従来の搬送波回復ループ回路のブロック図を示す。
【図２】本発明による数値電圧制御発振器の実施形態の
構成を示すブロック図である。
構成を示すブロック図である。
１０２…受信信号入力、１０４…位相検波器、１０６…
ループフィルタ、１０８…電圧制御発振器、１１０…モ
ジュロ積分器、１１２…余弦参照テーブル、１１４…正
弦参照テーブル、１１８…モジュロ関数、２０２…乗算
器、２０４…否定、２０６…積分器、２０８…正規化
器、２２６…乗算器。
ループフィルタ、１０８…電圧制御発振器、１１０…モ
ジュロ積分器、１１２…余弦参照テーブル、１１４…正
弦参照テーブル、１１８…モジュロ関数、２０２…乗算
器、２０４…否定、２０６…積分器、２０８…正規化
器、２２６…乗算器。
フロントページの続き (72)発明者 クリストファ エイチ．ストロール アメリカ合衆国，ペンシルバニア州 19038，モントゴメリ グレンサイド，ビ ックレイ ロード 275 (72)発明者 スティーブン ティー．ジャッフィ アメリカ合衆国，ニュージャージ州 07728，モンマス フリーホールド，イー グルネスト ロード 90
Claims (12)
- 【請求項１】 可変制御信号により正弦波形の周波数と
位相値を制御する該可変制御信号に応じ正弦波形を合成
する数値電圧制御発振器（ＶＣＯ）において、前記可変
制御信号から推定正弦波形と推定余弦波形を生成するた
めの積分器と、前記積分器に接続し前記推定正弦波形と
前記推定余弦波形から１の正規化係数を生成する正規化
器と、前記正規化器に接続し前記正規化係数を前記推定
正弦波形と前記推定余弦波形に乗じて正規化係数と前記
推定正弦波形との乗算により前記正弦波形を生成する乗
算器とより成ることを特徴とする数値電圧制御発振器。 - 【請求項２】 前記推定余弦波形と前記正規化係数との
乗算により余弦波形を生成することを特徴とする請求項
１記載の数値電圧制御発振器。 - 【請求項３】 前記積分器がさらに前記正弦波形を遅延
させる第１の遅延手段と、前記余弦波形を遅延させる第
２の遅延手段と、前記第１の遅延手段に接続し前記遅延
正弦波形を第１の積分器入力信号に加算し前記推定余弦
波形を生成する第１の加算器と、前記第２の遅延手段に
接続し前記遅延余弦波形を第２の積分器入力信号に加算
し前記推定正弦波形を生成する第２の加算器とより成る
ことを特徴とする請求項２記載の数値電圧制御発振器。 - 【請求項４】 前記正弦波形にマイナス１を乗じて否定
遅延正弦波形を生成する否定手段と、前記否定手段に接
続し前記可変制御信号と前記否定遅延正弦波形を乗じて
前記第１の積分器入力信号を生成する第１の入力乗算器
と、前記第２の遅延手段に接続し前記可変制御信号と遅
延余弦波形とを乗じて前記第２の積分器入力信号を生成
する第２の入力乗算器とより成ることを特徴とする請求
項３記載の数値電圧制御発振器。 - 【請求項５】 前記正規化器がさらに、前記積分器に接
続し前記推定正弦波形と前記推定余弦波形から瞬時出力
を生成する瞬時出力手段と、前記瞬時出力手段に接続し
前記瞬時出力値に応じて前記正規化係数を生成する正規
化係数手段とより成ることを特徴とする請求項２記載の
数値電圧制御発振器。 - 【請求項６】 前記正規化係数手段が正規化係数として
テイラー級数展開の第１係数を生成することを特徴とす
る請求項５記載の数値電圧制御発振器。 - 【請求項７】 可変制御信号を供給する段階と、前記可
変制御信号から推定正弦波形と推定余弦波形を生成する
段階と、前記推定正弦波形と前記推定余弦波形から正規
化係数を生成する段階と、前記正規化係数を前記推定正
弦波形と前記推定余弦波形に乗じて正規化係数と前記推
定正弦波形との乗算により前記正弦波形を生成する段階
より成ることを特徴とする正弦波合成方法。 - 【請求項８】 前記推定余弦波形と前記正規化係数を乗
じて余弦波形を生成することを特徴とする請求項７記載
の方法。 - 【請求項９】 前記正弦波形と余弦波形を生成する段階
がさらに、前記正弦波形を遅延させる段階と、前記余弦
波形を遅延させる段階と、前記遅延正弦波形を第１の積
分器入力信号に加算して前記推定余弦波形を生成する階
段と、前記遅延余弦波形を第２の積分器入力信号に加算
して前記推定正弦波形を生成する段階とより成ることを
特徴とする請求項８記載の方法。 - 【請求項１０】 前記遅延正弦波形にマイナス１を乗じ
て否定遅延正弦波形を生成する段階と、前記可変制御信
号に該否定遅延正弦波形を乗じて前記第１の積分器入力
信号を生成する段階と、前記可変制御信号に否定遅延正
弦波形を乗じて前記第２の積分器入力信号を生成する段
階をさらに含むことを特徴とする請求項９記載の方法。 - 【請求項１１】 前記正規化係数を生成する段階がさら
に、前記推定正弦波形と前記推定余弦波形より瞬時出力
値を生成する段階と、前記瞬時出力値に応じて前記正規
化係数を生成する段階より成ることを特徴とする請求項
７記載の方法。 - 【請求項１２】 前記正規化係数を生成する段階が前記
正規化係数としてテイラー級数展開の第１係数を生成す
ることを特徴とする請求項１１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/541,911 US5619154A (en) | 1995-10-10 | 1995-10-10 | Numerical voltage controlled oscillator |
| US08/541,911 | 1995-10-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186588A true JPH09186588A (ja) | 1997-07-15 |
| JP3340919B2 JP3340919B2 (ja) | 2002-11-05 |
Family
ID=24161600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26700396A Expired - Fee Related JP3340919B2 (ja) | 1995-10-10 | 1996-10-08 | 数値電圧制御発振器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5619154A (ja) |
| EP (1) | EP0934625B1 (ja) |
| JP (1) | JP3340919B2 (ja) |
| DE (1) | DE69631067T2 (ja) |
| WO (1) | WO1997014211A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426972B1 (en) | 1998-06-19 | 2002-07-30 | Nxtwave Communications | Reduced complexity equalizer for multi mode signaling |
| US6434707B1 (en) | 1999-06-07 | 2002-08-13 | Motorola, Inc. | Low phase jitter clock signal generation circuit |
| US6265927B1 (en) * | 1999-11-05 | 2001-07-24 | Raytheon Company | Anti-saturation integrator and method |
| US6853693B1 (en) * | 2000-04-28 | 2005-02-08 | Motorola, Inc. | Method and apparatus for gain normalization of a correlation demodulator |
| JP3961422B2 (ja) * | 2000-10-26 | 2007-08-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 直接変換無線トランシーバ |
| US7072392B2 (en) * | 2000-11-13 | 2006-07-04 | Micronas Semiconductors, Inc. | Equalizer for time domain signal processing |
| US6940557B2 (en) * | 2001-02-08 | 2005-09-06 | Micronas Semiconductors, Inc. | Adaptive interlace-to-progressive scan conversion algorithm |
| US6829297B2 (en) * | 2001-06-06 | 2004-12-07 | Micronas Semiconductors, Inc. | Adaptive equalizer having a variable step size influenced by output from a trellis decoder |
| US7190744B2 (en) * | 2001-06-07 | 2007-03-13 | Micronas Semiconductors, Inc. | Error generation for adaptive equalizer |
| US7418034B2 (en) * | 2001-06-19 | 2008-08-26 | Micronas Semiconductors. Inc. | Combined trellis decoder and decision feedback equalizer |
| US6931089B2 (en) * | 2001-08-21 | 2005-08-16 | Intersil Corporation | Phase-locked loop with analog phase rotator |
| US6642796B2 (en) * | 2002-02-15 | 2003-11-04 | Radiodetection Limited | Digital phase-quadrature oscillator |
| US20030206053A1 (en) * | 2002-04-04 | 2003-11-06 | Jingsong Xia | Carrier recovery for DTV receivers |
| US20030235259A1 (en) * | 2002-04-04 | 2003-12-25 | Jingsong Xia | System and method for symbol clock recovery |
| US6980059B2 (en) * | 2002-04-05 | 2005-12-27 | Micronas Semiconductors, Inc. | Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain |
| US7321642B2 (en) * | 2002-04-05 | 2008-01-22 | Micronas Semiconductors, Inc. | Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder |
| US6995617B2 (en) * | 2002-04-05 | 2006-02-07 | Micronas Semiconductors, Inc. | Data-directed frequency-and-phase lock loop |
| US7376181B2 (en) * | 2002-04-05 | 2008-05-20 | Micronas Semiconductors, Inc. | Transposed structure for a decision feedback equalizer combined with a trellis decoder |
| US7272203B2 (en) * | 2002-04-05 | 2007-09-18 | Micronas Semiconductors, Inc. | Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot |
| US7254191B2 (en) * | 2002-04-22 | 2007-08-07 | Cognio, Inc. | System and method for real-time spectrum analysis in a radio device |
| US7035339B2 (en) * | 2002-05-03 | 2006-04-25 | Silicon Integrated Systems Corp. | Carrier recovery apparatus for digital QAM receivers |
| US7911816B2 (en) * | 2006-09-13 | 2011-03-22 | Hypertherm, Inc. | Linear, inductance based control of regulated electrical properties in a switch mode power supply of a thermal processing system |
| US20140139280A1 (en) * | 2012-11-20 | 2014-05-22 | The Trustees Of Columbia University In The City Of New York | Systems, apparatus, and methods for providing continuous-time signal differentiation and integration |
| US9876490B2 (en) | 2012-11-20 | 2018-01-23 | The Trustees Of Columbia University In The City Of New York | Systems, apparatus, and methods for providing continuous-time signal differentiation and integration |
| US20140324936A1 (en) * | 2013-04-30 | 2014-10-30 | Texas Instruments Incorporated | Processor for solving mathematical operations |
| US9904311B1 (en) * | 2016-08-09 | 2018-02-27 | Stmicroelectronics S.R.L. | System and a method for a waveform generator |
| CN109557353B (zh) * | 2018-10-12 | 2020-12-25 | 西安电子科技大学 | 电网电压幅值和相角检测方法及系统、电网电压检测装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4191932A (en) * | 1976-01-16 | 1980-03-04 | Nippon Gakki Seizo Kabushiki Kaisha | Voltage-controlled oscillator |
| FR2431221A1 (fr) * | 1978-07-13 | 1980-02-08 | Cit Alcatel | Generateur numerique d'ondes sinusoidales echantillonnees |
| DE3119448C2 (de) * | 1981-05-15 | 1984-10-11 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Erzeugung eines cosinusförmigen Signals und eines sinusförmigen Signals |
| JPS5825746A (ja) * | 1981-08-10 | 1983-02-16 | Fujitsu Ltd | 搬送波再生回路 |
| US4494080A (en) * | 1981-11-16 | 1985-01-15 | International Business Machines Corporation | Voltage-controlled oscillator with independent gain and frequency controls |
| US4577287A (en) * | 1983-03-02 | 1986-03-18 | At&T Bell Laboratories | Method and apparatus for generating digital signals representing periodic samples of a sine wave |
| US4602225A (en) * | 1984-06-24 | 1986-07-22 | Hewlett Packard Company | Apparatus for frequency correction in a frequency synthesizer |
| US5225794A (en) * | 1991-11-18 | 1993-07-06 | Motorola, Inc. | Method and apparatus for a sweep oscillator |
| US5517535A (en) * | 1994-10-13 | 1996-05-14 | Westinghouse Electric Corp. | Numerically controlled oscillator with complex exponential outputs using recursion technique |
-
1995
- 1995-10-10 US US08/541,911 patent/US5619154A/en not_active Expired - Lifetime
-
1996
- 1996-10-08 JP JP26700396A patent/JP3340919B2/ja not_active Expired - Fee Related
- 1996-10-10 WO PCT/US1996/015785 patent/WO1997014211A1/en active IP Right Grant
- 1996-10-10 DE DE1996631067 patent/DE69631067T2/de not_active Expired - Lifetime
- 1996-10-10 EP EP96936121A patent/EP0934625B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0934625B1 (en) | 2003-12-10 |
| DE69631067D1 (de) | 2004-01-22 |
| EP0934625A1 (en) | 1999-08-11 |
| DE69631067T2 (de) | 2004-11-18 |
| EP0934625A4 (en) | 2000-02-23 |
| JP3340919B2 (ja) | 2002-11-05 |
| US5619154A (en) | 1997-04-08 |
| WO1997014211A1 (en) | 1997-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3340919B2 (ja) | 数値電圧制御発振器 | |
| Vankka et al. | Direct digital synthesizer | |
| US20050232385A1 (en) | Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus | |
| US20060202768A1 (en) | Phase locked loop comprising a sigma-delta modulator | |
| JP5571098B2 (ja) | ２ポイント変調と適応遅延マッチングとを用いるデジタル位相ロックドループ | |
| KR100539929B1 (ko) | 디지털 주파수 변조기 | |
| US5315619A (en) | Carrier recovery processor for a QAM television signal | |
| US7826550B2 (en) | Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers | |
| EP0704117B1 (en) | Compensated digital frequency synthesizer | |
| AU749869B2 (en) | Time error compensation arrangement and multi-carrier modem comprising the arrangement | |
| JP2674295B2 (ja) | 速度変換回路 | |
| CA2079422C (en) | Phase-locked circuit capable of being quickly put in a phase-locked state | |
| CN111917452B (zh) | 一种大频偏抑制载波跟踪的方法及系统 | |
| JPS62253224A (ja) | 位相同期回路 | |
| JP3999640B2 (ja) | 周波数制御装置 | |
| JP2730346B2 (ja) | 分周回路 | |
| Eltawil et al. | Interpolation based direct digital frequency synthesis for wireless communications | |
| US5550866A (en) | Digital demodulator reference signal generator having DC blocker and first Hilbert transformation with quadrature output followed by gain staging and combination for second Hilbert transformation quadrature output | |
| JPH07154247A (ja) | デジタル位相ロックループフィルタ | |
| KR20220032365A (ko) | 위상 고정 루프 및 이를 포함하는 전자 장치 | |
| JP4418614B2 (ja) | 周波数シンセサイザ | |
| US6757336B1 (en) | Device and method for performing a carrier recovery | |
| JPS6281813A (ja) | 移相回路 | |
| JP2705363B2 (ja) | 自動干渉除去装置 | |
| JP3220877B2 (ja) | π／４シフトＱＰＳＫ変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |