CN104811199A - 信号处理电路与a/d转换器 - Google Patents
信号处理电路与a/d转换器 Download PDFInfo
- Publication number
- CN104811199A CN104811199A CN201410707278.2A CN201410707278A CN104811199A CN 104811199 A CN104811199 A CN 104811199A CN 201410707278 A CN201410707278 A CN 201410707278A CN 104811199 A CN104811199 A CN 104811199A
- Authority
- CN
- China
- Prior art keywords
- voltage
- retainer
- switch
- commutating
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Rectifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及信号处理电路与A/D转换器。根据一种实施例的信号处理电路包含整流器、保持器、控制器和设定器。整流器通过对其中信号电压被叠加于共模电压上的输入电压整流来生成整流电压。保持器保持电压。控制器控制保持器,以使得保持器根据由整流器生成的整流电压来保持电压。设定器按照预定的时间间隔将由保持器保持的电压设定为预定电压。
Description
相关申请的交叉引用
本申请基于并要求在2014年1月29日提交的在先日本专利申请第2014-014414号的优先权,该在先申请的全部内容通过引用而并入本文。
技术领域
本文所描述的实施例总体地涉及信号处理电路和A/D转换器。
背景技术
流水线型(pipeline)A/D转换器在许多LSI产品被用作能够实现高速度和高分辨率的体系结构。流水线型A/D转换器通过连接用于执行一个位的A/D转换的多个级来配置。所采样的模拟信号通过流水线型操作在每个级内被逐位地进行A/D转换。在传统上,运算放大器已经被用来在每个级内执行A/D转换。
近年来,人们已经提出了一种用于通过在每个级内使用比较器代替运算放大器来降低流水线型A/D转换器的功耗的技术。但是,在上述使用比较器的传统技术中,由于有必要在用于A/D转换的信号处理电路内的每次A/D转换时对电容元件进行充电/放电,因而难以充分降低功耗。
发明内容
根据本发明的一种方式,提供一种信号处理电路,包含:用于通过对其中信号电压被叠加于共模电压上的输入电压整流来生成整流电压的整流器;用于保持电压的保持器;用于控制所述保持器以便根据由所述整流器生成的所述整流电压来保持电压的控制器;以及用于按照预定的时间间隔将由所述保持器保持的所述电压设定为预定电压的设定器。
根据本发明的另一种方式,提供一种信号处理电路,包含:用于通过对其中信号电压被叠加于共模电压上的第一输入电压及第二输入电压整流来生成第一整流电压及第二整流电压的差动整流器;用于保持电压的第一保持器;用于控制所述第一保持器以便根据由所述差动整流器生成的所述第一整流电压来保持电压的第一控制器;用于保持电压的第二保持器;用于控制所述第二保持器以便根据由所述差动整流器生成的所述第二整流电压来保持电压的第二控制器;以及用于按照预定的时间间隔将由所述第一保持器及第二保持器保持的所述电压设定为预定电压的设定器。
根据本发明的另一种方式,提供一种包含信号处理电路的A/D转换器,该信号处理电路包含:用于通过对其中信号电压被叠加于共模电压上的输入电压整流来生成整流电压的整流器;用于保持电压的保持器;用于控制所述保持器以便根据由所述整流器生成的所述整流电压来保持电压的控制器;以及用于按照预定的时间间隔将由所述保持器保持的所述电压设定为预定电压的设定器。
附图说明
图1是根据第一实施例的信号处理电路的框图;
图2是根据第一实施例的信号处理电路的一个实例的电路图;
图3是图2中的控制器的另一个实例的电路图;
图4A至4D是根据第一实施例的信号处理电路的操作的说明图;
图5A和5B是根据第一实施例的信号处理电路的操作的说明图;
图6是传统信号处理电路的一个实例的电路图;
图7A和7B是传统信号处理电路的操作的说明图;
图8是传统信号处理电路的操作的说明图;
图9是根据第一实施例的信号处理电路的另一个实例的框图;
图10是根据第一实施例的信号处理电路的又一个实例的框图;
图11是图9中的恢复器(restorator)的一个实例的电路图;
图12是根据第一实施例的信号处理电路的又一个实例的框图;
图13是根据第二实施例的信号处理电路的框图;
图14是根据第二实施例的信号处理电路的一个实例的电路图;
图15是根据第二实施例的信号处理电路的另一个实例的电路图;以及
图16是根据第三实施例的信号处理电路的一个实例的电路图。
具体实施方式
现在将参照附图来解释实施例。本发明并不限定于这些实施例。
根据一种实施例的信号处理电路包含整流器、保持器、控制器和设定器。整流器通过对其中信号电压被叠加于共模电压上的输入电压整流来生成整流电压。保持器保持电压。控制器控制保持器,使得保持器根据由整流器生成的整流电压来保持电压。设定器按照预定的时间间隔将由保持器保持的电压设定为预定电压。
信号处理电路和A/D转换器的实施例将在下文参照附图来描述。
(第一实施例)
首先,根据第一实施例的信号处理电路将参照图1至12来描述。在此,图1是根据本实施例的信号处理电路的功能配置的框图。同样地,图2是根据本实施例的信号处理电路的示例性配置的电路图。如图1所示,根据本实施例的信号处理电路包含用于根据输入电压VIN来生成整流电压VA的整流器10、用于保持任意电压的保持器30、用于基于整流电压VA来控制由保持器30保持的保持电压VC的控制器20、以及用于将保持电压VC设定为预定电压的设定器40。
输入电压VIN被输入到整流器10。输入电压VIN是其中信号电压VSIG被叠加于共模电压VCM上的信号(VIN=VCM+VSIG)。共模电压VCM是输入电压VIN的DC分量,而信号电压VSIG是输入电压VIN的AC分量。例如,所采样的模拟信号(电压)能够作为输入电压VIN的例子。
整流器10通过对输入电压VIN整流来生成等于或高于共模电压VCM的整流电压VA。更特别地,当输入电压VIN等于或高于共模电压VCM时,整流器10不对输入电压VIN整流而输出输入电压VIN。同样地,整流器10将比共模电压VCM低的输入电压VIN转换成其中信号电压VSIG的绝对值|VSIG|被添加到共模电压VCM的电压,并且输出所转换的电压。因此,与共模电压VCM相等的或比其高的整流电压VA由整流器10输出。也就是,在VSIG≥0的情况下,整流电压VA满足VA=VIN=VCM+VSIG,并且在VSIG<0的情况下,整流电压VA满足VA=VCM-VSIG。因此,由整流器10生成的整流电压VA是其中信号电压VSIG的绝对值被添加到共模电压VCM(VA=VCM+|VSIG|)的电压。
如图2所示,整流器10包含输入端子11和12、放大器13、减法电路14、开关15和16,以及比较器17。输入电压VIN由输入端子11输入。共模电压VCM由输入端子12输入。
放大器13连接至输入端子12。放大器13将由输入端子12输入的共模电压VCM放大两倍并且输出所放大的电压。
减法电路14连接至输入端子11,并且输入电压VIN被输入到减法电路14。同样地,减法电路14连接至放大器13的输出侧,并且两倍放大了的共模电压VCM被输入到减法电路14。减法电路14从该两倍放大了的共模电压VCM中减去输入电压VIN,并且输出结果。因此,由减法电路14输出的电压变为2VCM-VIN=VCM-VSIG。
开关15(第一开关)使输入端子11与控制器20连接/断开(连接和断开)。开关16(第二开关)使减法电路14与控制器20连接/断开。
比较器17连接至输入端子11和12,并且输入电压VIN和共模电压VCM的每个都被输入到比较器17。比较器17将输入电压VIN的大小与共模电压VCM的大小比较,并且基于比较结果来控制开关15和16的断开/闭合。
特别地,比较器17在输入电压VIN等于或高于共模电压VCM(VIN≥VCM)的情况下使开关15闭合并且使开关16断开。因此,由整流器10输出的整流电压VA是输入电压VIN(VA=VIN=VCM+VSIG)。同样地,比较器17在输入电压VIN低于共模电压VCM(VIN<VCM)的情况下使开关15断开并且使开关16闭合。因此,由整流器10输出的整流电压VA是由减法电路14输出的电压(VA=VCM-VSIG)。
比较器17输出在输入电压VIN与共模电压VCM之间的比较结果,也就是,信号DOUT指示在输入电压VIN与共模电压VCM之间的大小关系。由比较器17输出的信号DOUT为例如一位(one-bit)数字信号,并且被输入将在下文描述的恢复器。比较器能够用作比较器17。
在上述描述中,整流器10已经生成等于或高于共模电压VCM的整流电压VA。但是,整流器10可以生成等于或低于共模电压VCM的整流电压VA。当等于或低于共模电压VCM的整流电压VA被生成时,整流器10不进行任何处理而输出等于或低于共模电压VCM的输入电压VIN。同样地,整流器10将比共模电压VCM高的输入电压VIN转换成其中信号电压VSIG的绝对值|VSIG|被从共模电压VCM中减去的电压,并且输出所转换的电压。因此,等于或低于共模电压VCM的整流电压VA由整流器10输出。
也就是,当VSIG<0时,整流电压VA满足VA=VIN=VCM+VSIG,并且当VSIG≥0时,整流电压VA满足VA=VCM-VSIG。因此,由整流器10生成的整流电压VA是其中信号电压VSIG的绝对值被从共模电压VCM中减去(VA=VCM-|VSIG|)的电压。在图2的整流器10的配置中,这样的整流电压VA能够通过使由比较器17进行的开关15和16的断开/闭合的控制反转来生成。
保持器30是用于保持任意电压的单元。保持器30包含如图2所示的电容元件31。电容元件31具有任意阻抗,并且能够保持在地电压与电源电压VDD之间的任意电压。电容元件31的电源侧(输出侧)连接至控制器20、设定器40、以及用于输出信号处理电路的输出电压VOUT的输出端子50。因此,由保持器30保持的保持电压VC由输出端子50输出。也就是,保持电压VC与输出电压VOUT一致(VC=VOUT)。
控制器20连接于整流器10与保持器30之间。整流电压VA由整流器10输入到控制器20。控制器20基于整流电压VA来控制保持器30,使得保持电压VC变为等于整流电压VA。控制器20包含电流源21、开关22及比较器23,如图2所示。
电流源21连接至电容元件31的电源侧(输出侧),使得预定的电流I能够被供应给电容元件31。开关22(第四开关)被设置于电流源21与电容元件31之间,并且使电流源21与电容元件31连接/断开。
整流电压VA由整流器10输入到比较器23。同样地,保持电压VC由保持器30输入到比较器23。比较器23将整流电压VA的大小与保持电压VC的大小进行比较,并且基于比较结果来输出控制信号φ1,然后控制开关22的断开/闭合。
特别地,当整流电压VA高于保持电压VC(VA>VC)时,比较器23使开关22闭合。因此,电流源21将电流I供应给电容元件31,并且电容元件31被充电。因此,保持电压VC增大。同样地,当整流电压VA等于或低于保持电压VC(VA≤VC)时,比较器23使开关22断开。因此,电流源21被断开,并且电容元件31的充电被终止。
也就是,当整流电压VA高于保持电压VC时,控制器20通过对电容元件31充电来增大保持电压VC,并且当保持电压VC变为等于整流电压VA时,控制器20终止该充电。因此,控制器20能够控制保持电压VC,以使其等于整流电压VA。
在上述描述中,控制器20是用于通过给保持器30供应电流I来增大保持电压VC的电流源类型的控制器。但是,控制器20可以是用于通过从保持器30中拉出电流I来降低保持电压VC的电流拉出(currentdraw)类型的控制器。在这种情况下,电流源21连接至电容元件31的接地侧,从而能够从电容元件31中拉出预定的电流I,如图3所示。
在图3中,当整流电压VA低于保持电压VC(VA<VC)时,比较器23使开关22闭合。因此,电流源21从电容元件31中拉出电流I,并且电容元件31被放电。因此,保持电压VC下降。同样地,当整流电压VA等于或高于保持电压VC(VA≥VC)时,比较器23使开关22断开。因此,电流源21被断开,并且电容元件31的放电被终止。
也就是,在图3中,当整流电压VA低于保持电压VC时,控制器20通过使电容元件31放电来降低保持电压VC,并且当保持电压VC变为等于整流电压VA时,控制器20终止该放电。因此,控制器20能够控制保持电压VC以使其等于整流电压VA。
在输出端子50与被输入保持电压VC的比较器23的输入端子之间可以设置任意反馈元件。因此,能够将与通用反馈电路的信号处理类似的信号处理添加给根据本实施例的信号处理电路。
设定器40将保持器30的保持电压VC设定为预定的复位电压VR。当整流电压VA等于或高于共模电压VCM时,复位电压VR能够是等于或低于共模电压VCM的任意电压。在这种情况下,优选的是复位电压VR为共模电压VCM或者比共模电压VCM略低的电压。设定器40包含电压源41和开关42,如图2所示。
电压源41连接至电容元件31的电源侧(输出侧),从而能够供应复位电压VR。开关42(第三开关)被设置于电压源41与电容元件31之间,并且使电压源41与电容元件31连接/断开。从外部输入的控制信号φ2控制开关42以使其按照预定的时间间隔来断开/闭合。
当开关42闭合时,电容元件31的输出侧连接至电压源41,并且保持电压VC被设定为复位电压VR。另一方面,当开关42断开时,电压源41被断开,并且保持电压VC受控制器20控制,以使其等于整流电压VA。
当整流电压VA等于或低于共模电压VCM时,复位电压VR能够是与共模电压VCM相等的或比其高的任意电压。在这种情况下,优选的是复位电压VR为共模电压VCM或者比共模电压VCM略高的电压。
然后,根据本实施例的信号处理电路的操作将参照图4至12来描述。以下假定:信号处理电路被应用于流水线型A/D转换器的每个级,并且整流器10对输入电压VIN整流,使得整流电压VA变为等于或高于共模电压VCM。同样地,假定输入电压VIN是所采样的模拟信号,并且是其中信号电压VSIG被叠加于共模电压VCM上的电压。
当模拟信号被输入到A/D转换器时,模拟信号按照预定的采样间隔来采样。在此,在图4A中,虚线指示模拟信号,而实线指示所采样的模拟信号。所采样的模拟信号变为按照采样间隔而改变的离散电压,如图4A所示。该电压被输入到信号处理电路,作为输入电压VIN。
整流器10对输入电压VIN整流,并且生成整流电压VA。由整流器10生成的整流电压VA被输入到控制器20。在此,在图4B中,虚线指示输入电压VIN,而实线指示整流电压VA。如上所述,整流器10对整流电压VA整流,使得整流电压VA变为等于或高于共模电压VCM。因此,比共模电压VCM低的输入电压VIN被转换成在共模电压VCM的基础上的反相电压,如图4B所示(VA=VCM+|VSIG|)。
同样地,此时,整流器10的比较器17输出指示输入电压VIN与共模电压VCM之间的大小关系的信号DOUT。在图4C中,信号DOUT是一位数字信号。当VIN≥VCM时,比较器17输出高电平(HIGH),并且当VIN<VCM时,输出低电平(LOW)。使用信号DOUT进行的输入电压VIN的恢复处理将在下文描述。
控制器20基于所输入的整流电压VA来控制保持器30的保持电压VC,以使其等于整流电压VA。同样地,设定器40按照预定的时间间隔将保持器30的保持电压VC设定成复位电压VR。保持器30的保持电压VC被输出作为输出电压VOUT。
通过该操作,信号处理电路输出在图4D中指示的与整流电压VA相关的输出电压VOUT。在图4D中,虚线指示整流电压VA,而实线指示输出电压VOUT。在图4D中,复位电压VR为共模电压VCM。如上所述,复位电压VR能够是等于或低于共模电压VCM的任意电压。信号处理电路的输出电压VOUT被输入到在流水线型A/D转换器内设置的下一级。
在此,控制器20、保持器30和设定器40在一个循环内的操作将在下文参照图5A和5B详细描述。单个循环是从将输入电压VIN输入信号处理电路至输入下一输入电压VIN。图5A是图4D的部分放大图,并且放大并指示从输入电压VIN被输入时到下一输入电压VIN被输入时的输出电压VOUT(保持电压VC)的改变。图5B指示在图5A的每个时刻的控制信号φ1和φ2的状态。
如图5A所示,从输入电压VIN的输入到下一输入电压VIN的输入的一个循环的时段包含放大阶段、保持阶段和复位阶段。放大阶段是从输入电压VIN被输入时到输出电压VOUT变为等于整流电压VA时的时段。保持阶段是从输出电压VOUT变为等于整流电压VA时到输出电压VOUT被设定为复位电压VR(=VCM)时的时段。复位阶段是从输出电压VOUT被设定为复位电压VR时到下一输入电压VIN被输入时的时段。
首先,将描述放大阶段。当输入电压VIN被输入以信号处理电路时,整流器10生成整流电压VA,并且整流电压VA被输入到控制器20。如图5B所示,在放大阶段,控制信号φ1为开启,而控制信号φ2为关闭。也就是,控制器20的开关22闭合,而设定器40的开关42断开。
因此,控制器20将来自电流源21的电流I供应给电容元件31,并且控制保持电压VC以使其等于整流电压VA。当保持电压VC变为等于整流电压VA时,比较器23使控制信号φ1关闭,并且使开关22断开。因此,在放大阶段,输出电压VOUT从复位电压VR增大至整流电压VA。
然后,将描述保持阶段。控制信号φ1和φ2两者在保持阶段均关闭。也就是,控制器20的开关22和设定器40的开关42断开。因此,保持器30在放大阶段使保持电压VC(=VA)保持受控。因此,整流电压VA在保持阶段被作为输出电压VOUT输出。
此外,还将描述复位阶段。控制信号φ2在自输入电压VIN被输入到信号处理电路起的预定时间之后变为开启。由于预定的时间被设定以使得控制信号φ2在控制信号φ1关闭之后开启,因而在保持阶段,控制信号φ1关闭并且控制信号φ2开启。也就是,控制器20的开关22断开,而设定器40的开关42闭合。因此,保持器30的保持电压VC被设定成复位电压VR。因此,复位电压VR在复位阶段被作为输出电压VOUT输出。
在从控制信号φ2开启起的预定时间之后,控制信号φ2关闭。控制信号φ2关闭的时刻与下一输入电压VIN被输入到信号处理电路的时刻同步。当控制信号φ2关闭时,上述放大阶段再次开始。也就是,在放大阶段的起始时间点,保持电压VC被设定成复位电压VR。
通过重复上述循环,信号处理电路输出输出电压VOUT,如图4D所示。此时,在信号处理电路中,电流被消耗以便将电容元件31从复位电压VR充电至整流电压VA。当假定复位电压VR为共模电压VCM时,电流源21的电流值为I,信号电压为VSIG,并且放大阶段的时间为TA,电容元件31的充电电压如下。
[公式1]
当假定信号电压VSIG的最大振幅为VSIGMAX(=max|VSIG|)时,每个循环的最大电流消耗变为I=max(C×(VIN-VCM))/T=C×VSIGMAX/TA。
然而,图6所示的传统信号处理电路不包含本实施例的整流器10。因此,在图7A中指出的输入电压VIN被输入到控制器20。输入电压VIN的最小值变为VCM-VSIGMAX,并且输入电压VIN的最大值变为VCM+VSIGMAX。在这样的信号处理电路中,设定器40的复位电压被设定为等于或低于VCM-VSIGMAX的电压VB(VB≤VCM-VSIGMAX),如图7B所示。当复位电压VB为VCM-VSIGMAX时,每个循环的最大电流消耗变为I=max(C×(VIN-VB))/TA=2×C×VSIGMAX/TA。
如上所述,与传统信号处理电路相比,根据本实施例的信号处理电路降低了电容元件31充电/放电时的功耗。例如,最大的电流消耗近似为以上所述的传统信号处理电路的电流消耗的一半。因此,根据本实施例能够降低信号处理电路的功耗。同样地,由于能够减小比较器23的动态范围,根据本实施例的信号处理电路能够容易地应对根据制造过程的小型化的电压降低。
根据本实施例的信号处理电路可以包含采样器60,如图9所示。采样器60被设置于整流器10的输入侧,并且模拟信号被输入到采样器60。采样器60按照预定的采样间隔对模拟信号进行采样。由采样器60采样的模拟信号被作为输入电压VIN输入到整流器10。
同样地,根据本实施例的信号处理电路可以包含恢复器70,如图10所示。恢复器70被设置于保持器30的输出侧,并且保持电压VC由保持器30输入到恢复器70。数字信号DOUT由整流器10输入到恢复器70。恢复器70基于数字信号DOUT而使保持电压VC恢复为输入电压VIN。
例如,当由整流器10生成的整流电压VA满足VA=VCM+|VSIG|时,恢复器70输出保持电压VC作为输出电压VOUT,在指示VIN≥VCM的数字信号DOUT被输入时不恢复它(VOUT=VCM+|VSIG|)。另一方面,当指示VIN<VCM的数字信号DOUT被输入到恢复器70时,恢复器70使保持电压VC相对于共模电压VCM而反相。然后,恢复器70输出反相电压,作为输出电压VOUT(VOUT=VCM-|VSIG|)。因此,输入电压VIN被恢复。
如图11所示,恢复器70能够包含用于使共模电压VCM放大两倍的放大器71、用于从放大器71的输出中减去保持电压VC的减法电路72,以及开关73和74。开关73和74受数字信号DOUT控制。当指示VIN≥VCM的数字信号DOUT(HIGH)被输入时,开关73闭合,并且当指示VIN<VCM的数字信号DOUT(LOW)被输入时,开关74闭合。以这种配置,能够恢复输入电压VIN。
同样地,根据本实施例的信号处理电路可以包含信号处理器80,如图12所示。信号处理器80被设置于整流器10的输入侧。信号处理器80对输入信号(电压)执行任意信号处理,例如,加法、减法、微分和积分,并且将被执行了该信号处理的电压输入到整流器10,作为输入电压VIN。加法电路、减法电路、微分电路、积分电路等能够用作信号处理器80。
(第二实施例)
然后,根据第二实施例的信号处理电路将参照图13至15来描述。在此,图13是根据本实施例的信号处理电路的功能配置的框图。同样地,图14是根据本实施例的信号处理电路的示例性配置的电路图。如图13所示,根据本实施例的信号处理电路包含:用于分别根据输入电压VINP和VINM来生成整流电压VAP和VAM的差动整流器10A、用于保持任意电压的保持器30A和30B、用于分别基于整流电压VAP和VAM来控制由保持器30A和30B保持的保持电压VCP和VCM的控制器20A和20B、以及用于将保持电压VCP和VCM设定为预定电压的设定器40。
输入电压VINP(第一输入电压)和输入电压VINM(第二输入电压)被差动地(differentially)输入到差动整流器10A。输入电压VINP和VINM是其中反相信号电压VSIG被叠加于共模电压VCM上的信号(VINP=VCM+VSIG,VINM=VCM-VSIG)。共模电压VCM是输入电压VINP和VINM的DC分量,而信号电压VSIG是输入电压VINP和VINM的AC分量。例如,所采样的模拟信号(电压)能够作为输入电压VINP和VINM的例子。
差动整流器10A通过对输入电压VINP整流来生成整流电压VAP(第一整流电压)。同样地,差动整流器10A通过对输入电压VINM整流来生成整流电压VAM(第二整流电压)。更特别地,差动整流器10A不对输入电压VINP和VINM进行整流,而从输入电压VINP和VINM当中输出等于或高于共模电压VCM的电压,作为整流电压VAP。因此,差动整流器10A输出与共模电压VCM相等的或比其高的整流电压VAP。也就是,当VSIG≥0时,整流电压VAP满足VAP=VINP=VCM+VSIG,并且当VSIG<0时,整流电压VAP满足VAP=VINM=VCM-VSIG。因此,由差动整流器10A生成的整流电压VAP是其中信号电压VSIG的绝对值被添加到共模电压VCM的电压(VAP=VCM+|VSIG|)。
类似地,差动整流器10A通过对输入电压VINP和VINM整流来生成等于或低于共模电压VCM的整流电压VAM。更特别地,差动整流器10A不对输入电压VINP和VINM进行整流,而从输入电压VINP和VINM当中输出等于或低于共模电压VCM的电压,作为整流电压VAM。因此,差动整流器10A输出等于或低于共模电压VCM的整流电压VAM。也就是,当VSIG≥0时,整流电压VAM满足VAM=VINM=VCM-VSIG,并且当VSIG<0时,整流电压VAM满足VAM=VINP=VCM+VSIG。因此,由差动整流器10A生成的整流电压VAM是其中信号电压VSIG的绝对值被从共模电压VCM中减去的电压(VAM=VCM-|VSIG|)。
如图14所示,差动整流器10A包含输入端子11A和12A,开关15A、16A、18A和19A,以及比较器17A。输入电压VINP从输入端子11A输入。输入电压VINM从输入端子12A输入。
开关15A(第六开关)被设置于输入端子11A与控制器20A之间,并且使输入端子11A与控制器20A连接/断开。开关16A(第七开关)被设置于输入端子12A与控制器20A之间,并且使输入端子12A与控制器20A连接/断开。开关18A(第八开关)被设置于输入端子11A与控制器20B之间,并且使输入端子11A与控制器20B连接/断开。开关19A(第九开关)被设置于输入端子12B与控制器20B之间,并且使输入端子12B与控制器20B连接/断开。
比较器17A连接至输入端子11A和12A,并且输入电压VINP和VINM两者均被输入到比较器17A。比较器17A将输入电压VINP的大小与输入电压VINM的大小进行比较,并且基于比较结果来控制开关15A、16A、18A和19A的断开/闭合。
特别地,当输入电压VINP等于或高于输入电压VINM(VINP≥VINM)时,比较器17A使开关15A和19A闭合,并且使开关16A和18A断开。因此,由差动整流器10A输出的整流电压VAP变为输入电压VINP,并且整流电压VAM变为输入电压VINM(VAP=VINP,VAM=VINM)。同样地,当输入电压VINP低于输入电压VINM(VINP<VINM)时,比较器17A使开关15A和19A断开,并且使开关16A和18A闭合。因此,由差动整流器10A输出的整流电压VAP变为输入电压VINM,并且整流电压VAM变为输入电压VINP(VAP=VINM,VAM=VINP)。
比较器17A可以输出输入电压VINP和VINM之间的比较结果,也就是,输出指示输入电压VINP和VINM之间的大小关系的信号DOUT。上述恢复器70连接至保持器30A和30B各自的输出侧,并且保持器30A和30B的每个均将信号DOUT输入到所连接的恢复器70。因此,输入电压VINP和VINM能够分别根据保持电压VCA和VCB来恢复。
保持器30A(第一保持器)和保持器30B(第二保持器)是用于保持任意电压的单元。保持器30A和30B分别包含电容元件31A和30B,如图14所示。电容元件31A的低压侧连接至电容元件31B的高压侧,并且连接节点N被设定为共模电压VCM。因此,电容元件31A能够保持在共模电压VCM与电源电压VDD之间的任意电压,并且电容元件31B能够保持在地电压与共模电压VCM之间的任意电压。
电容元件31A的电源侧(输出侧)连接至控制器20A以及用于输出输出电压VOUTP的输出端子50A(第一输出端子)。因此,由保持器30A保持的保持电压VCA从输出端子50A输出。也就是,保持电压VCA与输出电压VOUTP一致(VCA=VOUTP)。同样地,电容元件31B的接地侧(输出侧)连接至控制器20B以及用于输出输出电压VOUTM的输出端子50B。因此,输出端子50B输出由保持器30B保持的保持电压VCB(第二保持电压)。也就是,保持电压VCB与输出电压VOUTM一致(VCB=VOUTM)
控制器20A(第一控制器)连接于差动整流器10A与保持器30A之间。整流电压VAP从差动整流器10A输入到控制器20A。控制器20A基于整流电压VAP来控制保持器30A,使得保持电压VCA变为等于整流电压VAP。控制器20A包含电流源21A、开关22A和比较器23A。
电流源21A(第一电流源)给保持器30A供应电流并且给保持器30A充电。开关22A(第十开关)被设置于电流源21A与保持器30A之间,并且使电流源21A与保持器30A连接/断开。比较器23A(第一比较器)将整流电压VAP与保持电压VCA比较,并且基于比较结果来控制开关22A的断开/闭合。也就是,控制器20A的配置类似于根据第一实施例的电流源类型的控制器20的配置。因此,控制器20A将整流电压VAP与保持电压VCA比较,并且当整流电压VAP高于保持电压VCA时,控制器20A给保持器30A充电。
控制器20B(第二控制器)连接于差动整流器10A与保持器30B之间。整流电压VAM从差动整流器10A输入到控制器20B。控制器20B基于整流电压VAM来控制保持器30B,使得保持电压VCB变为等于整流电压VAM。控制器20B包含电流源21B、开关22B及比较器23B。
电流源21B(第二电流源)从保持器30B中拉出电流,并且使保持器30B放电。开关22B(第十一开关)被设置于电流源21B与保持器30B之间,并且使电流源21B与保持器30B连接/断开。比较器23B(第二比较器)将整流电压VAM与保持电压VCB比较,并且基于比较结果来控制开关22B的断开/闭合。也就是,控制器20B的配置类似于根据第一实施例的电流拉出类型的控制器20的配置。因此,控制器20B将整流电压VAM与保持电压VCB比较,并且当整流电压VAM低于保持电压VCB时,控制器20B使保持器30A放电。
设定器40将保持器30A的保持电压VCA以及保持器30B的保持电压VCB设定成共模电压VCM。设定器40包含电压源41以及开关42A和42B。电压源41供应共模电压VCM。
开关42A(第十二开关)被设置于电压源41与电容元件31A的输出侧之间,并且使电压源41与电容元件31A连接/断开。当开关42A闭合时,电容元件31A的输出侧连接至电压源41,并且保持电压VCA被设定成共模电压VCM。另一方面,当开关42A断开时,电压源41被断开,并且保持电压VCA受控制器20A控制,以使其等于整流电压VAP。
开关42B(第十三开关)被设置于电压源41与电容元件31B之间,并且使电压源41与电容元件31B连接/断开。当开关42B闭合时,电容元件31B的输出侧连接至电压源41,并且保持电压VCB被设定成共模电压VCM。另一方面,当开关42B断开时,电压源41被断开,并且保持电压VCB受控制器20B控制,以使其等于整流电压VAM。开关42A和42B的断开/闭合受同一控制信号φ2控制。因此,开关42A的断开/闭合与开关42B的断开/闭合同步。
根据本实施例,通过其中信号处理电路差动地进行输入及输出的配置,能够降低包含于输入电压VINP和VINM内的共模电压VCM的变化以及电源噪声的影响等。同样地,由于差动整流器10A能够包含比较器17A以及四个开关,因而能够简化信号处理电路的配置,并且能够减小电路尺寸。同时,能够降低为了对输入电压VINP和VINM整流所需的功耗。
设定器40能够包含使电容元件31A的输出侧与电容元件31B的输出侧连接/断开的开关42C(第十四开关),如图15所示。当开关42C闭合时,电容元件31A和31B短路。因此,作为节点N的电压的共模电压VCM被作为输出电压VOUTP和VOUTM输出。通过该配置,能够简化设定器40,并且能够进一步减小电路尺寸。
(第三实施例)
然后,根据第三实施例的信号处理电路将参照图16来描述。在此,图16是根据本实施例的信号处理电路的示例性配置的电路图。如图16所示,根据本实施例的信号处理电路包含差动整流器10A、控制器20A和20B、保持器30A和30B、以及设定器40。差动整流器10A、保持器30A和30B及设定器40的配置类似于第二实施例的那些配置。
在本实施例中,控制器20A和20B包含共用的二次电池21C,来代替在第二实施例中的电流源21A和21B。也就是,控制器20A包含二次电池21C、开关22A及比较器23A,并且控制器20B包含二次电池21C、开关22B及比较器23B。例如,被充电到预定电压的电容元件能够用作二次电池21C。
在本实施例中,当开关22A和22B闭合时,由电容元件31B释放的电流经由二次电池21C给电容元件31A充电。因此,根据本实施例的信号处理电路能够实现与第二实施例的操作类似的操作。
通过该配置,能够简化控制器20A和20B的配置,并且能够减小电路尺寸。同样地,由于控制器20A和20B的电流源并不是必要的,因而能够降低功率。
根据上述每一种实施例的信号处理电路能够被应用于流水线型A/D转换器以及逐次比较型(successive comparison)A/D转换器。在这种情况下,优选的是所采样的单相输入模拟信号被输入到根据第一实施例的信号处理电路,作为输入电压VIN。同样地,优选的是所采样的差动输入模拟信号被输入到根据第二及第三实施例的信号处理电路,作为各个输入电压VINP和VINM。A/D转换器的功耗能够通过具有根据以上所描述的实施例的信号处理电路来降低。同样地,能够减小电路尺寸,并且能够使A/D转换器能够小型化。
虽然已经描述了某些实施例,但是这些实施例仅作为示例而给出,而并非旨在限定本发明的范围。确实,本文所描述的新方法和系统可以按照各种其他形式来实现;而且,在不脱离本发明的精神的情况下,可以对本文所描述的方法和系统的形式进行各种删除、替换和改变。所附的权利要求以及它们的等效形式意指覆盖属于本发明的范围和精神之内的此类形式或修改。
Claims (23)
1.一种信号处理电路,包含:
用于通过对其中信号电压被叠加于共模电压上的输入电压整流来生成整流电压的整流器;
用于保持电压的保持器;
用于控制所述保持器以便根据由所述整流器生成的所述整流电压来保持电压的控制器;以及
用于按照预定的时间间隔将由所述保持器保持的所述电压设定为预定电压的设定器。
2.根据权利要求1所述的电路,其中
所述整流器生成其中所述信号电压的绝对值被添加到所述共模电压的电压、或者其中所述信号电压的所述绝对值被从所述共模电压中减去的电压,作为所述整流电压。
3.根据权利要求1所述的电路,其中
所述整流器包含:
所述输入电压被输入其中的输入端子;
用于放大所述共模电压的放大器;
用于从由所述放大器放大了的所述共模电压中减去所述输入电压的减法电路;
用于在所述输入端子与所述控制器之间进行连接和断开的第一开关;
用于在所述减法电路与所述控制器之间进行连接和断开的第二开关;以及
用于基于所述输入电压与所述共模电压之间的比较结果来控制所述第一开关及第二开关的比较器。
4.根据权利要求1所述的电路,其中
所述整流器生成用于指示所述输入电压与所述共模电压之间的比较结果的信号。
5.根据权利要求4所述的电路,还包括:
用于基于由所述整流器生成的所述信号来根据输出电压恢复所述输入电压的恢复器。
6.根据权利要求1所述的电路,其中
所述保持器包含电容元件。
7.根据权利要求1所述的电路,其中
所述设定器包含用于供应预定电压的电压源;以及
用于在所述电压源与所述保持器之间进行连接和断开的第三开关。
8.根据权利要求1所述的电路,还包括:
用于采样模拟信号的采样器,其中
由所述采样器采样到的电压被输入到所述整流器,作为所述输入电压。
9.根据权利要求1所述的电路,还包括:
用于对所述输入电压执行预定的信号处理的信号处理器,其中
由所述信号处理器执行了所述预定的信号处理的电压被输入到所述整流器,作为所述输入电压。
10.根据权利要求1所述的电路,其中
所述控制器将所述整流电压与由所述保持器保持的所述电压进行比较,并且在所述整流电压高于由所述保持器保持的所述电压时,增大由所述保持器保持的所述电压。
11.根据权利要求10所述的电路,其中
所述控制器包含:
用于给所述保持器充电的电流源;
用于在所述电流源与所述保持器之间进行连接和断开的第四开关;以及
用于基于所述整流电压与由所述保持器保持的所述电压之间的比较结果来控制所述第四开关的比较器。
12.根据权利要求1所述的电路,其中
所述控制器将所述整流电压与由所述保持器保持的所述电压进行比较,并且当所述整流电压低于由所述保持器保持的所述电压时,降低由所述保持器保持的所述电压。
13.根据权利要求12所述的电路,其中
所述控制器包含:
用于给所述保持器放电的电流源;
用于在所述电流源与所述保持器之间进行连接和断开的第五开关;以及
用于基于所述整流电压与由所述保持器保持的所述电压之间的比较结果来控制所述第五开关的比较器。
14.一种信号处理电路,包含:
用于通过对其中信号电压被叠加于共模电压上的第一输入电压及第二输入电压整流来生成第一整流电压及第二整流电压的差动整流器;
用于保持电压的第一保持器;
用于控制所述第一保持器以便根据由所述差动整流器生成的所述第一整流电压来保持电压的第一控制器;
用于保持电压的第二保持器;
用于控制所述第二保持器以便根据由所述差动整流器生成的所述第二整流电压来保持电压的第二控制器;以及
用于按照预定的时间间隔将由所述第一保持器及第二保持器保持的所述电压设定为预定电压的设定器。
15.根据权利要求14所述的电路,其中
所述差动整流器生成其中所述信号电压的绝对值被添加到所述共模电压的电压,作为所述第一整流电压,并且生成其中所述信号电压的所述绝对值被从所述共模电压中减去的电压,作为所述第二整流电压。
16.根据权利要求14所述的电路,其中
所述差动整流器包含:
所述第一输入电压被输入其中的第一输入端子;
所述第二输入电压被输入其中的第二输入端子;
用于在所述第一输入端子与所述第一控制器之间进行连接和断开的第六开关;
用于在所述第二输入端子与所述第一控制器之间进行连接和断开的第七开关;
用于在所述第一输入端子与所述第二控制器之间进行连接和断开的第八开关;
用于在所述第二输入端子与所述第二控制器之间进行连接和断开的第九开关;以及
用于基于所述第一输入电压与所述第二输入电压之间的比较结果来控制第六开关、第七开关、第八开关及第九开关的比较器。
17.根据权利要求14所述的电路,其中
所述第一控制器将所述第一整流电压与由所述第一保持器保持的所述电压进行比较,并且在所述第一整流电压高于由所述第一保持器保持的所述电压时给所述第一保持器充电,并且
所述第二控制器将所述第二整流电压与由所述第二保持器保持的所述电压进行比较,并且在所述第二整流电压低于由所述第二保持器保持的所述电压时给所述第二保持器放电。
18.根据权利要求14所述的电路,其中
所述第一控制器包含:
用于给所述第一保持器充电的第一电流源;
用于在所述第一电流源与所述第一保持器之间进行连接和断开的第十开关;以及
用于基于所述第一整流电压与由所述第一保持器保持的所述电压之间的比较结果来控制所述第十开关的第一比较器,并且
所述第二控制器包含:
用于给所述第二保持器放电的第二电流源;
用于在所述第二电流源与所述第二保持器之间进行连接和断开的第十一开关;以及
用于基于所述第二整流电压与由所述第二保持器保持的所述电压之间的比较结果来控制所述第十一开关的第二比较器。
19.根据权利要求18所述的电路,其中
所述第一电流源及第二电流源共用二次电池。
20.根据权利要求14所述的电路,其中
所述设定器包含:
用于供应预定电压的电压源;
用于在所述电压源与所述第一保持器之间进行连接和断开的第十二开关;以及
用于在所述电压源与所述第二保持器之间进行连接和断开的第十三开关。
21.根据权利要求14所述的电路,其中
所述设定器将由所述第一保持器及第二保持器保持的电压设定为所述共模电压。
22.根据权利要求14所述的电路,其中
所述设定器包含用于在所述第一保持器与所述第二保持器之间进行连接和断开的第十四开关。
23.一种A/D转换器,包含:
根据权利要求1所述的电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014014414A JP2015142273A (ja) | 2014-01-29 | 2014-01-29 | 信号処理回路及びa/d変換器 |
JP2014-014414 | 2014-01-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104811199A true CN104811199A (zh) | 2015-07-29 |
Family
ID=53679642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410707278.2A Pending CN104811199A (zh) | 2014-01-29 | 2014-11-28 | 信号处理电路与a/d转换器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150213905A1 (zh) |
JP (1) | JP2015142273A (zh) |
CN (1) | CN104811199A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6333051B2 (ja) * | 2014-05-08 | 2018-05-30 | オリンパス株式会社 | 逐次比較型a/d変換回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7319425B2 (en) * | 2005-03-21 | 2008-01-15 | Massachusetts Institute Of Technology | Comparator-based switched capacitor circuit for scaled semiconductor fabrication processes |
US7535265B2 (en) * | 2004-10-20 | 2009-05-19 | Semiconductor Components Industries, L.L.C. | High accuracy zero crossing detector and method therefor |
CN103222173A (zh) * | 2010-07-30 | 2013-07-24 | 三美电机株式会社 | 绝缘型电源装置及照明装置 |
-
2014
- 2014-01-29 JP JP2014014414A patent/JP2015142273A/ja not_active Abandoned
- 2014-11-28 CN CN201410707278.2A patent/CN104811199A/zh active Pending
-
2015
- 2015-01-22 US US14/602,351 patent/US20150213905A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535265B2 (en) * | 2004-10-20 | 2009-05-19 | Semiconductor Components Industries, L.L.C. | High accuracy zero crossing detector and method therefor |
US7319425B2 (en) * | 2005-03-21 | 2008-01-15 | Massachusetts Institute Of Technology | Comparator-based switched capacitor circuit for scaled semiconductor fabrication processes |
CN103222173A (zh) * | 2010-07-30 | 2013-07-24 | 三美电机株式会社 | 绝缘型电源装置及照明装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2015142273A (ja) | 2015-08-03 |
US20150213905A1 (en) | 2015-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7633423B2 (en) | Method of and apparatus for reducing settling time of a switched capacitor amplifier | |
CN103166644B (zh) | 一种低功耗逐次逼近型模数转换器及其转换方法 | |
CN110313133A (zh) | Δς调制器、δσa/d变换器及增量δσa/d变换器 | |
CN101814920B (zh) | 采样保持与mdac分时共享电容和运放的模数转换器 | |
CN103929138B (zh) | 一种低功耗高增益高摆率的运算跨导放大器 | |
CN101227190B (zh) | 电容平均转换器 | |
CN107135002B (zh) | 开关电容输入电路、开关电容放大器和开关电容电压比较器 | |
CN101051832B (zh) | 具有误差平均功能的切换式电容电路与其方法 | |
US7724041B2 (en) | Circuit arrangement comprising a sample-and-hold device and method for signal processing in a sample-and-hold device | |
EP1227563A3 (en) | Method for charging a battery | |
US6697006B1 (en) | Conditioning circuit for selectively buffering an input signal to a signal processing circuit, and a signal processing circuit incorporating the conditioning circuit | |
US20100066581A1 (en) | Sample/hold circuit, and analog-to-digital converter | |
CN105306845A (zh) | 一种可消除失调的相关双采样电路 | |
CN103384152A (zh) | 模数转换器、模数转换方法及集成电路芯片 | |
CN108880479A (zh) | 一种动态偏置电流优化的运算放大器 | |
CN103281080B (zh) | 一种流水线结构模数转换器的前端电路及其时序控制方法 | |
CN104811199A (zh) | 信号处理电路与a/d转换器 | |
WO2024109309A1 (zh) | 混合型adc电路、芯片及模-数转换方法 | |
CN103762989B (zh) | 数模转换电路 | |
WO2024103804A1 (zh) | 一种异步同步共存的两级模数转换器及其工作方法 | |
CN103152048B (zh) | 一种差分输入逐次逼近型模数转换方法 | |
WO2015174166A1 (ja) | 増幅回路、アナログ/ディジタル変換回路および電圧/時間変換器 | |
CN100464504C (zh) | 一种模拟信号采样装置 | |
WO2022037540A1 (zh) | 无线充电装置和电子设备 | |
CN109149935A (zh) | 一种开关电源不同工作模式自由切换的控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150729 |