CN104795320A - 液体蚀刻剂组成物以及蚀刻过程 - Google Patents

液体蚀刻剂组成物以及蚀刻过程 Download PDF

Info

Publication number
CN104795320A
CN104795320A CN201410100945.0A CN201410100945A CN104795320A CN 104795320 A CN104795320 A CN 104795320A CN 201410100945 A CN201410100945 A CN 201410100945A CN 104795320 A CN104795320 A CN 104795320A
Authority
CN
China
Prior art keywords
liquid etchant
etchant
tmah
etching process
corrosion inhibitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410100945.0A
Other languages
English (en)
Inventor
麦可·崔斯坦·安德烈斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN104795320A publication Critical patent/CN104795320A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Abstract

本发明提供一种液体蚀刻剂组成物以及蚀刻过程。提供一基板。在基板上,有硅层以及在硅层中的多个金属电极。使用液体蚀刻剂组成物来移除硅层。液体蚀刻剂组成物包括主蚀刻剂、至少一添加剂以及水。主蚀刻剂由氢氧化四甲基铵(TMAH)所组成、由NH4OH所组成或由TMAH以及NH4OH所组成。添加剂包括羟胺或金属防蚀剂。水作为溶剂。

Description

液体蚀刻剂组成物以及蚀刻过程
技术领域
本发明是有关于一种集成电路的制作,且特别是有关于一种液体蚀刻剂组成物以及蚀刻过程。
背景技术
传统的动态随机存取存储器DRAM(Dynamic Random Access Memory,简称DRAM)单元包括晶体管以及与此晶体管耦接的电容器。在制作DRAM电容器的过程中,由氮化钛(TiN)构成的电容器的下电极形成在先前形成的多晶硅层的沟渠和/或孔中,使用氢氧化四甲基铵(tetramethylammoniumhydroxide,简称TMAH)水溶液作为蚀刻剂来湿蚀刻并移除多晶硅层,接着,形成覆盖下电极表面的电容器介电层与上电极。
在上述过程中,多晶硅对TiN的有限的蚀刻选择比可能限制电容器的高度、破坏TiN电极的结构、或留下硅残留物而造成存储器单元间的电性短路。
发明内容
鉴于上述情况,本发明提供一种液体蚀刻剂组成物以及蚀刻过程。
本发明提供一种液体蚀刻剂组成物,其具有较高的多晶硅对TiN的蚀刻选择比。
本发明还提供在DRAM的电容器制作中的蚀刻过程,在上述蚀刻过程中,使用上述液体蚀刻剂组成物移除含有下电极的硅层。
本发明的液体蚀刻剂组成物包括主蚀刻剂、至少一添加剂以及水。主蚀刻剂由氢氧化四甲基铵(TMAH)所组成、由NH4OH所组成或由TMAH以及NH4OH所组成。添加剂包括羟胺(hydroxylamine,简称HDA)或金属防蚀剂(corrosion inhibitor)。水作为溶剂。
本发明在DRAM的电容器制作中的蚀刻过程说明如下。提供一基板。在上述基板上,有一硅层以及在硅层中的多个金属电极。使用本发明的液体蚀刻剂组成物来移除上述硅层。
基于上述,羟胺可选择性地增加硅的蚀刻速率,或金属防蚀剂可抑制金属电极的金属材料(例如TiN)的腐蚀,故使用本发明的液体蚀刻剂组成物可大幅提升硅对金属材料的蚀刻选择比。因此,通过将液体蚀刻剂组成物应用在DRAM的电容器制作,可增加电容器的高度,金属电极结构不易受到破坏,且不易留下造成电性短路的硅残留物。
为让本发明的上述或其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图作详细说明如下。
附图说明
图1示出根据本发明的一实施例的DRAM的电容器制作的剖面图;
图2是多晶硅与TiN各自的蚀刻速率(菱形点,左侧y轴)以及多晶硅/TiN的蚀刻选择比(方形点,右侧y轴)随着本发明的实例1中的基于TMAH的液体蚀刻剂中的羟胺浓度的变化图;
图3是多晶硅与TiN各自的蚀刻速率(菱形点,左侧y轴)以及多晶硅/TiN的蚀刻选择比(方形点,右侧y轴)在75℃下随着本发明的实例2中的基于TMAH的液体蚀刻剂中的TiN防蚀剂浓度的变化图;
图4是多晶硅与TiN各自的蚀刻速率(菱形点,左侧y轴)以及多晶硅/TiN的蚀刻选择比(方形点,右侧y轴)随着本发明的比较例1中的基于TMAH的液体蚀刻剂中的硅酸浓度的变化图。
附图标记说明:
100:基板;
110:金属接触窗;
120:蚀刻终止层;
130:硅层;
140:顶盖层;
150:沟渠;
160:金属电极。
具体实施方式
下文特举实施例并参照所附图式,对本发明作进一步的说明,且上述实施例与图式并非用于限制本发明的范围。
图1示出根据本发明的一实施例的DRAM的电容器制作的剖面图。
参照图1(a),提供一基板100。在基板100上形成有多个金属接触窗(contact)110、蚀刻终止层120、硅层130、顶盖层(cap layer)140,多个沟渠150形成在顶盖层140、硅层130以及蚀刻终止层120中,且作为电容器下电极的多个金属电极160形成在沟渠150中。金属接触窗110可包括TiN、Ru或TaN。蚀刻终止层120可包括氮化硅(SiN)或氧化硅。硅层130可包括多晶硅。顶盖层140可包括SiN。金属电极160可包括TiN、Ru或TaN。
参照图1(a)/(b),使用液体蚀刻剂组成物来湿蚀刻并移除硅层130,以暴露出金属电极160的外表面。液体蚀刻剂组成物含有主蚀刻剂、至少一添加剂以及水。主蚀刻剂由氢氧化四甲基铵(TMAH)所组成、由NH4OH所组成或由TMAH以及NH4OH所组成。添加剂包括羟胺或金属防蚀剂。水作为溶剂。
当主蚀刻剂由TMAH所组成时,上述湿蚀刻可在温度为65℃至85℃的范围内进行,且较适当地在温度为70℃至80℃下进行。相对于液体蚀刻剂组成物的总重量而言,TMAH的量适当地在4.5wt%至5.5wt%的范围内,且通常约为5wt%。当主蚀刻剂由NH4OH所组成时,上述湿蚀刻可在温度为50℃至70℃的范围内进行。添加剂包括羟胺时,相对于液体蚀刻剂组成物的总重量而言,羟胺的量适当地在0.3wt%至0.7wt%的范围内,且湿蚀刻适当地在温度为70℃至80℃的范围内进行。当添加剂包括金属防蚀剂时,取决于金属防蚀剂的种类,相对于液体蚀刻剂组成物的总重量而言,金属防蚀剂的量适当地在1wt%至5wt%的范围内,且湿蚀刻适当地在温度为70℃至80℃的范围内进行。
此外,当金属电极160包括TiN时,金属防蚀剂包括TiN防蚀剂。上述TiN防蚀剂可包括选自由二质子的(diprotic)羧酸类化合物和酚类化合物所组成的群组中的至少一种化合物。二质子的羧酸类的实例包括草酸、丙二酸(malonic acid)以及琥珀酸(succinic acid)等。酚类化合物的实例包括苯酚、4-硝基苯酚以及4-羟基苯甲酸等。
后续步骤包括在各个金属电极160的内表面与外表面上沉积电容器介电层,接着沉积上电极在介电层上。上述步骤为所属领域的现有技术,因此本文中不再详细说明。
以下提供一些实例与比较例来证明本发明的效果,其中,在实例中的制作和条件并非用于限制本发明的范围。
<实例1>
提供其上有约10nm的TiN层的晶圆以及其上有约1000nm的多晶硅层的另一晶圆。使用1.0wt%的HF溶液处理TiN层的表面60秒,并使用上述HF溶液移除多晶硅层表面上的任何SiOx30秒,使用蒸馏水冲洗上述二晶圆30秒。接着,使用添加有一给定量的羟胺(购自Sigma Aldrich公司)的5wt%TMAH溶液(购自摩西湖工业公司(Moses Lake Industries))在75℃下蚀刻TiN层20分钟,并在75℃下蚀刻多晶硅10秒。
接着,通过电感耦合等离子体发射光谱法(inductively couple plasmaoptical emission spectrometry,简称ICP-OES),分析上述用于分别蚀刻TiN层与多晶硅层的TMAH溶液中钛与硅各自的含量。使用测得的含量来推知TiN与多晶硅各自的蚀刻速率。
图2是多晶硅与TiN各自的蚀刻速率(菱形点,左侧y轴)以及多晶硅/TiN的蚀刻选择比(方形点,右侧y轴)随着本发明的实例1中的基于TMAH的液体蚀刻剂中的羟胺浓度的变化图。蚀刻速率的数据也列于表1中。
表1
从图2与表1可以很清楚地发现多晶硅的蚀刻速率随着羟胺含量增加而增加,而TiN的蚀刻速率则不随着羟胺含量而有太大的变化。因此,如图2所示,通过使用本实例的液体蚀刻剂组成物,可提高多晶硅对TiN的蚀刻选择比。
<实例2>
提供其上有约10nm的TiN层的晶圆以及其上有约1000nm的多晶硅层的另一晶圆。使用0.5wt%的HF溶液处理TiN层表面并移除多晶硅层表面上的任何SiOx2分钟后,使用添加有一给定量的TiN防蚀剂的5wt%TMAH溶液(东京应化工业有限公司(Tokyo Ohka Kogyo,简称TOK)提供,称为ST-B046)在75℃或80℃下蚀刻TiN层与多晶硅层6分钟。接着,使用0.5wt%的HF溶液移除TiN层表面上的任何TiOx并处理多晶硅层表面1分钟。通过椭圆偏光法(ellipsometry)技术量测剩余TiN层的厚度,以推知TiN的厚度损失。通过X截面SEM量测剩余多晶硅层的厚度,以推知多晶硅的厚度损失。
其结果列于下表2:
表2
将多晶硅与TiN各自的蚀刻速率(菱形点,左侧y轴)以及多晶硅/TiN的蚀刻选择比(方形点,右侧y轴)在75℃下随着本发明的实例2中的基于TMAH的液体蚀刻剂中的TiN防蚀剂浓度的变化示于图3中。可以很清楚地看出,通过使用TiN防蚀剂,可使TiN损失减少约50%,而多晶硅损失则仅减少约5%。因此,如图3所示,通过使用本实例的液体蚀刻剂组成物,也可显著提高多晶硅对TiN的蚀刻选择比。图3中的数据点来自于在75℃下进行的实验。
<比较例1>
提供其上有约10nm的TiN层的晶圆以及其上有约1000nm的多晶硅层的另一晶圆。使用1.0wt%的HF溶液处理TiN层表面并移除多晶硅层表面上的任何SiOx60秒,使用蒸馏水冲洗上述二晶圆30秒。接着,使用添加有一给定量的硅酸(silicic acid)(Sigma Aldrich公司所生产)的5wt%TMAH溶液(摩西湖工业公司(Moses Lake Industries)所生产)在75℃下蚀刻TiN层与多晶硅层20分钟。
通过ICP-OES,分析上述用于蚀刻TiN层的TMAH溶液中的钛含量。使用测得的含量来推知TiN的蚀刻速率。由于过往经验的建议,将二氧化硅载于添加有上述范围内的硅酸的TMAH中,不会改变多晶硅的蚀刻速率,故并未量测多晶硅层的厚度损失。
将其结果列于下表3:
表3
图4是多晶硅与TiN各自的蚀刻速率(菱形点,左侧y轴)以及多晶硅/TiN的蚀刻选择比(方形点,右侧y轴)随着本发明的比较例1中的基于TMAH的液体蚀刻剂中的硅酸浓度的变化图。从图4可以很清楚地看出,通过使用硅酸,TiN的蚀刻速率明显地增加。由于多晶硅的蚀刻速率几乎未改变,因此,如图4所示,通过使用本比较例的液体蚀刻剂组成物,多晶硅对TiN的蚀刻选择比明显地降低。
基于上述,通过使用上述实施例的液体蚀刻剂组成物,可显著改善多晶硅对TiN的蚀刻选择比。因此,通过将上述液体蚀刻剂组成物应用于DRAM的电容器制作,可增加电容器的高度,电容器结构不易受到破坏,且不易留下造成电性短路的硅残留物。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种在动态随机存取存储器的电容器制作中的蚀刻过程,其特征在于,包括:
提供基板,在所述基板上有硅层以及在所述硅层中的多个金属电极;以及
使用液体蚀刻剂组成物移除所述硅层,所述液体蚀刻剂组成物包括:
主蚀刻剂,由氢氧化四甲基铵TMAH所组成、由NH4OH所组成或由TMAH以及NH4OH所组成;
至少一添加剂,包括羟胺或金属防蚀剂;以及
水,作为溶剂。
2.根据权利要求1所述的蚀刻过程,其特征在于,相对于所述液体蚀刻剂组成物的总重量而言,所述添加剂包括在0.3wt%至0.7wt%范围内的量的羟胺。
3.根据权利要求2所述的蚀刻过程,其特征在于,所述主蚀刻剂由TMAH所组成,且在温度为65℃至85℃的范围内进行蚀刻。
4.根据权利要求2所述的蚀刻过程,其特征在于,所述主蚀刻剂由NH4OH所组成,且在温度为50℃至70℃的范围内进行蚀刻。
5.根据权利要求1所述的蚀刻过程,其特征在于,相对于所述液体蚀刻剂组成物的总重量而言,所述至少一添加剂包括在1wt%至5wt%范围内的量的所述金属防蚀剂。
6.根据权利要求5所述的蚀刻过程,其特征在于,所述主蚀刻剂由TMAH所组成,且在温度为65℃至85℃的范围内进行蚀刻。
7.根据权利要求5所述的蚀刻过程,其特征在于,所述主蚀刻剂由NH4OH所组成,且在温度为50℃至70℃的范围内进行蚀刻。
8.根据权利要求1所述的蚀刻过程,其特征在于,相对于所述液体蚀刻剂组成物的总重量而言,TMAH的量在4.5wt%至5.5wt%的范围内。
9.根据权利要求1所述的蚀刻过程,其特征在于,所述金属电极包括TiN,且所述金属防蚀剂包括TiN防蚀剂。
10.根据权利要求9所述的蚀刻过程,其特征在于,所述TiN防蚀剂包括选自由二质子的羧酸类化合物以及酚类化合物所组成的群组中的至少一化合物。
11.根据权利要求1所述的蚀刻过程,其特征在于,所述硅层包括多晶硅。
12.一种液体蚀刻剂组成物,用于蚀刻硅,其特征在于,包括:
主蚀刻剂,由氢氧化四甲基铵TMAH所组成、由NH4OH所组成或由TMAH以及NH4OH所组成;
至少一添加剂,包括羟胺或金属防蚀剂;以及
水,作为溶剂。
13.根据权利要求12所述的液体蚀刻剂组成物,其特征在于,相对于所述液体蚀刻剂组成物的总重量而言,所述添加剂包括在0.3wt%至0.7wt%范围内的量的羟胺。
14.根据权利要求12所述的液体蚀刻剂组成物,其特征在于,相对于所述液体蚀刻剂组成物的总重量而言,所述至少一添加剂包括在1wt%至5wt%范围内的量的所述金属防蚀剂。
15.根据权利要求12所述的液体蚀刻剂组成物,其特征在于,所述主蚀刻剂由TMAH所组成,相对于所述液体蚀刻剂组成物的总重量而言,TMAH的量在4.5wt%至5.5wt%的范围内。
16.根据权利要求12所述的液体蚀刻剂组成物,其特征在于,所述主蚀刻剂由NH4OH所组成,所述NH4OH由溶解在所述液体蚀刻剂组成物中的浓度为5wt%至10wt%的NH3所形成。
17.根据权利要求12所述的液体蚀刻剂组成物,其特征在于,所述金属防蚀剂包括TiN防蚀剂。
18.根据权利要求17所述的液体蚀刻剂组成物,其特征在于,所述TiN防蚀剂包括选自由二质子的羧酸类化合物以及酚类化合物所组成的群组中的至少一化合物。
CN201410100945.0A 2014-01-17 2014-03-18 液体蚀刻剂组成物以及蚀刻过程 Pending CN104795320A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/157,527 2014-01-17
US14/157,527 US20150203753A1 (en) 2014-01-17 2014-01-17 Liquid etchant composition, and etching process in capacitor process of dram using the same

Publications (1)

Publication Number Publication Date
CN104795320A true CN104795320A (zh) 2015-07-22

Family

ID=53544242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410100945.0A Pending CN104795320A (zh) 2014-01-17 2014-03-18 液体蚀刻剂组成物以及蚀刻过程

Country Status (3)

Country Link
US (2) US20150203753A1 (zh)
CN (1) CN104795320A (zh)
TW (1) TWI553156B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112480928A (zh) * 2019-09-11 2021-03-12 利绅科技股份有限公司 硅蚀刻组成物及其作用于硅基材的蚀刻方法
CN115074131A (zh) * 2021-03-12 2022-09-20 李长荣化学工业股份有限公司 蚀刻剂的组合物、使用其之半导体装置的形成方法、以及半导体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919327B (zh) * 2016-10-10 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11164938B2 (en) * 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090117A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法
CN102031204A (zh) * 2009-09-30 2011-04-27 富士胶片株式会社 清洗组合物、清洗方法、及半导体装置的制造方法
CN102222694A (zh) * 2010-04-16 2011-10-19 台湾积体电路制造股份有限公司 具有凹陷沟道的应变半导体装置以及形成该装置的方法
CN102568817A (zh) * 2012-03-01 2012-07-11 中北大学 一种基于三维硅微结构的mems电容器及其制造方法
CN103403845A (zh) * 2011-03-04 2013-11-20 富士胶片株式会社 形成电容器结构的方法以及用于其的硅蚀刻液

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956594A (en) * 1998-11-02 1999-09-21 Vanguard International Semiconductor Corporation Method for simultaneously forming capacitor plate and metal contact structures for a high density DRAM device
US7354863B2 (en) * 2004-03-19 2008-04-08 Micron Technology, Inc. Methods of selectively removing silicon
US9217929B2 (en) * 2004-07-22 2015-12-22 Air Products And Chemicals, Inc. Composition for removing photoresist and/or etching residue from a substrate and use thereof
CN102822308B (zh) * 2010-03-29 2014-12-03 旭硝子株式会社 研磨剂、研磨方法及半导体集成电路装置的制造方法
CN103081075A (zh) * 2010-08-31 2013-05-01 三菱瓦斯化学株式会社 硅蚀刻液以及使用其的晶体管的制造方法
US8754531B2 (en) * 2012-03-14 2014-06-17 Nanya Technology Corp. Through-silicon via with a non-continuous dielectric layer
US9536730B2 (en) * 2012-10-23 2017-01-03 Air Products And Chemicals, Inc. Cleaning formulations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090117A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法
CN102031204A (zh) * 2009-09-30 2011-04-27 富士胶片株式会社 清洗组合物、清洗方法、及半导体装置的制造方法
CN102222694A (zh) * 2010-04-16 2011-10-19 台湾积体电路制造股份有限公司 具有凹陷沟道的应变半导体装置以及形成该装置的方法
CN103403845A (zh) * 2011-03-04 2013-11-20 富士胶片株式会社 形成电容器结构的方法以及用于其的硅蚀刻液
CN102568817A (zh) * 2012-03-01 2012-07-11 中北大学 一种基于三维硅微结构的mems电容器及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112480928A (zh) * 2019-09-11 2021-03-12 利绅科技股份有限公司 硅蚀刻组成物及其作用于硅基材的蚀刻方法
CN115074131A (zh) * 2021-03-12 2022-09-20 李长荣化学工业股份有限公司 蚀刻剂的组合物、使用其之半导体装置的形成方法、以及半导体装置

Also Published As

Publication number Publication date
US10593559B2 (en) 2020-03-17
TW201529897A (zh) 2015-08-01
US20160293448A1 (en) 2016-10-06
US20150203753A1 (en) 2015-07-23
TWI553156B (zh) 2016-10-11

Similar Documents

Publication Publication Date Title
TWI527110B (zh) 形成電容器結構的方法以及用於其的矽蝕刻液
CN104795320A (zh) 液体蚀刻剂组成物以及蚀刻过程
US8679935B2 (en) Methods of fabricating a semiconductor device having metallic storage nodes
US20140242792A1 (en) Method for Forming Semiconductor Device
US9831303B2 (en) Capacitor structure and process for fabricating the same
US8119537B2 (en) Selective etching of oxides to metal nitrides and metal oxides
CN106011859B (zh) 蚀刻剂组合物、液晶显示器阵列基板及其制造方法
US8110414B2 (en) Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes
US9062244B2 (en) Etching composition and method of manufacturing a display substrate using the system
US20090124082A1 (en) Slurry for polishing ruthenium and method for polishing using the same
CN101442007B (zh) 一种去除金属绝缘层金属结构的侧壁聚合物的方法
CN105336585B (zh) 刻蚀方法和互连结构的形成方法
JP2008172193A (ja) キャパシタのリーニング防止用食刻液組成物及びこれを用いたキャパシタ製造方法
CN111518561B (zh) 一种硅蚀刻剂及其应用
US7473598B2 (en) Method for forming stack capacitor
JP4542488B2 (ja) 半導体装置の製造方法
US10347487B2 (en) Cell contact
US9263330B2 (en) Semiconductor device, method for forming contact and method for etching continuous recess
CN103928313A (zh) 一种小尺寸图形的制作方法
JP2013153074A (ja) キャパシタ形成方法
US20230028297A1 (en) Methods of forming an apparatus comprising silicon carbide materials and related microelectronic devices and systems
CN204407324U (zh) Pip电容和嵌入式快闪存储器
CN103903972A (zh) 一种小尺寸图形的制作方法
JP2005079315A (ja) エッチング方法及び半導体装置の製造方法
JP2005079311A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150722

RJ01 Rejection of invention patent application after publication