CN104779228B - 一种功率半导体模块三维封装的结构和方法 - Google Patents

一种功率半导体模块三维封装的结构和方法 Download PDF

Info

Publication number
CN104779228B
CN104779228B CN201510174818.XA CN201510174818A CN104779228B CN 104779228 B CN104779228 B CN 104779228B CN 201510174818 A CN201510174818 A CN 201510174818A CN 104779228 B CN104779228 B CN 104779228B
Authority
CN
China
Prior art keywords
chip
metal
head substrate
substrate
heat conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510174818.XA
Other languages
English (en)
Other versions
CN104779228A (zh
Inventor
梅云辉
王美玉
陆国权
李欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201510174818.XA priority Critical patent/CN104779228B/zh
Publication of CN104779228A publication Critical patent/CN104779228A/zh
Application granted granted Critical
Publication of CN104779228B publication Critical patent/CN104779228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body

Abstract

本发明提供了一种功率半导体模块三维封装的结构和方法,包括顶部基板、芯片、底部基板、导热封装材料和连接材料,芯片和顶部基板之间设置有一个或多个导电衬垫层。用连接材料将衬垫固定在芯片与顶部基板之间,衬垫在芯片和顶部基板的间隙中沿水平方向形成一层,使用导热封装材料将芯片和顶部基板密封。导电衬垫是波纹金属板、金属管、金属线或金属棒。本发明利用连接材料将衬垫固定位置,连接材料可以是钎料、导电胶、低温烧结的银焊膏或烧结纳米银;结果表明,在功率模块的封装结构中使用金属衬垫,能够通过促进散热降低功率模块的温度和热应力。

Description

一种功率半导体模块三维封装的结构和方法
技术领域
本发明主要涉及一种功率半导体模块的封装结构和封装方法,具体地说,是一种功率模块的三维封装结构和封装方法。
背景技术
近年来,随着绝缘栅双极型晶体管等电力电子器件的应用越来越广泛,如电动汽车上的逆变器、火车上的驱动器、发动机、以及风力发电机等。为了实现电力电子器件的高频率、高功率密度和高集成化,封装技术需要大力提升。在传统上,功率半导体器件多采用二维封装,难以完全集成某些器件,如门极驱动器、控制器、无源元件、以及其他传感器和通讯电路等。此外,过长的基板线路和键合引线会产生寄生电感和寄生电阻,增加线延迟。二维封装是平面结构,通常还会产生较大的热应力,造成挠曲、断裂或接头破坏,使芯片失效。
在功率模块的封装发展历程上,三维封装技术是一个飞跃。在三维封装中,若干个功率器件按叠层的方式封装。每一层的封装结构都是二维的,在这些二维结构中容纳着如功率芯片、漏源、门极轨道、连接源极和基板的引线焊盘、连接栅极和基板的引线焊盘、以及连接外部电源总线的端子引线等组件。在三维封装结构中,在底部基板的上面,有第二层基板来放置其他器件和芯片。三维封装面临的技术难题有:(1)如何将不同叠层互连成三维封装;(2)如何有效控制每一层芯片的散热;(3)如何降低热膨胀不匹配导致的热应力。
在目前的功率模块中,芯片互连材料使用较多的是含铅或无铅钎料合金,或者是环氧树脂导电胶。然而,这些材料的热性能和电性能都比较差,不能有效散失芯片产生的热量和降低功率损耗。此外,这些材料的连接强度和可靠性也比较差。由于钎料合金的熔点比较低,环氧树脂的分解温度也比较低,这些材料不适用于SiC或GaN芯片在高温环境中的应用。
因此,为了满足对大功率密度和长寿命的功率器件的需求,发明一种新的适用于功率器件电子封装的结构和方法具有重要意义。
发明内容
为了实现电力电子器件的高频率、高功率密度和高集成化,解决二维封装结构中存在的线延迟和热应力等问题,本发明提供了一种功率半导体模块的三维封装结构和封装方法。
本发明的技术方案如下:
一种功率模块的三维封装结构,包括顶部基板、芯片、底部基板、导热封装材料和连接材料,其特征是在芯片和顶部基板之间设置有一个或多个导电衬垫层。
所述衬垫层为波纹金属板、金属管、金属线或金属棒的一种或组合。
所述衬垫层呈蛇形弯曲状。衬垫材料为铝、铜、银、金或上述金属的合金。
在顶部基板与衬垫、底部基板与芯片中间设置有连接材料层。连接材料层为烧结纳米银。
导热封装材料为硅、增韧环氧树脂、热固性聚合物、热塑性聚合物、聚酰亚胺、氟聚合物、聚合物泡沫、金属泡沫或金属与聚合物复合材料。
本发明的功率模块的三维封装结构的封装方法,用连接材料将衬垫固定在芯片与顶部基板之间,衬垫在芯片和顶部基板的间隙中沿水平方向形成一层,使用导热封装材料将芯片和顶部基板密封。
模拟结果表明,在功率模块的封装结构中使用金属衬垫,能够通过促进散热降低功率模块的温度和热应力。
附图说明
通过下面的附图和说明,能够更容易理解本发明的特点与优势:
图1是本发明中一个具体实施例的示意图,衬垫是一种波纹金属薄板。
图2是本发明中另一个具体实施例的示意图,衬垫是另一种波纹金属薄板。
图3A、3B和3C举例说明了用金属管作为衬垫的情况。
图4A、4B和4C举例说明了用实心圆柱作为衬垫的情况。
图5A和5B是用椭圆形实心金属丝作为衬垫的示意图。
图6对比了三种不同电子封装结构的温度曲线。
图7A、7B和7C是对应于图6的三种封装结构示意图。
其中:顶部基板1,波纹金属薄板衬垫2-1,横截面为直线段的波纹金属薄板衬垫2-2,金属管衬垫2-3,一种变形扁平的金属管衬垫2-4,另一种变形扁平的金属管衬垫2-5,实心金属圆柱衬垫2-6,一种椭圆形横截面实心金属圆柱衬垫2-7,另一种椭圆形横截面实心金属圆柱衬垫2-8,椭圆形弯曲实体衬垫2-9,另一种变形扁平的金属管衬垫2-10,金属丝衬垫2-11,芯片3,底部基板4,导热封装材料5,两层连接材料6。
具体实施方式
本发明提供了一种功率模块的三维封装结构,该结构除了包括传统的顶部基板、芯片、导热封装材料和底部基板之外,还包括位于芯片和顶部基板之间的一个或多个导电衬垫,以及位于顶部基板与衬垫、底部基板与芯片中间的烧结纳米银连接材料;芯片和顶部基板之间形成一层间隙,这些衬垫在这个间隙中沿水平方向形成一层。
本发明所述的衬垫,在芯片与顶部基板的间隙中沿水平方向形成一层。衬垫可以是波纹金属板、金属管、金属线或金属棒。衬垫一般呈蛇形弯曲状,在芯片和顶部基板之间被压缩成扁平状。这些衬垫的制作材料可在铝、铜、银、金或上述金属的合金中选择。本发明利用连接材料将衬垫固定,连接材料是烧结纳米银。
本发明所述的功率模块的封装结构,还包括导热封装材料。导热封装材料可以在硅、增韧环氧树脂、热固性聚合物、热塑性聚合物、聚酰亚胺、氟聚合物、聚合物泡沫、金属泡沫以及金属与聚合物复合材料中选择。
本发明所述的功率模块的封装方法,首先是得到一个或多个金属衬垫,然后使用一种连接材料将上述衬垫固定在芯片与顶部基板之间,最后使用一种导热封装材料将芯片和顶部基板密封。本发明采用烧结纳米银焊膏将衬垫与顶部基板连接。衬垫在芯片和顶部基板的间隙中沿水平方向形成一层,其形状可在波纹金属板、金属管、金属线和金属棒中选择。衬垫层可以是一个波纹金属,也可以是多个金属线、金属管、金属棒或上述的组合。
下面结合附图对本发明做具体说明:
实施例1:
在实施例中,纯银管(例如外径1.6mm,内径1.0mm)被切成一定长度,然后通过热压机进行压制,使银管的横截面变成椭圆形。银管的横截面在一个方向上被拉长了,即长轴方向,在垂直于拉长方向的方向上被缩短了,即短轴方向。假设银管的长轴为D1,短轴为D2,D2大于0。D1:D2的值可在100:1到1.5:1范围内变化,优选范围在50:1到2:1之间,最优选范围在10:1到2:1之间。最后,被压扁的银管用1:3的硝酸溶液浸蚀1分钟。
利用烧结纳米银焊膏(美国弗吉尼亚州黒堡市NBE科技有限公司提供)作为连接材料,扁平银管能与顶部的镀银基板沿长轴与基板表面平行的方向连接。该焊膏中的银颗粒粒径为≤500nm或≤100nm。纳米银颗粒在低于275℃的温度下进行烧结,可以将银管和顶部基板连接在一起。在芯片与底部基板连接好以后,同样地,利用烧结纳米银焊膏将银管与芯片的另一面连接在一起。在这种情况下,芯片的上表面与扁平银管相连。连接好以后,银管便夹在了顶部基板和芯片之间。最终所得到的结构是一种双面连接的模块,该模块具有导电的、能进行伸缩的弹性截面。
图1是本发明的一种具体实施例的示意图。在这种实施例中,有一个顶部基板1,一个用作衬垫的波纹金属薄板2-1,一层导热封装材料5,两层连接材料6,以及一个贴装在底部基板4上的芯片3。波纹金属薄板2-1被制作成褶皱的形状。周期长度为p,凹槽的深度为h。p和h可以通过压力卡具进行调节。周期长度p可以是均匀的,也可以是不均匀的,目的是尽可能的增加金属薄板2-1和芯片3之间的接触面积。如图1所示,波纹金属薄板2-1的一面与底部基板4相连,另一面与芯片3相连。
在图1所示的实施例中,波纹金属薄板与顶部基板的间隙,以及波纹金属薄板与芯片的间隙,都被导热封装材料5所填充。导热封装材料5除了密封芯片之外,还促进了散热,降低了热分布不均匀导致的热应力。
实施例2:
如图2所示,有一个顶部基板1,一个波纹金属板衬垫2-2,一层导热封装材料5,两层连接材料6,以及一个与底部基板4连接的芯片3。与图1中的波纹金属板2-1不同,波纹金属板2-2的横截面具有起伏的直线段。同样地,在顶部基板1,波纹金属板2-2和芯片3之间的各种间隙都填充有导热封装材料5。
在本实施例中,波纹金属薄板的厚度为t,周期长度为p,凹槽的深度为h。可以改变t,p和h以适应各种器件。周期p可以是不对称的,目的是尽可能的增大与芯片的接触面积。
实施例3:
图3A所示,在本实施例中,有一个顶部基板1,一个底部基板4,一个芯片3,一层导热封装材料5,两层连接材料6,以及多个作为衬垫的金属管2-3。金属管2-3用连接材料与芯片3和顶部基板1连接。芯片3也用连接材料6与底部基板4连接。周期长度为p,高度为h,长度为l。金属管2-3的横截面是圆形的,内径为ID1,外径为OD1
实施例4:
图3B所示。在本实施例中,有一个顶部基板1,多个变形金属管2-4,一层导热封装材料5,两层连接材料6,一个芯片3和一个底部基板4。金属管用夹具和液压机压制,使其横截面成为椭圆形,在一个方向上伸长并在垂直于伸长方向的方向上缩短。金属管周期长度为p,高度为h,长度为l。金属管2-4在伸长方向上的内径为IDL,外径为ODL,金属管2-4在缩短方向上的内径为IDS,外径为ODS。IDL:IDS≈ODL:ODS,比值都在100:1到1.5:1之间,优选的范围是从50:1到2:1,最优选的范围是从10:1到2:1。
实施例5:
图3C所示,展示了图3B中所述实施例的一个变体。在这种情况下,衬垫2-5是多个扁平的金属管,位于顶部基板1和连接在底部基板4上的芯片3之间。
实施例6:
如图4A所示,有一个底部基板4,一个芯片3,一层导热封装材料5,两层连接材料6,多个实心金属圆柱衬垫2-6和一个顶部基板1。用连接材料将实心金属圆柱2-6连接到顶部基板1和芯片3之间。同样地,采用连接材料将实心金属圆柱2-6与顶部基板1连接。衬垫周期长度为p,高度为h,长度为l。实心金属圆柱2-6的直径为D1。所述实心金属圆柱可以是金属棒或金属丝。
实施例7:
图4B展示了图4A所述实施例的一个变体。其中,实心金属圆柱2-7的横截面被压缩成椭圆形。扁平的实心金属圆柱2-7连接在顶部基板1和芯片3之间。衬垫周期为p,高度为h,长度为l。实心金属圆柱2-7的在伸长方向上的直径为DL,在缩短方向上的直径为DS。DL:DS的值范围在100:1到1.5:1之间,优选的范围在50:1到2:1之间,最优选的范围在10:1到2:1之间。
实施例8:
图4C展示了一系列扁平的实心金属圆柱2-8,位于顶部基板1和安装在底部基板4上的芯片3之间。
实施例9:
如图5所示,实心金属棒或金属丝可被弯曲成各种二维结构,例如线圈形状和各种蛇形形状。图5A展示了用一个椭圆形弯曲的实体2-9作为衬垫,所有衬垫都被固定在芯片3的上面,芯片3连接在底部基板4的上面。图5B是图5A所示的实施例的另一个视图,其中弯曲实体2-9固定在顶部基板1和芯片3之间。
可使用夹具和液压机将实心金属圆柱压制成椭圆形的横截面,在一个方向上伸长,即伸长方向,在垂直于上述伸长方向上缩短,即缩短方向。可以调整波纹的周期,以适应连接表面的接触位置。在弯曲的实心圆柱和顶部基板的间隙,以及弯曲的实心圆柱和芯片的间隙,都填充有导热封装材料,以促进散热并降低热分布不均匀产生的热应力。
实施例10:
图6展示了三种不同封装结构在稳态下的温度曲线的模拟结果。图7A是对应于曲线a的封装结构示意图。在这种封装结构中,用烧结纳米银作为连接材料6,将一个芯片3与底部基板4连接在一起。多个金属管衬垫2-10与芯片3的上表面相连。顶部基板1也用烧结纳米银作为连接材料6与衬垫2-10连接。在图6中,原点(即Z=0)在底部基板4的底部。图6中的横轴表示图7A的结构中的竖直方向。由虚线d包围的区域表示图7A中芯片的位置。图6的纵轴表示温度。图6所示的模拟结果(线a、线b和线c)的边界条件,包括一个作为热源的100W的芯片,以及一个连接在底部基板4下面的10000W/m2的热沉,封装结构的其余部分由空气冷却,对流热通量为100W/m2
图6中的线a对应于图7A中的封装结构。其中,金属管与一个顶部基板1连接。线b是类似于图7B的封装结构,区别是没有顶部基板1,即金属管衬垫2-10暴露在空气中。线c也是类似于图7A的封装结构,区别是没有顶部基板1,并且用金属丝2-11代替金属管2-10作为衬垫。因此,对应于线c的封装结构中的引线暴露在空气中。
如图6所示,随着底部基板4与芯片3的距离缩短,底部基板4在稳态下的温度升高。在三种封装结构中,图7A所示的封装结构的温度升高值最小,因此具有最小的热应力。此外,用金属管作衬垫时,器件的温度升高值比用金属丝作衬垫时的温度升高值小,这表明用金属管作衬垫能够更有效地耗散在芯片区域产生的热量。
表1.不同封装结构的冯米塞斯应力的计算机模拟结果
表1比较了有无衬垫的封装结构的冯米塞斯应力的模拟结果。表1显示,当用金属管作为衬垫层放置在芯片和顶部基板之间时,在这三个热条件下,热膨胀应力都显著降低。高度h(参照图2,3和4)的范围是从0.254mm至2.54mm。在热条件x中,假定器件是在290℃下制造,此时没有应力,然后将温度降低至25℃。在这种情况下,当封装结构中有顶部基板但没有衬垫层时,芯片的应力是1100MPa,而当在芯片和顶部基板之间有金属管衬垫时,芯片的应力降低到493MPa。在封装结构中使用金属管作为衬垫,应力降低了44.8%。
在热条件y中,封装结构在室温25℃时制造,此时没有应力,然后将封装温度升高到250℃。在这种情况下,没有衬垫的芯片应力为957MPa,而有衬垫的芯片应力是402MPa,降低了42%。
本发明公开和提出的所有方法和制备技术,本领域技术人员可通过借鉴本文内容,适当改变原料和工艺路线等环节实现,尽管本发明的方法和制备技术已通过较佳实施例子进行了描述,相关技术人员明显能在不脱离本发明内容、精神和范围内对本文所述的方法和技术路线进行改动或重新组合,来实现最终的制备技术。特别需要指出的是,所有相类似的替换和改动对本领域技术人员来说是显而易见的,他们都被视为包括在本发明精神、范围和内容中。

Claims (2)

1.一种功率模块的三维封装结构,包括顶部基板、芯片、底部基板、导热封装材料和连接材料;其特征是在芯片和顶部基板之间设置有一个或多个导电衬垫层,衬垫层为波纹金属板、金属管、金属线或金属棒的一种或多种组合,衬垫层呈蛇形弯曲状,衬垫材料为铝、铜、银、金或上述金属的合金;在顶部基板与衬垫层、底部基板与芯片中间设置有连接材料层,连接材料为烧结纳米银焊膏;导热封装材料增韧环氧树脂、热固性聚合物、热塑性聚合物、聚酰亚胺、氟聚合物、聚合物泡沫、金属泡沫或金属与聚合物复合材料。
2.权利要求1的功率模块的三维封装结构的封装方法,其特征是用烧结纳米银焊膏连接材料将一个或多个导电衬垫层固定在芯片与顶部基板之间,衬垫在芯片和顶部基板的间隙中沿水平方向形成一层,使用导热封装材料将芯片和顶部基板密封。
CN201510174818.XA 2015-04-14 2015-04-14 一种功率半导体模块三维封装的结构和方法 Active CN104779228B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510174818.XA CN104779228B (zh) 2015-04-14 2015-04-14 一种功率半导体模块三维封装的结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510174818.XA CN104779228B (zh) 2015-04-14 2015-04-14 一种功率半导体模块三维封装的结构和方法

Publications (2)

Publication Number Publication Date
CN104779228A CN104779228A (zh) 2015-07-15
CN104779228B true CN104779228B (zh) 2018-09-28

Family

ID=53620619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510174818.XA Active CN104779228B (zh) 2015-04-14 2015-04-14 一种功率半导体模块三维封装的结构和方法

Country Status (1)

Country Link
CN (1) CN104779228B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068817B2 (en) 2016-03-18 2018-09-04 Macom Technology Solutions Holdings, Inc. Semiconductor package
CN107785354A (zh) * 2017-09-05 2018-03-09 浙江大学 一种基于3d封装的片内并联半桥模块
CN109535612A (zh) * 2018-12-06 2019-03-29 南阳医学高等专科学校 一种计算机用芯片封装材料及其制备方法
WO2020208739A1 (ja) * 2019-04-10 2020-10-15 新電元工業株式会社 半導体装置
DE102019111963A1 (de) * 2019-05-08 2020-11-12 Danfoss Silicon Power Gmbh Halbleitermodul mit einem Halbleiter und mit einem Metallformteil, der vom Halbleiter elektrisch kontaktiert wird
DE102019111964A1 (de) * 2019-05-08 2020-11-12 Danfoss Silicon Power Gmbh Halbleitermodul mit einem ersten Substrat, einem zweiten Substrat und einen Abstandhalter, der die Substrate voneinander trennt
DE102019124953B4 (de) * 2019-09-17 2023-09-07 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer kohäsiven Verbindung zwischen einem Halbleiter und einem Metallformkörper
CN113360986B (zh) * 2021-06-15 2023-03-24 中建八局第二建设有限公司 一种波纹金属板设计方法
EP4261872A1 (en) * 2022-04-11 2023-10-18 Nexperia B.V. Molded electronic package with an electronic component encapsulated between two substrates with a spring member between the electronic component and one of the substrates and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752327A (zh) * 2008-12-01 2010-06-23 矽品精密工业股份有限公司 具有散热结构的半导体封装件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
CN2499978Y (zh) * 2001-10-26 2002-07-10 财团法人工业技术研究院 三维堆叠封装散热模块
CN102498564B (zh) * 2009-09-09 2015-08-26 三菱综合材料株式会社 带散热器的功率模块用基板的制造方法、带散热器的功率模块用基板及功率模块
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
CN103367278B (zh) * 2012-03-26 2016-12-14 南京皓赛米电力科技有限公司 带固定装置双面水冷的半导体器件三维堆叠封装结构
US9224673B2 (en) * 2013-03-08 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of cooling packaged semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752327A (zh) * 2008-12-01 2010-06-23 矽品精密工业股份有限公司 具有散热结构的半导体封装件

Also Published As

Publication number Publication date
CN104779228A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN104779228B (zh) 一种功率半导体模块三维封装的结构和方法
CN102446880B (zh) 包括插件的半导体模块和用于生产包括插件的半导体模块的方法
CN100409419C (zh) 一种三维多芯片模块互连及封装方法
CN103515340B (zh) 电源模块封装和用于制造电源模块封装的方法
CN103346136B (zh) 功率模块及其封装方法
CN106847781B (zh) 功率模块封装及其制造方法
CN105161467B (zh) 一种用于电动汽车的功率模块
CN205082059U (zh) 散热电路板
CN103779315A (zh) 一种散热一体化功率模块的封装结构
JP6508193B2 (ja) 半導体装置の製造方法および半導体装置
CN106663639A (zh) 半导体装置
CN101840896A (zh) 一种倒装焊高散热球型阵列封装结构
CN101882606B (zh) 散热型半导体封装构造及其制造方法
CN201435388Y (zh) 一种用于mosfet封装的引线框架
CN101826492B (zh) 一种芯片悬架式半导体封装散热改良结构
CN115831890A (zh) 一种igbt功率模块散热结构及其加工工艺
CN104134633A (zh) 大功率芯片柔性基板封装结构及封装工艺
CN101582414A (zh) 功率端子直接键合的功率模块
US20130294042A1 (en) Methods and apparatus for connecting planar power electronics devices
CN202142517U (zh) 半导体散热封装结构
CN203085515U (zh) 半导体封装体
CN101834163A (zh) 一种半导体倒装焊封装散热改良结构
CN207165546U (zh) 绝缘栅双极型晶体管模块
CN201766069U (zh) 一种芯片悬架式半导体封装散热改良结构
CN105097722A (zh) 半导体封装结构和封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 300350 Haijing garden, Haihe Education Park, Jinnan, Tianjin, 135, Tianjin University.

Patentee after: Tianjin University

Address before: 300072 Tianjin City, Nankai District Wei Jin Road No. 92, Tianjin University

Patentee before: Tianjin University

CP02 Change in the address of a patent holder