CN104765215A - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN104765215A
CN104765215A CN201510190801.3A CN201510190801A CN104765215A CN 104765215 A CN104765215 A CN 104765215A CN 201510190801 A CN201510190801 A CN 201510190801A CN 104765215 A CN104765215 A CN 104765215A
Authority
CN
China
Prior art keywords
pixel electrode
substrate
block
electrode
tft structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510190801.3A
Other languages
English (en)
Inventor
王姮若
杨小飞
莫再隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510190801.3A priority Critical patent/CN104765215A/zh
Publication of CN104765215A publication Critical patent/CN104765215A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制造方法、显示装置，属于液晶显示技术领域，阵列基板包括：基板；所述基板上形成有薄膜晶体管TFT结构，所述TFT结构包括与漏极相连接的像素电极；形成有所述像素电极的基板上形成有测试块；其中，所述测试块能够导电，且所述测试块仅与所述像素电极相接触。本发明解决了无法对单个像素上TFT结构的特性进行测试的问题，实现了对单个像素上TFT结构的特性进行测试的效果，用于阵列基板的制造。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及液晶显示技术领域，特别涉及一种阵列基板及其制造方法、显示装置。
背景技术
薄膜晶体管液晶显示器(英文：Thin Film Transistor Liquid Crystal Display；简称：TFT-LCD)包括液晶面板、背光源和驱动电路板，其中，液晶面板是由阵列基板和彩膜基板对盒后，中间加入液晶制作完成。
阵列基板分为显示区和位于该显示区四周的非显示区，非显示区上设置有数据引线(英文：Pad)区，薄膜晶体管液晶显示器的阵列基板包括基板和多个呈阵列排布的像素，该多个像素均设置在基板上。该多个像素分为显示像素和虚拟像素，显示像素位于显示区内，虚拟像素位于非显示区内，显示像素能够显示图像，虚拟像素无法显示图像。该多个像素中的每一个像素对应的基板上均设置有薄膜晶体管(英文：Thin Film Transistor；简称：TFT)结构，该TFT结构包括：栅极、源极和漏极，且该多个TFT结构上的栅极、源极和漏极均连接在一起，且连接至数据引线区，在测试该阵列基板的特性时，通过在该数据引线区上的源极、栅极和漏极进行扎针，将测试信号加入该阵列基板上的多个TFT结构的源极、栅极和漏极，进行该阵列基板上多个TFT结构整体特性的测试。
随着液晶显示技术的发展，当需要测试阵列基板上的单个像素上TFT结构的特性时，由于各个像素上TFT结构的栅极、源极和漏极均连接在一起，单个像素上TFT结构的特性会受到其他像素上TFT结构的影响，因此，无法对单个像素上TFT结构的特性进行测试。
发明内容
为了解决无法对单个像素上TFT结构的特性进行测试的问题，本发明提供了一种阵列基板及其制造方法、显示装置。所述技术方案如下：
第一方面，提供了一种阵列基板，所述阵列基板包括：
基板；
所述基板上形成有薄膜晶体管TFT结构，所述TFT结构包括与漏极相连接的像素电极；
形成有所述像素电极的基板上形成有测试块；
其中，所述测试块能够导电，且所述测试块仅与所述像素电极相接触。
可选的，所述测试块包括：数据块，
所述基板上还形成有数据线，所述数据线与所述数据块的材质相同且位于同一层，且所述数据块与所述数据线不接触。
可选的，所述测试块包括：公共电极块，所述像素电极包括第一像素电极区和第二像素电极区，所述公共电极块形成于所述第一像素电极区上；
形成有所述第二像素电极区的基板上形成有钝化层；
形成有所述钝化层的基板上形成有公共电极，所述公共电极与所述公共电极块的材质相同且位于同一层，且所述公共电极与所述公共电极块不接触。
可选的，所述基板上形成有TFT结构，包括：
所述基板上依次形成有栅极金属图案和栅极绝缘层；
形成有所述栅极绝缘层的基板上形成有源漏极金属图案和所述像素电极，所述源漏极金属图案包括所述漏极。
可选的，所述基板包括显示区和非显示区，所述TFT结构位于所述非显示区。
第二方面，提供了一种阵列基板的制造方法，所述阵列基板的制造方法包括：
在基板上形成薄膜晶体管TFT结构，所述TFT结构包括与漏极相连接的像素电极；
在形成有所述像素电极的基板上形成测试块；
其中，所述测试块能够导电，且所述测试块仅与所述像素电极相接触。
可选的，所述测试块包括：数据块，所述在形成有所述像素电极的基板上形成测试块，包括：
在所述基板上形成数据线和所述数据块，所述数据线与所述数据块的材质相同且位于同一层，且所述数据线与所述数据块不接触。
可选的，所述测试块包括：公共电极块，所述像素电极包括第一像素电极区和第二像素电极区，
所述在形成有所述像素电极的基板上形成测试块，包括：
在形成有所述第二像素电极区的基板上形成钝化层；
在形成有所述钝化层的基板上形成所述公共电极块和公共电极，所述公共电极块与所述第一像素电极区相对应，所述公共电极与所述第二像素电极区相对应，所述公共电极与所述公共电极块的材质相同且位于同一层，且所述公共电极与所述公共电极块不接触。
可选的，所述在基板上形成TFT结构，包括：
在所述基板上依次形成栅极金属图案和栅极绝缘层；
在形成有所述栅极绝缘层的基板上形成源漏极金属图案和所述像素电极，所述源漏极金属图案包括所述漏极。
可选的，所述基板包括显示区和非显示区，所述TFT结构位于所述非显示区。
第三方面，提供了一种显示装置，所述显示装置包括：第一方面所述的阵列基板。
本发明提供了一种阵列基板及其制造方法、显示装置，在阵列基板上设置有TFT结构，TFT结构中的漏极与像素电极相连接，在像素电极上形成有测试块，测试块能够导电，且测试块仅与该像素电极相连接，可以通过向该测试块加入测试信号，测试该TFT结构的TFT特性，由于该TFT结构的测试块仅与该TFT结构的像素电极相连接，在测试该TFT结构的特性时，不会受到其他TFT结构的影响，所以，能够对单个像素上TFT结构的特性进行测试。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的俯视图；
图2是本发明实施例提供的一种TFT结构的结构示意图；
图3是本发明实施例提供的一种阵列基板截面的结构示意图；
图4是本发明实施例提供的另一种阵列基板截面的结构示意图；
图5是本发明实施例提供的图4中的阵列基板的俯视图；
图6是本发明实施例提供的又一种阵列基板截面的结构示意图；
图7是本发明实施例提供的图6中的公共电极与公共电极块的俯视图；
图8是本发明实施例提供的一种阵列基板的制造方法的方法流程图；
图9是本发明实施例提供的另一种阵列基板的制造方法的方法流程图；
图10是本发明实施例提供的又一种阵列基板的制造方法的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
如图1所示，本发明实施例提供了一种阵列基板00的俯视图，该阵列基板00可以分为显示区A1和位于该显示区A1四周的非显示区A2，该阵列基板00可以包括基板001和多个呈阵列排布的像素，该多个像素均设置在基板001上。该多个像素可以分为显示像素X和虚拟像素Y，显示像素X位于显示区A1内，虚拟像素Y位于非显示区A2内，显示像素X能够显示图像，虚拟像素Y无法显示图像。示例的，该非显示区A2上还设置有数据线，该多个像素均可以连接至该数据线上。
图1中多个像素中的每一个像素对应的基板001上均设置有TFT结构，如图2所示，本发明实施例提供了一种单个像素对应的TFT结构002的结构示意图，示例的，图2为单个像素对应的TFT结构002的截面图，基板(图2中未示出)上可以依次形成有栅极金属图案0021和栅极绝缘层0022，形成有该栅极绝缘层0022的基板上可以形成有源漏极金属图案0023、像素电极C和数据线0024，形成有源漏极金属图案0023、像素电极C和数据线0024的基板001上可以形成有钝化层0025，形成有钝化层0025的基板上可以形成有公共电极0026。其中，该栅极金属图案0021可以包括：栅极E，该源漏极金属图案0023可以包括源极F和漏极B。该像素电极C可以与漏极B相连接，该像素电极C与该数据线0024不连接。
如图3所示，本发明实施例提供了一种阵列基板00截面的结构示意图。
该阵列基板00可以包括：基板001。该基板001上可以形成有TFT结构(图3中未标出)，该TFT结构可以包括与漏极B相连接的像素电极C。形成有该像素电极C的基板001上可以形成有测试块D。其中，该测试块D能够导电，且该测试块D仅与该像素电极C相接触。
综上所述，由于本发明实施例提供的阵列基板上，在阵列基板上设置有TFT结构，TFT结构中的漏极与像素电极相连接，在像素电极上形成有测试块，测试块能够导电，且测试块仅与该像素电极相连接，可以通过向该测试块加入测试信号，测试该TFT结构的TFT特性，由于该TFT结构的测试块仅与该TFT结构的像素电极相连接，在测试该TFT结构的特性时，不会受到其他TFT结构的影响，所以，能够对单个像素上TFT结构的特性进行测试。
一方面，如图4所示，本发明实施例提供了另一种阵列基板00截面的结构示意图，测试块D可以包括：数据块D1。该阵列基板00包括基板001和TFT结构(图4中未标出)。
该TFT结构可以包括栅极E、源极F和漏极B。示例的，该基板00上可以依次形成有栅极金属图案0021和栅极绝缘层0022，形成有该栅极绝缘层0022的基板00上可以形成有源漏极金属图案0023和像素电极C，其中，该源漏极金属图案0023可以包括源极F和漏极B，该栅极金属图案0021可以包括：栅极E。该像素电极C可以与漏极B相连接，形成有该像素电极C的基板001上可以形成有数据块D1。其中，该数据块D1能够导电，且该数据块D1仅与该像素电极C相接触。示例的，在形成该像素电极C时，可以将该像素电极延伸至图2中形成有数据线0024的位置，并在该像素电极D1上对应图2中数据线0024的位置上形成数据块D1，且该数据块D1仅与该像素电极C相接触。图1中的基板001可以包括显示区A1和位于该显示区A1四周的非显示区A2，示例的，本发明实施例中的TFT结构位于该非显示区A2。
需要说明的是，该TFT结构还可以包括：钝化层0025和公共电极0026，具体的，在形成有源漏极金属图案0023、像素电极C和数据块D1的基板001上还可以形成有钝化层0025，形成有钝化层0025的基板001上可以形成有公共电极0026。如图5所示，图5为图4所示的阵列基板00的俯视图，该基板001上还可以形成有数据线0024，该数据线0024可以与该数据块D1的材质相同且位于同一层，且该数据块D1与数据线0024不接触，即该数据线0024无法将电信号传递至该数据块D1。
在通过对该TFT结构进行测试，以获取该TFT结构的TFT特性时，可以向该数据块D1加入测试信号，由于该数据块D1与像素电极C相接触，且该像素电极C与该TFT结构的漏极B相连接，所以该像素电极C能够将该数据块D1上的测试信号传递至该TFT结构的漏极B，且由于该数据块D1仅与像素电极C相接触，在该数据块D1上加入的测试信号仅能传递至该数据块D1所在的TFT结构上，且无法传递至其他TFT结构上，在对该数据块D1所在的TFT结构进行测试时，不会受到其他TFT结构的影响，所以能够实现对单个TFT结构的特性测试。
另一方面，如图6所示，本发明实施例提供了又一种阵列基板00截面的结构示意图，其中，该测试块D可以包括：公共电极块D2。
该TFT结构002可以包括栅极E、源极F和漏极B。示例的，该基板001上可以依次形成有栅极金属图案0021和栅极绝缘层0022，形成有该栅极绝缘层0022的基板001上可以形成有源漏极金属图案0023和像素电极C，其中，该源漏极金属图案0023可以包括源极F和漏极B，该栅极金属图案0021可以包括：栅极E。该像素电极C可以与漏极B相连接，该像素电极C可以包括第一像素电极区C1和第二像素电极区C2，形成有该第一像素电极区C1的基板001上可以形成有公共电极块D2，该公共电极块D2能够导电，且该公共电极块D2仅与该像素电极C相接触。
需要说明的是，形成有该栅极绝缘层0022的基板001上还可以形成有数据线0024。形成有该第二像素电极区C2的基板001上可以形成有钝化层0025，形成有该钝化层0025的基板001上可以形成有公共电极0026，其中，该公共电极0026与公共电极块D2的材质相同且位于同一层，且该公共电极0026与公共电极块D2不相互接触。图1中的该基板001可以包括显示区A1和位于该显示区A1四周的非显示区A2，示例的，本发明实施例中的TFT结构位于该非显示区A2。
图7为图6中的公共电极0026与公共电极块D2的俯视图，其中，该公共电极0026和该公共电极块D2的形状为示意性的，不代表图6中的该公共电极0026和该公共电极块D2的具体形状，在图7中，该公共电极块D2与该公共电极0026位于同一层，且该公共电极0026与公共电极块D2不相互接触，即该公共电极0026无法将电信号传递至该公共电极块D2。
在通过对该TFT结构进行测试，以获取该TFT结构的TFT特性时，可以向该公共电极块D2加入测试信号，由于该公共电极块D2形成于该第一像素电极区C1上，使得该公共电极块D2与像素电极C相接触，且该像素电极C与该TFT结构的漏极B相连接，所以该像素电极C能够将该公共电极块D2上的测试信号传递至该TFT结构的漏极B，且由于该公共电极块D2仅与像素电极C相接触，在该公共电极块D2上加入的测试信号仅能传递至该公共电极块D2所在的TFT结构上，且无法传递至其他TFT结构上，在对该公共电极块D2所在的TFT结构进行测试时，不会受到其他TFT结构的影响，所以能够实现对单个TFT结构的特性测试。
综上所述，由于本发明实施例提供的阵列基板上，在阵列基板上设置有TFT结构，TFT结构中的漏极与像素电极相连接，在像素电极上形成有测试块，测试块能够导电，且测试块仅与该像素电极相连接，可以通过向该测试块加入测试信号，测试该TFT结构的TFT特性，由于该TFT结构的测试块仅与该TFT结构的像素电极相连接，在测试该TFT结构的特性时，不会受到其他TFT结构的影响，所以，能够对单个像素上TFT结构的特性进行测试。
本发明实施例提供了一种阵列基板的制造方法，如图8所示，该阵列基板的制造方法可以包括：
步骤801、在基板上形成薄膜晶体管TFT结构，TFT结构包括与漏极相连接的像素电极。
步骤802、在形成有像素电极的基板上形成测试块，其中，测试块能够导电，且测试块仅与像素电极相接触。
综上所述，由于本发明实施例提供的阵列基板的制造方法中，在阵列基板上设置TFT结构，TFT结构中的漏极与像素电极相连接，在像素电极上形成测试块，测试块能够导电，且测试块仅与该像素电极相连接，可以通过向该测试块加入测试信号，测试该TFT结构的TFT特性，由于该TFT结构的测试块仅与该TFT结构的像素电极相连接，在测试该TFT结构的特性时，不会受到其他TFT结构的影响，所以，能够对单个像素上TFT结构的特性进行测试。
示例的，该测试块可以包括：数据块，步骤802可以包括：在基板上形成数据线和数据块，数据线与数据块的材质相同且位于同一层，且数据线与数据块不接触。
可选的，该像素电极包括第一像素电极区和第二像素电极区，测试块可以包括：公共电极块，步骤802可以包括：在形成有第二像素电极区的基板上形成钝化层；在形成有钝化层的基板上形成公共电极和公共电极块，公共电极与公共电极块的材质相同且位于同一层，且公共电极与公共电极块不接触。
进一步的，步骤801可以包括：在基板上依次形成栅极金属图案和栅极绝缘层；在形成有栅极绝缘层的基板上形成源漏极金属图案和像素电极，源漏极金属图案包括漏极。
示例的，基板包括显示区和非显示区，TFT结构位于非显示区。
综上所述，由于本发明实施例提供的阵列基板的制造方法中，在阵列基板上设置TFT结构，TFT结构中的漏极与像素电极相连接，在像素电极上形成测试块，测试块能够导电，且测试块仅与该像素电极相连接，可以通过向该测试块加入测试信号，测试该TFT结构的TFT特性，由于该TFT结构的测试块仅与该TFT结构的像素电极相连接，在测试该TFT结构的特性时，不会受到其他TFT结构的影响，所以，能够对单个像素上TFT结构的特性进行测试。
本发明实施例提供了另一种阵列基板的制造方法，如图9所示，该阵列基板的制造方法可以包括：
步骤901、在基板上依次形成栅极金属图案和栅极绝缘层。
基板可以包括显示区和非显示区，本发明实施例中的栅极金属图案和栅极绝缘层均形成于该基板的非显示区。示例的，可以通过一次构图工艺在基板上形成栅极金属图案，该一次构图工艺可以包括：涂光刻胶、使用掩膜板进行曝光、用显影液进行显影、用刻蚀液进行刻蚀和剥离光刻胶。在基板上形成栅极金属图案后，可以在形成有栅极金属图案的基板上形成栅极绝缘层，可选的，可以通过沉积、涂敷或溅射的方式在形成有栅极金属图案的基板上形成栅极绝缘层，实际应用中，也可以通过其他方式在形成有栅极金属图案的基板上形成栅极绝缘层，本发明实施例对此不做限定。
步骤902、在形成有栅极绝缘层的基板上形成源漏极金属图案和像素电极，源漏极金属图案包括漏极，且像素电极与漏极相连接。
具体的，该源漏极金属图案可以包括源极和漏极，该漏极与像素电极相连接，需要说明的是，步骤902中形成源漏极金属图案的具体步骤可以参考现有技术中在形成有栅极绝缘层的基板上形成源漏极金属图案的具体步骤，本发明实施例在此不做赘述。现有技术中，像素电极与数据线位于同一层，且像素电极与数据线相邻且不相接触；本发明实施例中形成的像素电极能够延伸至现有技术中的数据线下方，即本发明实施例中的像素电极层的长度大于现有技术中的像素电极的长度。该像素电极的具体形状可以参考图5中像素电极C的具体形状。
步骤903、在形成有像素电极的基板上形成数据线和数据块，数据线与数据块的材质相同且位于同一层，且数据线与数据块不接触。
示例的，可以在形成有像素电极的基板上同时形成数据块和数据线，其中该数据块位于该像素电极上，该数据线与该数据块不相连接。一方面，可以在该形成有像素电极的基板上形成数据线层，并对该数据线层进行切割，将该数据线层分为数据块和数据线，该数据块位于该像素电极上，且该数据线与该数据块不相互接触，即该数据线无法将电信号传递至数据块。另一方面，可以在该形成有像素电极的基板上通过一次构图工艺形成数据线和数据块，具体的，该一次构图工艺可以包括：涂光刻胶、使用掩膜板进行曝光、用显影液进行显影、用刻蚀液进行刻蚀和剥离光刻胶。形成的数据块位于像素电极上，且数据线与数据块不相互接触，即数据线无法将电信号传递至数据块。
步骤904、在形成有源漏极金属图案的基板上依次形成钝化层和公共电极。
在步骤903之后还可以在形成有该源漏极金属图案的基板上依次形成有钝化层和公共电极，示例的，可以在该形成有源漏极金属图案的基板上依次镀制钝化层和公共电极，可选的，还可以通过沉积、涂敷或溅射的方式在该形成有源漏极金属图案的基板上形成钝化层和公共电极，本发明实施例对此不做限定。
在通过对该TFT结构进行测试，以获取该TFT结构的TFT特性时，可以向该数据块上加入测试信号，由于该数据块与像素电极相接触，且该像素电极与该TFT结构的漏极相连接，所以该像素电极能够将该数据块上的测试信号传递至该TFT结构的漏极，且由于该数据块仅与像素电极相接触，在该数据块上加入的测试信号仅能传递至该数据块所在的TFT结构上，且无法传递至其他TFT结构上，在对该数据块所在的TFT结构进行测试时，不会受到其他TFT结构的影响，所以能够实现对单个TFT结构的特性测试。
综上所述，由于本发明实施例提供的阵列基板的制造方法中，在阵列基板上设置TFT结构，TFT结构中的漏极与像素电极相连接，在像素电极上形成测试块，测试块能够导电，且测试块仅与该像素电极相连接，可以通过向该测试块加入测试信号，测试该TFT结构的TFT特性，由于该TFT结构的测试块仅与该TFT结构的像素电极相连接，在测试该TFT结构的特性时，不会受到其他TFT结构的影响，所以，能够对单个像素上TFT结构的特性进行测试。
本发明实施例提供了又一种阵列基板的制造方法，如图10所示，该阵列基板的制造方法可以包括：
步骤1001、在基板上依次形成栅极金属图案和栅极绝缘层。
基板可以包括显示区和非显示区，本发明实施例中的栅极金属图案和栅极绝缘层均形成于该基板的非显示区。示例的，可以通过一次构图工艺在基板上形成栅极金属图案，该一次构图工艺可以包括：涂光刻胶、使用掩膜板进行曝光、用显影液进行显影、用刻蚀液进行刻蚀和剥离光刻胶。在基板上形成栅极金属图案后，可以在形成有栅极金属图案的基板上形成栅极绝缘层，可选的，可以通过沉积、涂敷或溅射的方式在形成有栅极金属图案的基板上形成栅极绝缘层，实际应用中，也可以通过其他方式在形成有栅极金属图案的基板上形成栅极绝缘层，本发明实施例对此不做限定。
步骤1002、在形成有栅极绝缘层的基板上形成源漏极金属图案和像素电极，源漏极金属图案包括漏极，且像素电极与漏极相连接，像素电极包括第一像素电极区和第二像素电极区。
具体的，该源漏极金属图案可以包括源极和漏极，该漏极与像素电极相连接，该像素电极可以包括第一像素电极区和第二像素电极区。需要说明的是，步骤1002中形成源漏极金属图案和像素电极的具体步骤可以参考现有技术中在形成有栅极绝缘层的基板上形成源漏极金属图案和像素电极的具体步骤，本发明实施例在此不做赘述。在形成有栅极绝缘层的基板上形成源漏极金属图案和像素电极时，还可以在形成有栅极绝缘层的基板上形成数据线。
步骤1003、在形成有第二像素电极区的基板上形成钝化层。
示例的，可以在该形成有第二像素电极区的基板上镀制钝化层，可选的，还可以通过沉积、涂敷或溅射的方式在该形成有第二像素电极区的基板上形成钝化层，本发明实施例对此不做限定。需要说明的是，现有技术中，在整个像素电极上形成钝化层，本发明中将该像素电极分为第一像素电极区和第二像素电极区，并在形成钝化层时，仅在该第二像素电极区上形成钝化层。
步骤1004、在形成有钝化层的基板上形成公共电极和公共电极块，公共电极与第二像素电极区相对应，公共电极块与第一像素电极区相对应，公共电极与公共电极块的材质相同且位于同一层，且公共电极与公共电极块不接触。
可以在形成有钝化层的基板上同时形成公共电极和公共电极块，其中，公共电极与第二像素电极区相对应，公共电极块与第一像素电极区相对应，且公共电极与公共电极块不接触。示例的，可以通过两次构图工艺分别在第一像素电极区对应的基板上形成公共电极块，在该第二像素电极区对应的基板上形成公共电极。具体的，一次构图工艺可以包括：涂光刻胶、使用掩膜板进行曝光、用显影液进行显影、用刻蚀液进行刻蚀和剥离光刻胶。可选的，也可以分两次分别在第一像素电极区对应的基板上镀制公共电极块，在该第二像素电极区对应的基板上镀制公共电极。
在通过对该TFT结构进行测试，以获取该TFT结构的TFT特性时，可以向该公共电极块加入测试信号，由于该公共电极块形成于该第一像素电极区上，使得该公共电极块与像素电极相接触，且该像素电极与该TFT结构的漏极相连接，所以该像素电极能够将该公共电极块上的测试信号传递至该TFT结构的漏极，且由于该公共电极块仅与像素电极相接触，在该公共电极块上加入的测试信号仅能传递至该公共电极块所在的TFT结构上，且无法传递至其他TFT结构上，在对该公共电极块所在的TFT结构进行测试时，不会受到其他TFT结构的影响，所以能够实现对单个TFT结构的特性测试。
综上所述，由于本发明实施例提供的阵列基板的制造方法中，在阵列基板上设置TFT结构，TFT结构中的漏极与像素电极相连接，在像素电极上形成测试块，测试块能够导电，且测试块仅与该像素电极相连接，可以通过向该测试块加入测试信号，测试该TFT结构的TFT特性，由于该TFT结构的测试块仅与该TFT结构的像素电极相连接，在测试该TFT结构的特性时，不会受到其他TFT结构的影响，所以，能够对单个像素上TFT结构的特性进行测试。
本发明实施例提供了一种显示装置，该显示装置可以包括：图3、图4或图6所示的阵列基板00。该显示装置可以为：液晶面板、电子纸、有机发光二极管(英文：Organic Light-Emitting Diode，简称：OLED)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，由于本发明实施例提供的显示装置中，显示装置包括阵列基板，在阵列基板上设置TFT结构，TFT结构中的漏极与像素电极相连接，在像素电极上形成测试块，测试块能够导电，且测试块仅与该像素电极相连接，可以通过向该测试块加入测试信号，测试该TFT结构的TFT特性，由于该TFT结构的测试块仅与该TFT结构的像素电极相连接，在测试该TFT结构的特性时，不会受到其他TFT结构的影响，所以，能够对单个像素上TFT结构的特性进行测试。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种阵列基板，其特征在于，所述阵列基板包括：
基板；
所述基板上形成有薄膜晶体管TFT结构，所述TFT结构包括与漏极相连接的像素电极；
形成有所述像素电极的基板上形成有测试块；
其中，所述测试块能够导电，且所述测试块仅与所述像素电极相接触。
2.根据权利要求1所述的阵列基板，其特征在于，
所述测试块包括：数据块，
所述基板上还形成有数据线，所述数据线与所述数据块的材质相同且位于同一层，且所述数据块与所述数据线不接触。
3.根据权利要求1所述的阵列基板，其特征在于，
所述测试块包括：公共电极块，所述像素电极包括第一像素电极区和第二像素电极区，所述公共电极块形成于所述第一像素电极区上；
形成有所述第二像素电极区的基板上形成有钝化层；
形成有所述钝化层的基板上形成有公共电极，所述公共电极与所述公共电极块的材质相同且位于同一层，且所述公共电极与所述公共电极块不接触。
4.根据权利要求1至3任一权利要求所述的阵列基板，其特征在于，所述基板上形成有TFT结构，包括：
所述基板上依次形成有栅极金属图案和栅极绝缘层；
形成有所述栅极绝缘层的基板上形成有源漏极金属图案和所述像素电极，所述源漏极金属图案包括所述漏极。
5.根据权利要求4所述的阵列基板，其特征在于，
所述基板包括显示区和非显示区，所述TFT结构位于所述非显示区。
6.一种阵列基板的制造方法，其特征在于，所述阵列基板的制造方法包括：
在基板上形成薄膜晶体管TFT结构，所述TFT结构包括与漏极相连接的像素电极；
在形成有所述像素电极的基板上形成测试块；
其中，所述测试块能够导电，且所述测试块仅与所述像素电极相接触。
7.根据权利要求6所述的阵列基板的制造方法，其特征在于，
所述测试块包括：数据块，所述在形成有所述像素电极的基板上形成测试块，包括：
在所述基板上形成数据线和所述数据块，所述数据线与所述数据块的材质相同且位于同一层，且所述数据线与所述数据块不接触。
8.根据权利要求6所述的阵列基板的制造方法，其特征在于，所述测试块包括：公共电极块，所述像素电极包括第一像素电极区和第二像素电极区，
所述在形成有所述像素电极的基板上形成测试块，包括：
在形成有所述第二像素电极区的基板上形成钝化层；
在形成有所述钝化层的基板上形成所述公共电极块和公共电极，所述公共电极块与所述第一像素电极区相对应，所述公共电极与所述第二像素电极区相对应，所述公共电极与所述公共电极块的材质相同且位于同一层，且所述公共电极与所述公共电极块不接触。
9.根据权利要求6至8任一权利要求所述的阵列基板的制造方法，其特征在于，所述在基板上形成TFT结构，包括：
在所述基板上依次形成栅极金属图案和栅极绝缘层；
在形成有所述栅极绝缘层的基板上形成源漏极金属图案和所述像素电极，所述源漏极金属图案包括所述漏极。
10.根据权利要求9所述的阵列基板的制造方法，其特征在于，
所述基板包括显示区和非显示区，所述TFT结构位于所述非显示区。
11.一种显示装置，其特征在于，所述显示装置包括：权利要求1至5任一权利要求所述的阵列基板。
CN201510190801.3A 2015-04-21 2015-04-21 阵列基板及其制造方法、显示装置 Pending CN104765215A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510190801.3A CN104765215A (zh) 2015-04-21 2015-04-21 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510190801.3A CN104765215A (zh) 2015-04-21 2015-04-21 阵列基板及其制造方法、显示装置

Publications (1)

Publication Number Publication Date
CN104765215A true CN104765215A (zh) 2015-07-08

Family

ID=53647144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510190801.3A Pending CN104765215A (zh) 2015-04-21 2015-04-21 阵列基板及其制造方法、显示装置

Country Status (1)

Country Link
CN (1) CN104765215A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107633807A (zh) * 2017-09-08 2018-01-26 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790051A (zh) * 2012-07-27 2012-11-21 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103217840A (zh) * 2013-04-18 2013-07-24 合肥京东方光电科技有限公司 一种阵列基板、制备方法以及液晶显示装置
CN104076537A (zh) * 2014-06-19 2014-10-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及测量方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790051A (zh) * 2012-07-27 2012-11-21 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103217840A (zh) * 2013-04-18 2013-07-24 合肥京东方光电科技有限公司 一种阵列基板、制备方法以及液晶显示装置
CN104076537A (zh) * 2014-06-19 2014-10-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及测量方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107633807A (zh) * 2017-09-08 2018-01-26 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN107633807B (zh) * 2017-09-08 2019-10-15 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
US10460656B2 (en) 2017-09-08 2019-10-29 Shanghai Tianma AM-OLED Co., Ltd. Display panel and display device

Similar Documents

Publication Publication Date Title
US9678400B2 (en) Array substrate for liquid crystal display and manufacturing method thereof
JP4833799B2 (ja) 画素アレイ基板の製造方法
CN104635416B (zh) 一种掩膜板及阵列基板的制造方法
CN101179011A (zh) 形成单元标识的方法、具有单元标识的显示基板和设备
US7982218B2 (en) TFT array substrate and method for forming the same
CN103208491A (zh) 阵列基板及其制造方法、显示装置
US20190094598A1 (en) Display substrate and manufacturing method thereof, and display device
CN104201152A (zh) 制作显示面板的方法
CN104965370A (zh) 阵列基板及其制造方法、显示装置
CN103107133A (zh) 阵列基板及其制造方法和显示装置
WO2016074413A1 (zh) 显示基板及其制作方法、显示面板及显示装置
CN108873511B (zh) 平面显示面板及其制造方法
CN108538854A (zh) 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置
EP3657241B1 (en) Array substrate and manufacturing method thereof, and display device
US8421078B2 (en) Thin film transistor substrate and method for manufacturing same
US9147697B2 (en) Manufacturing method of array substrate, array substrate, and display apparatus
CN100501515C (zh) 一种液晶显示装置的制造方法
US9383608B2 (en) Array substrate and manufacturing method thereof
CN104765215A (zh) 阵列基板及其制造方法、显示装置
CN109782501B (zh) 显示面板走线结构及其制作方法
KR20070072204A (ko) 액정표시소자 및 제조방법
JP4392382B2 (ja) 液晶表示装置の薄膜トランジスタを製造するための方法
KR20110042984A (ko) 평판표시장치 및 그의 제조방법
US20210358857A1 (en) Display panel and display device
KR102508235B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150708