CN104765205B - 一种阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板，显示面板和显示装置，所述阵列基板包括多个像素单元，覆盖所述像素单元的取向层，所述取向层具有平行于所述阵列基板平面的取向方向，设置于所述像素单元内的第一电极和第二电极，所述第一电极具有至少一个支电极，所述支电极包括中部电极以及设置在所述中部电极至少一端的端部电极，所述端部电极与取向方向之间形成的夹角和所述中部电极与取向方向之间形成的夹角不同，其中，所述端部电极与取向方向之间形成的夹角大于等于30°且小于40°。

Description

一种阵列基板、显示面板和显示装置

技术领域

本发明涉及平板显示技术，特别涉及一种阵列基板、显示面板和显示装置。

背景技术

在液晶显示领域中，相较于TN(Twisted Nematic，扭转向列)型显示面板中液晶分子的垂直排列，平面转换式显示面板通过同一平面内像素的电极间产生平面电场，使电极间以及电极正上方的取向液晶分子都能在平行于基板的平面方向发生旋转转换，从而提高液晶层的透光效率，同时，当遇到外界压力时，分子结构向下稍微下陷，但是整体分子还是呈水平状，所以不会产生画面失真和影响画面色彩，可以最大程度的保护画面效果不被损害。由于平面转换式显示面板具有响应速度快、可视角度大、触摸无水纹、色彩真实等优点，被广泛应用于各种领域。

如图1所示，现有平面转换式显示面板的像素单元中包括依次层叠设置的公共电极101和像素电极102，以及设置在公共电极101与像素电极102之间的绝缘层(图中未示出)，公共电极101具有多个条状的支电极103和设置在支电极一端的端电极104，在公共电极101和像素电极102施加电压后，会在两者之间产生平面电场以控制液晶分子旋转。

图2为图1实施例中像素单元的液晶分子排布在位置a的局部放大图，结合图2所示，在公共电极的支电极103与像素电极102之间形成X方向的第一电场E1，液晶分子100a在第一电场E1的作用下从初始取向方向(虚线液晶分子长轴方向)旋转至于第一电场E1平行的方向，但是在公共电极的端电极102附近的液晶分子100b会受到第二电场E2的控制，而在端电极104附近的第二电场E2存在多个电场方向，液晶分子100b在不同方向第二电场E2作用下从初始取向方向旋转至平行于第二电场E2时，会出现液晶分子旋转方向不同，例如图2中，液晶分子100b1向右旋转，液晶分子100b-2向左旋转。另外，在公共电极端电极104的位置，液晶分子除了受到第二电场E2的影响，还受到第一电场E1的影响，进一步造成该位置液晶分子的乱排现象，进而在像素单元的边缘位置形成黑色畴线。当在显示面板表面施加外力且滑动时，液晶分子排列更加紊乱，导致像素单元边缘位置的黑色畴错区域增加，像素单元的透过率降低，亮度下降，表现为显示面板的滑动拖尾显示不均。

发明内容

有鉴于此，本发明实施例提供一种阵列基板，包括多个像素单元，覆盖所述像素单元的取向层，所述取向层具有平行于所述阵列基板平面的取向方向，设置于所述像素单元内的第一电极和第二电极，所述第一电极具有至少一个支电极，所述支电极包括中部电极以及设置在所述中部电极至少一端的端部电极，所述端部电极与取向方向之间形成的夹角和所述中部电极与取向方向之间形成的夹角不同，其中，所述端部电极与取向方向之间形成的夹角大于等于30°且小于40°。

本发明实施例还提供一种显示面板，包括上述阵列基板，与所述阵列基板相对设置的对向基板，设置在所述阵列基板与对向基板之间的液晶层。

本发明实施例还提供一种显示装置，包括上述显示面板。

通过将像素单元内的端部电极与取向方向之间夹角设置为大于等于30°且小于40°，降低像素单元边缘区域的畴错暗区面积，提高了透过率，同时，降低了像素单元边缘区域不期望电场强度，有效解决了显示画面的滑动拖尾显示不均问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的平面转换式显示面板的像素单元结构示意图；

图2是图1实施例中像素单元的液晶分子排布在位置a的局部放大图；

图3是本发明实施例提供的一种阵列基板的像素单元结构示意图；

图4是图3实施例中的阵列基板沿A-A’截面的剖视图；

图5是本发明实施例提供的像素电极的电场方向示意图；

图6是本发明实施例提供的显示面板滑动拖尾回复时间及穿透率随端部电极角度的变化曲线图；

图7是本发明实施例提供的另一种阵列基板的像素单元结构示意图；

图8是图7实施例中的阵列基板沿B-B’截面的剖视图；

图9是本发明实施例提供的另一种阵列基板的像素单元结构示意图；

图10是本发明实施例提供的另一种阵列基板的像素单元结构示意图；

图11是本发明实施例提供的另一种阵列基板的像素单元结构示意图；

图12是本发明实施例提供的另一种阵列基板像素单元结构示意图；

图13是本发明实施例提供的一种显示面板结构的剖视图；

图14是本发明实施例提供的一种显示装置结构的剖视图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板，包括多条栅极线和数据线，栅极线与数据线之间绝缘交叉限定出多个像素单元，薄膜晶体管设置在栅极线与数据线的交叉位置，并与栅极线和数据线电连接。像素单元可以呈阵列排布或者交错式排布。取向层覆盖在像素单元上，该取向层具有平行于阵列基板平面的取向方向。设置于像素单元内的第一电极和第二电极，第一电极与第二电极可以形成平面电场控制液晶分子的扭转，第一电极具有至少一个支电极，支电极包括中部电极以及设置在中部电极至少一端的端部电极，端部电极与取向方向之间形成的夹角和中部电极与取向方向之间形成的夹角不同，其中，端部电极与取向方向之间形成的夹角大于等于30°且小于40°。端部电极与取向方向之间形成的夹角具体是指，端部电极在平行于阵列基板上的延伸方向与取向层上平行于阵列基板的取向方向之间的夹角。第一电极可以为像素电极，所述第二电极为公共电极，或者所述第一电极为公共电极，第二电极为像素电极。

在FFS(Fringe Field Switching，边缘场开关)显示模式下，第一电极与第二电极可以位于不同层，即第一电极与第二电极依次绝缘层叠设置，通过同一平面内第一电极与第二电极产生边缘电场，使电极间以及电极正上方的取向液晶分子都能在(平行于阵列基板)平面方向发生旋转转换，从而提高液晶层的透光效率。在IPS(In Plane Switch，平面转换)显示模式下，第一电极与第二电极可以位于不同层或者第一电极与第二电极位于同层，第一电极和第二电极分别包括多条支电极，第一电极的支电极与第二电极的支电极交替间隔排布，通过第一电极与第二电极之间产生平行于阵列基板的电场，控制液晶分子偏转以显示视角良好的显示画面。

为了使本发明实施例提供的技术方案更加清楚，下面以FFS显示模式下，第一电极为像素电极，第二电极为公共电极为例进行详细描述。

图3是本发明实施例提供的一种阵列基板的像素单元结构示意图，图4是图3实施例中的阵列基板沿A-A’截面的剖视图。如图3所示，阵列基板2包括多条栅极线21和数据线22，栅极线21与数据线22之间绝缘交叉限定出多个像素单元，薄膜晶体管23设置在栅极线21与数据线22的交叉位置，并与栅极线21和数据线22电连接。像素单元可以呈阵列排布或者交错式排布，本实施例以一个像素单元为例，对像素单元结构进行具体描述。

结合图4所示，阵列基板包括衬底基板2，衬底基板可以采用玻璃基板或者柔性的树脂基板。在衬底基板2上设置有覆盖栅极线22的栅极绝缘层26，在栅极绝缘层26上设置有数据线21，绝缘层211覆盖数据线21和栅极绝缘层26，在绝缘层211上设置有像素电极24，像素电极24通过绝缘层211上的过孔(图中未示出)与薄膜晶体管23的漏极电连接。像素电极24包括至少一个支电极241，本实施例中像素电极24具有三个支电极241，在支电极241的端部分别具有连接多条支电极241的连接电极242，这样可以将数据信号输出到每条支电极241上。层间绝缘层251覆盖像素电极24和绝缘层211，在层间绝缘层251上设置有整面的公共电极25，公共电极25与像素电极24之间可以形成边缘电场。多个像素单元之间的公共电极25可以电连接在一起，通过走线连接到外围电路统一接收公共电极信号。在公共电极25上设置有取向层27，取向层27覆盖像素单元，且取向层27具有平行于阵列基板平面的取向方向20。当采用负性液晶时，取向方向基本垂直于支电极的延伸方向，本实施例以采用正性液晶分子为例，取向方向20基本平行于支电极241的延伸方向。

图5是本发明实施例提供的像素电极的电场方向示意图。结合图5所示，像素电极24的支电极241包括中部电极244，设置在中部电极244一端的第一端部电极246和设置在中部电极244另一端的第二端部电极248，第一端部电极246和第二端部电极248沿垂直于所述中部电极244方向同向倾斜，形成Z型结构，即第一端部电极246向中部电极244一侧弯折，第二端部电极248向中部电极244的相对另一侧弯折。第一端部电极246和第二端部电极248与取向方向20之间形成的夹角α和中部电极244与取向方向20之间形成的夹角不同，本实施例中中部电极244为直线形结构，且中部电极244与取向方向20之间形成的夹角为0°。

经研究表明，液晶分子在初始状态处于与取向方向20相同的方向，当阵列基板工作时，会在像素电极支电极241的端部产生垂直于第一端部电极246的第一电场力Et，用以控制液晶分子沿着第一电场力Et的方向偏转。但是在像素电极支电极241的端部还设置有连接电极242，也会产生指向像素单元内部的第二电场力Ey，第二电场力Ey强度越大，越多的液晶分子会被约束在与取向方向相同的初始状态上，造成像素单元边缘位置的畴错暗区变大，进而影响整体画面的穿透率。定义第一电场力Et在平行于取向方向20(即y方向)上的强度分量为Ety，第一电场力Et在垂直于取向方向20(即x方向)上强度分量为Etx，第一电场y方向强度分量Ety的方向与第二电场力Ey相反，且Ety＝Et*Sinα。第一电场y方向强度分量Ety与第二电场力Ey方向相反，可以抵消不期望的第二电场力Ey对液晶分子的控制作用，即控制液晶分子的电场强度为Et-Ety，随着第一端部电极246与取向方向之间形成的夹角α增加，第一电场y方向强度分量Ety逐渐增加，不期望的电场强度Et-Ety逐渐减小，进而能够抑制像素单元边缘位置畴错暗区向像素单元内部扩大的趋势，减轻显示画面的滑动拖尾显示不均问题。

图6是本发明实施例提供的显示画面滑动拖尾回复时间及穿透率随端部电极角度的变化曲线图。拖尾回复时间和穿透率随夹角α变化数据详见表1：

夹角α	拖尾回复时间s	穿透率％
			28°	5.12	5.67
30°	2.65	5.80
			31°	0.88	5.90
33°	0.75	5.83
			36°	0.72	5.75
38°	0.78	5.62
			40°	0.77	5.78

实验数据表明，当第一端部电极246与取向方向20之间形成的夹角α逐渐增大时，显示面板的滑动拖尾回复时间逐渐变小。当第一端部电极246与取向方向20之间形成的夹角α为28°时，显示面板的滑动拖尾回复时间高达5s，可以很明显的看到滑动拖尾痕迹，但是当第一端部电极246与取向方向20之间形成的夹角α逐渐增大到大于等于30°且小于等于40°范围内时，显示面板的滑动拖尾回复时间降低到2.65s以下，显示面板的滑动拖尾不均得到明显改善。继续参考图6，当第一端部电极246与取向方向20之间形成的夹角α增大到大于等于31°且小于等于40°内的范围内时，显示面板的滑动拖尾回复时间降低到1s以内，在显示面板表面施加外力滑动后，显示面板可以很快的回复到正常显示画面，有效解决了滑动拖尾不均的问题，并且在该角度范围内，显示面板的滑动拖尾回复时间相对比较平稳，不再因夹角的变化而产生较大波动，适用于量产的工艺选择。

当然，第一端部电极246与取向方向20之间形成的夹角α不能无限增加，由于第一端部电极246与取向方向20之间形成的夹角α还会影响显示面板的穿透率，根据表1数据和图6可知，当第一端部电极246与取向方向20之间形成的夹角α小于30°或者大于33°时，显示面板穿透率小于5.8％，此时，显示面板的画面亮度受到较大影响。因此，在改善滑动拖尾不均前提下，从显示面板穿透率参数考量，第一端部电极246与取向方向20之间形成的夹角α可以设置为大于等于30°且小于等于33°，既能有效改善显示面板的滑动拖尾显示不均，又能获得较好的穿透率。更加优选的，当第一端部电极246与取向方向20之间形成的夹角α设置为33°时，显示面板可以获得最高的穿透率5.9％，在不牺牲面板显示质量的同时，又能将滑动拖尾回复时间降低到1s以内，有效解决了滑动拖尾不均问题。

如图5所示，第二端部电极248与取向方向20的夹角β可以同样设置为大于等于30°且小于等于40°，优选的，可以设置为大于等于30°且小于等于33°，更优选的，可以设置为31°。具体理由与第一端部电极246与与取向方向20的夹角α设置理由相同，在此不再赘述。通过将像素单元内的端部电极与取向方向之间夹角设置为大于等于30°且小于40°，降低像素单元边缘区域的畴错暗区面积，提高了透过率，同时，降低了像素单元边缘区域不期望电场强度，有效解决了显示画面的滑动拖尾显示不均问题。

图7是本发明实施例提供的另一种阵列基板的像素单元结构示意图，图8是图7实施例中的阵列基板沿B-B’截面的剖视图。本实施例以IPS显示模式下，第一电极为像素电极，第二电极为公共电极为例进行详细描述。结合图7和图8所示，阵列基板包括衬底基板4，在衬底基板4上设置有覆盖栅极线42的栅极绝缘层411，在栅极绝缘层411上设置有数据线41和公共电极45，公共电极45包括至少一个支电极452，本实施例包括三个公共电极的支电极452，在公共电极的支电极452的一端具有连接多条公共电极支电极452的连接电极454，多个像素单元之间的公共电极45可以电连接在一起，通过走线连接到外围电路统一接收公共电极信号。层间绝缘层451覆盖数据线41、公共电极45和栅极绝缘层411，在层间绝缘层451上设置有像素电极44，像素电极44通过绝缘层451上的过孔与薄膜晶体管43的漏极电连接。像素电极44包括至少一个支电极442，本实施例中像素电极44具有两个支电极442，在像素电极支电极442的的一端具有连接多条支电极442的连接电极444，这样可以将数据信号输出到每条像素电极支电极442上。公共电极45的支电极452与像素电极44的支电极442在衬底基板上的垂直投影交替间隔布置，且可以相互形成水平电场。在公共电极45上设置有取向层47，取向层47覆盖像素单元，且取向层47具有平行于阵列基板平面的取向方向20。当采用负性液晶时，取向方向基本垂直于支电极的延伸方向，本实施例以采用正性液晶分子为例，取向方向20基本平行于支电极442的延伸方向。

本实施例中，公共电极45和像素电极44均包括中部电极456，设置在中部电极456一端的第一端部电极457和设置在中部电极456另一端的第二端部电极458，第一端部电极456和第二端部电极458沿垂直于中部电极456方向同向倾斜，即第一端部电极457向中部电极456一侧弯折，第二端部电极458向中部电极456的相对另一侧弯折。第一端部电极457和第二端部电极458与取向方向20之间形成的夹角α和中部电极456与取向方向20之间形成的夹角不同，本实施例中中部电极456为直线形结构，且中部电极与取向方向20之间形成的夹角为0°。

与图5实施例中像素电极的电场力一样，液晶分子在初始状态处于与取向方向20相同的方向，当阵列基板工作时，会在公共电极和像素电极支电极的端部产生垂直于第一端部电极457的第一电场力Et，用以控制液晶分子沿着第一电场力Et的方向偏转。但是在公共电极和像素电极支电极的端部还设置有连接电极，也会产生指向像素单元内部的第二电场力Ey，第二电场力Ey强度越大，越多的液晶分子会被约束在与取向方向相同的初始状态上，造成像素单元边缘位置的畴错暗区变大，进而影响整体画面的穿透率。定义第一电场力Et在平行于取向方向20(即y方向)上的强度分量为Ety，第一电场力Et在垂直于取向方向20(即x方向)上强度分量为Etx，第一电场y方向强度分量Ety的方向与第二电场力Ey相反，且Ety＝Et*Sinα。第一电场y方向强度分量Ety与第二电场力Ey方向相反，可以抵消不期望的第二电场力Ey对液晶分子的控制作用，即控制液晶分子的电场强度为Et-Ety，随着第一端部电极457与取向方向之间形成的夹角α增加，第一电场y方向强度分量Ety逐渐增加，不期望的电场强度Et-Ety逐渐减小，进而能够抑制像素单元边缘位置畴错暗区向像素单元内部扩大的趋势，减轻显示画面的滑动拖尾显示不均问题。

当第一端部电极467与取向方向20之间的夹角α和第二端部电极468与取向方向20之间的夹角β设置为大于等于30°且小于等于40°时，第一电场y方向的强度分量Ety足以抵消不期望的电场强度，降低像素单元边缘区域的畴错暗区面积，解决了显示面板的滑动拖尾不均问题。进一步的，当第一端部电极467与取向方向20之间的夹角α和第二端部电极468与取向方向20之间的夹角β设置为大于等于30°且小于等于33°时，既能有效改善显示面板的滑动拖尾显示不均，又能获得较好的穿透率。当第一端部电极467与取向方向20之间的夹角α和第二端部电极468与取向方向20之间的夹角β设置为33°时，显示面板可以获得最高的穿透率，在不牺牲面板显示质量的同时，又能将滑动拖尾回复时间降低到1s以内，有效解决了滑动拖尾不均问题。

在其他实施例中，像素电极44与公共电极45还可以同层制作，此时，像素电极的支电极与公共电极的支电极交替间隔布置。

图9是本发明实施例提供的另一种阵列基板的像素单元结构示意图。如图9所示，本实施例中的像素单元结构与图3实施例中像素单元结构不同之处在于，像素电极54的支电极包括中部电极540，设置在中部电极540一端的第一端部电极542和设置在中部电极540另一端的第二端部电极544，第一端部电极542和第二端部电极544沿垂直于所述中部电极540方向反向倾斜，即第一端部电极542向中部电极540一侧弯折，第二端部电极544向中部电极540的相同一侧弯折。第一端部电极542和第二端部电极544与取向方向20之间形成的夹角α和中部电极544与取向方向20之间形成的夹角不同，本实施例中中部电极244为直线形结构，且中部电极244与取向方向20之间形成的夹角为0°。

像素单元的基本结构与图3实施例中像素单元相同，在此不再赘述。本实施例采用FFS显示模式，当然还可以适用于IPS显示模式。

当第一端部电极542与取向方向20之间的夹角α和第二端部电极544与取向方向20之间的夹角β设置为大于等于30°且小于等于40°时，第一电场y方向的强度分量Ety足以抵消不期望的电场强度，降低像素单元边缘区域的畴错暗区面积，解决了显示面板的滑动拖尾不均问题。进一步的，当第一端部电极542与取向方向20之间的夹角α和第二端部电极544与取向方向20之间的夹角β设置为大于等于30°且小于等于33°时，既能有效改善显示面板的滑动拖尾显示不均，又能获得较好的穿透率。当第一端部电极542与取向方向20之间的夹角α和第二端部电极544与取向方向20之间的夹角β设置为33°时，显示面板可以获得最高的穿透率，在不牺牲面板显示质量的同时，又能将滑动拖尾回复时间降低到1s以内，有效解决了滑动拖尾不均问题。具体原理与图3实施例中所述一致，在此不再赘述。

图10是本发明实施例提供的另一种阵列基板的像素单元结构示意图。如图10所示，本实施例中的像素单元结构与图3实施例中像素单元结构不同之处在于，像素电极64的支电极包括中部电极640，中部电极640为V形结构，即中部电极640包括相连接的第一子中部电极6401和第二子中部电极6402，第一子中部电极6401与第二子中部电极6402之间具有夹角γ，设置在中部电极640一端的第一端部电极642和设置在中部电极640另一端的第二端部电极644，第一端部电极642和第二端部电极延伸方向的夹角为θ1，其中，第一端部电极642和第二端部电极644延伸方向的夹角θ1小于中部电极640的夹角γ。第一端部电极642和第二端部电极644与取向方向20之间形成的夹角α和中部电极644与取向方向20之间形成的夹角θ2不同，即α≠θ2，且α>θ2。

像素单元的基本结构与图3实施例中像素单元相同，在此不再赘述。本实施例采用FFS显示模式，当然还可以适用于IPS显示模式。

当第一端部电极642与取向方向20之间的夹角α和第二端部电极644与取向方向20之间的夹角β设置为大于等于30°且小于等于40°时，第一电场y方向的强度分量Ety足以抵消不期望的电场强度，降低像素单元边缘区域的畴错暗区面积，解决了显示面板的滑动拖尾不均问题。进一步的，当第一端部电极642与取向方向20之间的夹角α和第二端部电极644与取向方向20之间的夹角β设置为大于等于30°且小于等于33°时，既能有效改善显示面板的滑动拖尾显示不均，又能获得较好的穿透率。当第一端部电极642与取向方向20之间的夹角α和第二端部电极644与取向方向20之间的夹角β设置为33°时，显示面板可以获得最高的穿透率，在不牺牲面板显示质量的同时，又能将滑动拖尾回复时间降低到1s以内，有效解决了滑动拖尾不均问题。具体原因与图3实施例中所述一致，在此不再赘述。

图11是本发明实施例提供的另一种阵列基板的像素单元结构示意图。如图11所示，本实施例中的像素单元结构与图3实施例中像素单元结构不同之处在于，像素电极74的支电极包括中部电极740，中部电极740为V形结构，即中部电极740包括相连接的第一子中部电极7401和第二子中部电极7402，第一子中部电极7401与第二子中部电极7402之间具有夹角γ，设置在中部电极740一端的第一弯折部746和设置在中部电极740另一端的第二弯折部748，第一弯折部746的延伸方向与第二弯折部748的延伸方向之间具有夹角δ，其中，弯折部延伸方向的夹角δ大于中部V形电极的夹角γ。在弯折部的另一端分别设置第一端部电极642和第二端部电极644，第一端部电极642和第二端部电极延伸方向的夹角为θ1，其中，第一端部电极642和第二端部电极644延伸方向的夹角θ1大于中部V形电极740的夹角γ且小于弯折电极延伸方向的夹角δ。第一端部电极742和第二端部电极744与取向方向20之间形成的夹角α和中部电极740与取向方向20之间形成的夹角θ2不同，即α≠θ2。

像素单元的基本结构与图3实施例中像素单元相同，在此不再赘述。本实施例采用FFS显示模式，当然还可以适用于IPS显示模式。

当第一端部电极742与取向方向20之间的夹角α和第二端部电极744与取向方向20之间的夹角β设置为大于等于30°且小于等于40°时，第一电场y方向的强度分量Ety足以抵消不期望的电场强度，降低像素单元边缘区域的畴错暗区面积，解决了显示面板的滑动拖尾不均问题。进一步的，当第一端部电极742与取向方向20之间的夹角α和第二端部电极744与取向方向20之间的夹角β设置为大于等于30°且小于等于33°时，既能有效改善显示面板的滑动拖尾显示不均，又能获得较好的穿透率。当第一端部电极742与取向方向20之间的夹角α和第二端部电极744与取向方向20之间的夹角β设置为33°时，显示面板可以获得最高的穿透率，在不牺牲面板显示质量的同时，又能将滑动拖尾回复时间降低到1s以内，有效解决了滑动拖尾不均问题。具体原因与图3实施例中所述一致，在此不再赘述。

图12是本发明实施例提供的另一种阵列基板像素单元结构示意图。如图12所示，阵列基板多个呈阵列排布的像素单元，阵列基板8包括多条栅极线81和数据线82，栅极线81与数据线82之间绝缘交叉限定出多个像素单元，薄膜晶体管83设置在栅极线81与数据线82的交叉位置，并与栅极线81和数据线82电连接。本实施例以相邻两行像素单元为例，对相邻两行像素单元结构进行具体描述。

相邻两行像素单元均包括绝缘层叠设置的像素电极84和公共电极85，像素电极84与公共电极85可以形成边缘电场以控制液晶分子的偏转，公共电极在像素单元内为整面结构，多个像素单元之间的公共电极85可以电连接在一起，通过走线连接到外围电路统一接收公共电极信号。一行像素单元中的像素电极84包括至少一个第一支电极841，在第一支电极841的端部分别具有连接多条第一支电极841的第一连接电极842，相邻一行像素单元中的像素电极84包括至少一个第二支电极843，在第二支电极843的端部分别具有连接多条第二支电极843的第一连接电极844，这样可以将数据信号输出到每条第一支电极841和第二支电极843上。本实施例中像素单元中均具有三个第一支电极841和三个第二支电极843。在公共电极85上设置有取向层(图中未示出)，取向层覆盖像素单元，且取向层具有平行于阵列基板平面的取向方向20。当采用负性液晶时，取向方向基本垂直于支电极的延伸方向，本实施例以采用正性液晶分子为例，取向方向20基本平行于像素单元支电极的延伸方向。

继续结合图12所示，一行像素单元中的像素电极的第一支电极841包括第一中部电极8410，设置在第一中部电极8410一端的第一端部电极8411和设置在第一中部电极8410另一端的第二端部电极8412，第一端部电极8411和第二端部电极8412沿垂直于所述第一中部电极8410方向同向倾斜，形成Z型结构，即第一端部电极8411向第一中部电极8410一侧弯折，第二端部电极8412向第一中部电极8410的相对另一侧弯折。第一端部电极8411和第二端部电极8412与取向方向20之间形成的夹角α1和第一中部电极841与取向方向20之间形成的夹角α2不同，即α1≠α2，并且α1<α2。相邻一行像素单元中的像素电极的第二支电极843包括第二中部电极8430，设置在第二中部电极8430一端的第三端部电极8431和设置在第二中部电极8430另一端的第四端部电极8432，第三端部电极8431和第四端部电极8432沿垂直于所述第二中部电极8430方向同向倾斜，形成Z型结构，即第三端部电极8431向第二中部电极8430一侧弯折，第四端部电极8432向第二中部电极8430的相对另一侧弯折。第三端部电极8431和第四端部电极8432与取向方向20之间形成的夹角β1和第二中部电极843与取向方向20之间形成的夹角β2不同，即β1≠β2，并且β1<β2。

本实施例中第一中部电极8410和第二中部电极8430为直线形结构，并且，相邻两行像素单元的第一中部电极8410和第二中部电极8430沿垂直于取向方向的方向反向倾斜，第一中部电极8410和第二中部电极8430的延伸方向形成夹角γ，90°<γ<180°。即一行像素单元中第一中部电极8410向一取向路径的一侧倾斜，相邻一行像素单元中第二中部电极8430向同一取向路径的同一侧倾斜。也就是说，相邻两行像素单元形成双畴结构，而不是在一个像素单元中形成双畴结构，本实施例中的像素单元结构既实现了显示面板的宽视角，又消除了像素单元内的中部畴错暗区，提高了整体显示的穿透率，同时，简化像素单元内像素电极与公共电极的结构，可以根据实际需要将阵列基板设计成更高的分辨率。

与图5实施例中像素电极的电场力一样，液晶分子在初始状态处于与取向方向20相同的方向，当阵列基板工作时，会在像素电极支电极841的端部产生垂直于第一端部电极8411的第一电场力Et，用以控制液晶分子沿着第一电场力Et的方向偏转。但是在像素电极第一支电极841的端部还设置有第一连接电极842，也会产生指向像素单元内部的第二电场力Ey，第二电场力Ey强度越大，越多的液晶分子会被约束在与取向方向相同的初始状态上，造成像素单元边缘位置的畴错暗区变大，进而影响整体画面的穿透率。定义第一电场力Et在平行于取向方向20(即y方向)上的强度分量为Ety，第一电场力Et在垂直于取向方向20(即x方向)上强度分量为Etx，第一电场y方向强度分量Ety的方向与第二电场力Ey相反，且Ety＝Et*Sinα。第一电场y方向强度分量Ety与第二电场力Ey方向相反，可以抵消不期望的第二电场力Ey对液晶分子的控制作用，即控制液晶分子的电场强度为Et-Ety，随着第一端部电极8411与取向方向之间形成的夹角α增加，第一电场y方向强度分量Ety逐渐增加，不期望的电场强度Et-Ety逐渐减小，进而能够抑制像素单元边缘位置畴错暗区向像素单元内部扩大的趋势，减轻显示画面的滑动拖尾显示不均问题。

当第一端部电极8411与取向方向20之间的夹角α1和第二端部电极8412与取向方向20之间的夹角β1设置为大于等于30°且小于等于40°时，第一电场y方向的强度分量Ety足以抵消不期望的电场强度，降低像素单元边缘区域的畴错暗区面积，解决了显示面板的滑动拖尾不均问题。进一步的，当第一端部电极8411与取向方向20之间的夹角α1和第二端部电极8412与取向方向20之间的夹角β1设置为大于等于30°且小于等于33°时，既能有效改善显示面板的滑动拖尾显示不均，又能获得较好的穿透率。当第一端部电极8411与取向方向20之间的夹角α1和第二端部电极8412与取向方向20之间的夹角β1设置为33°时，显示面板可以获得最高的穿透率，在不牺牲面板显示质量的同时，又能将滑动拖尾回复时间降低到1s以内，有效解决了滑动拖尾不均问题。第三端部电极8431和第四端部电极8432的设置可以与第一端部电极8411和第二端部电极8412的设置方式一致，在此不再赘述。

需要说明的是，上述像素电极和公共的结构仅为实施例的一种，像素电极和公共电极还可以采用图9、图10、和图11实施例中的像素单元结构。另外，本实施例采用FFS显示模式，当然还可以适用于IPS显示模式，像素电极44与公共电极45同层制作，此时，像素电极的支电极与公共电极的支电极交替间隔布置。

图13是本发明实施例提供的一种显示面板结构的剖视图。如图13所示，显示面板包括上述各实施例所述的阵列基板40，和与阵列基板40相对设置的对向基板3，设置在阵列基板与对向基板3之间的液晶层30。在对向基板3上设置有黑矩阵31，在黑矩阵之间设置有色阻层31，色阻层31具有不同颜色的光阻，每个光阻对应不同的像素单元，平坦层覆盖色阻层31。通过将阵列基板上的像素单元内的端部电极与取向方向之间夹角设置为大于等于30°且小于40°，降低像素单元边缘区域的畴错暗区面积，提高了透过率，同时，降低了像素单元边缘区域不期望电场强度，有效解决了显示画面的滑动拖尾显示不均问题。

图14是本发明实施例提供的一种显示装置结构的剖视图。如图14所示，显示装置包括上述实施例中的显示面板80，和设置在显示面板80一侧的光源装置90，光源装置90为显示面板80提供光源L。通过将显示面板中阵列基板上的像素单元内的端部电极与取向方向之间夹角设置为大于等于30°且小于40°，降低像素单元边缘区域的畴错暗区面积，提高了透过率，同时，降低了像素单元边缘区域不期望电场强度，有效解决了显示画面的滑动拖尾显示不均问题。

以上对本发明实施例所提供的阵列基板、显示面板和显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种阵列基板，包括：

多个像素单元；

覆盖所述像素单元的取向层，所述取向层具有平行于所述阵列基板平面的取向方向；

设置于所述像素单元内的第一电极和第二电极；所述第一电极为像素电极，所述第二电极为公共电极；

所述第一电极具有多个支电极，所述支电极包括中部电极以及设置在所述中部电极至少一端的端部电极，所述端部电极与取向方向之间形成的夹角和所述中部电极与所述取向方向之间形成的夹角不同，其中，所述端部电极与所述取向方向之间形成的夹角大于等于30°且小于40°，且相邻两行所述像素单元的中部电极反向倾斜；在所述支电极的端部具有连接多条所述支电极的连接电极。

2.如权利要求1所述的阵列基板，其特征在于，所述端部电极与取向方向之间形成的夹角大于等于30°且小于等于33°。

3.如权利要求2所述的阵列基板，其特征在于，所述端部电极与取向方向之间形成的夹角为31°。

4.如权利要求1所述的阵列基板，其特征在于，所述中部电极为直线形。

5.如权利要求4所述的阵列基板，其特征在于，所述端部电极包括设置在所述中部电极两端的第一端部电极和第二端部电极，所述第一端部电极和第二端部电极沿垂直于所述中部电极方向反向倾斜或同向倾斜。

6.如权利要求1所述的阵列基板，其特征在于，所述第一电极和第二电极位于不同层，且所述第二电极为整面结构。

7.如权利要求1所述的阵列基板，其特征在于，所述第二电极具有多个支电极，且所述第一电极的支电极与所述第二电极的支电极交替间隔排布。

8.一种显示面板，包括如权利要求1所述的阵列基板，与所述阵列基板相对设置的对向基板，设置在所述阵列基板与对向基板之间的液晶层。

9.一种显示装置，包括如权利要求8所述的显示面板。