CN104753519B

CN104753519B - 一种单增益缓冲器

Info

Publication number: CN104753519B
Application number: CN201310746805.6A
Authority: CN
Inventors: 郑彦诚
Original assignee: XUYAO SCIENCE AND TECHNOLOGY Co Ltd
Current assignee: XUYAO SCIENCE AND TECHNOLOGY Co Ltd
Priority date: 2013-12-30
Filing date: 2013-12-30
Publication date: 2018-01-05
Anticipated expiration: 2033-12-30
Also published as: CN104753519A

Abstract

一种单增益缓冲器，将运算放大器的输出端连接至反相输入端。且于运算放大器中，增加辅助输出级。当正相输入端信号由低电平上升至高电平的转换期间，辅助输出级中的P型晶体管开启，用以提输出端信号上升沿的电压转换速率。当正相输入端信号由高电平下降至低电平的转换期间，辅助输出级中的N型晶体管为开启，用以提高输出端信号下降沿的电压转换速率。当正相输入端信号维持在高电平或者低电平的稳态期间时，辅助输出级中的N型晶体管与P型晶体管均为未开启。

Description

一种单增益缓冲器

技术领域

本发明涉及一种单增益缓冲器，尤其涉及一种能够增强电压转换速率slew rate)的单增益缓冲器。

背景技术

运算放大器是电路领域中常见的电路器件，其具有正相输入端(+)、反相输入端(-)、以及输出端(OUT)，而利用运算放大器可连接成一单增益缓冲器(unity-gainbuffer)，或者称为单增益追随器(unity-gain follower)。参见图1A与图1B，单增益缓冲器10为将运算放大器(OP)的反相输入端(-)连接输出端(OUT)构成。并且，运算放大器(OP)的正相输入端(+)为单增益缓冲器10的输入端(IN)，可接收输入信号，运算放大器(OP)的输出端为单增益缓冲器10的输出端(OUT)，可产生输出信号。

所述单增益缓冲器的增益值(Gain)约等于1，亦即输出端(OUT)的输出信号等于输入端(IN)的输入信号。参见图1B，如果输入端(IN)接收一方波(square wave)信号，其于时间t0与t1时信号产生变化。由于输出端(OUT)无法实时反应输入端(IN)的变化，因此输出端(OUT)会在时间点t0开始由接地电压(GND)逐渐上升至VDD，并且会在时间点t1开始由VDD逐渐下降至接地电压(GND)。其中，输出端(OUT)上电压的上升/下降的斜率即称为电压转换速率(slew rate)。

参见图2A，将运算放大器20的反相输入端(-)连接至输出端(OUT)形成单增益缓冲器。

并且，运算放大器20中包括主电路22与输出级(output stage)26。参见图2A，主电路22根据正相输入端(+)与反相输入端(-)的关系产生输出级控制信号，而输出级控制信号包括第一控制信号(GP)与第二控制信号(GN)。由于本领域普通技术人员均清楚的了解主电路32的详细电路及其动作原理，此处不再赘述。

通常运算放大器20中的最后一级为输出级26，其为AB类输出级(Class-AB outputstage)。其中，P型晶体管(MPo)的栅极接收第一控制信号(GP)，源极连接至一电源电压(VDD)。N型晶体管(MNo)的栅极接收第二控制信号(GN)，源极连接接地源电压(GND)，漏极连接P型晶体管(MPo)的漏极，并且用以做为运算放大器20的输出端(OUT)。

参见图2B图，在0μs时，输入端(IN)信号由接地电压(GND)上升至电源电压(VDD)。此时，第一控制信号(GP)由第一稳态电压(4.85V)快速降至约3.40V。之后，第一控制信号(GP)逐渐上升至第二稳态电压(4.75V)。同时，第二控制信号(GN)由第三稳态电压(0.75V)降至约0V。之后，第二控制信号(GN)逐渐上升至第四稳态电压(0.70V)。由于，P型晶体管(MPo)提供较大的漏极电流(drain current)，N型晶体管(MNo)提供较小的漏极电流，所以输出端(OUT)信号由接地电压(GND)上升至电源电压(VDD)。输出端(OUT)信号变化大约需要5μs，所以电压转换速率约为1(V/μs)。

在10μs时，输入端(IN)信号由电源电压(VDD)下降至接地电压(GND)。此时，第一控制信号(GP)由第二稳态电压(4.75V)快速降至约5.0V。之后，第一控制信号(GP)逐渐下降至第一稳态电压(4.85V)。同时，第二控制信号(GN)由第四稳态电压(0.70V)上升至约2.20V。之后，第二控制信号(GN)逐渐下降至第三稳态电压(0.75V)。由于，N型晶体管(MNo)提供较大的漏极电流，P型晶体管(MPo)提供较小的漏极电流，所以输出端(OUT)信号由电源电压(VDD)下降至接地电压(GND)。进一步地，输出端(OUT)信号变化大约需要4.8μs，所以电压转换速率约为-1.04(V/μs)。

由于现有的运算放大器20的输出级26驱动能力有限。因此，如何有效地提升单增益缓冲器的电压转换速率成为本发明亟待解决的技术问题。

发明内容

有鉴于此，本发明提供一种单增益缓冲器，其能够有效地提升其电压转换速率。

本发明提供一种单增益缓冲器，其特征在于，包括：

运算放大器，具有正相输入端作为所述单增益缓冲器的输入端，具有输出端作为所述单增益缓冲器的输出端，以及反相输入端连接所述单增益缓冲器的输出端，其中所述运算放大器包括：

主电路，根据所述正相输入端与所述反相输入端的信号产生第一控制信号与第二控制信号；

主输出级，包括第一P型晶体管，其具有第一栅极接收所述第一控制信号，第一源极连接电源电压，与第一漏极连接所述运算放大器输出端；以及第一N型晶体管，其具有第二栅极接收所述第二控制信号，第二源极连接接地源电压，与第二漏极连接至该运算放大器输出端；以及

辅助输出级，包括第一电流感应电路用以接收所述第一控制信号，进而产生第一感应电流由所述电源电压流向第一节点；第一电流源连接于所述第一节点与所述接地电压之间；第一反相器输入端连接于所述第一节点；第二P型晶体管，其具有第三漏极连接所述运算放大器输出端，与第三栅极接收所述第一控制信号；以及第一开关单元，具有第一端连接电源电压，第二端连接所述第二P型晶体管的第三源极，与控制端连接至该第一反相器输出端。

进一步地，本发明所述第一电流感应电路为第三P型晶体管，其具有第四栅极接收所述第一控制信号，第四源极接收所述电源电压，与第四漏极连接所述第一节点。

进一步地，本发明所述第一开关单元为第四P型晶体管，其具有第五栅极连接所述第一反相器输出端，第五源极接收所述电源电压，与第五漏极连接所述第二P型晶体管的该第三源极。

进一步地，本发明当该输入端信号维持在一低电平时，所述第一控制信号维持在第一稳态电压，以及当所述输入端的信号维持在高电平时，所述第一控制信号维持在第二稳态电压；

当所述输入端信号由低电平转换至该高电平的转换期间，所述第一控制信号产生一负脉冲，由所述第一稳态电压产生一电压降后，上升至所述第二稳态电压；当所述输入端信号由高电平转换至该低电平时，所述第一控制信号由第二稳态电压上升至第一稳态电压；当所述输入端信号维持在高电平或者低电平时，所述第一感应电流小于所述第一电流源所供应的电流；当所述输入端信号由低电平转换至高电平的转换期间，所述第一感应电流大于所述第一电流源的电流。

进一步地，本发明所述辅助输出级，还包括第二电流感应电路，用于接收所述第二控制信号，进而产生第二感应电流由第二节点流向所述接地电压；第二电流源连接于所述电源电压与所述第二节点之间；第二反相器，其输入端连接所述第二节点；第二N型晶体管，其具有第六漏极连接所述运算放大器的输出端，六栅极接收所述第二控制信号；以及第二开关单元，具有第三端连接所述接地电压，第四端连接所述第二N型晶体管的第六源极，与控制端连接所述第二反相器的输出端。

进一步地，本发明所述第二电流感应电路为第三N型晶体管，其具有第七栅极接收所述第二控制信号，第七源极接收所述接地电压，与第七漏极连接所述第二节点。

进一步地，本发明所述第二开关单元为第四N型晶体管，其具有第八栅极连接所述第二反相器输出端，第八源极接收所述接地电压，与第八漏极连接所述第二N型晶体管的该第六源极。

进一步地，本发明当所述输入端信号维持在低电平时，所述第二控制信号维持在第三稳态电压，以及当所述输入端的信号维持在高电平时，所述第二控制信号维持在第四稳态电压；

当所述输入端信号由高电平转换至低电平的转换期间，所述第二控制信号产生一正脉波，由所述第四稳态电压产生一电压升后，下降至第三稳态电压；

当所述输入端信号由低电平转换至高电平时，所述第二控制信号由第三稳态电压下降至第四稳态电压；

当所述输入端信号维持在高电平或者低电平时，所述第二感应电流小于第二电流源的电流；

当所述输入端信号由高电平转换至低电平的转换期间，所述第二感应电流大于所述第二电流源所供应的电流。

本发明还提供一种单增益缓冲器，包括：

运算放大器，具有正相输入端作为所述单增益缓冲器的输入端，具有输出端作为所述单增益缓冲器的输出端，以及反相输入端连接所述单增益缓冲器的输出端，其中所述运算放大器更包括：

主电路，根据所述正相输入端与所述反相输入端的信号关系产生第一控制信号与第二控制信号；

主输出级，包括第一P型晶体管，其具第一栅极接收所述第一控制信号，第一源极连接电源电压，与第一漏极连接所述运算放大器输出端，以及第一N型晶体管，其具有第二栅极接收所述第二控制信号，第二源极连接接地源电压，与第二漏极连接所述运算放大器输出端；以及

辅助输出级，包括第一电流感应电路，用于接收所述第二控制信号，以产生一第一感应电流由第一节点流向接地电压；第一电流源连接于所述电源电压与所述第一节点之间；第一反相器，其输入端连接于所述第一节点，第二N型晶体管，其具有第三漏极连接所述运算放大器输出端，第三栅极接收所述第二控制信号；第一开关单元，具有第一端连接所述接地电压，第二端连接所述第二N型晶体管的第三源极，与控制端连接所述第一反相器的输出端。

进一步地，本发明所述第一电流感应电路为第三N型晶体管，其具有第四栅极接收第二控制信号，第四源极接收接地电压，与第四漏极连接所述第二节点。

进一步地，本发明所述第一开关单元为第四N型晶体管，其具有第五栅极连接所述第一反相器输出端，第五源极接收接地电压，与第五漏极连接所述第二N型晶体管的第三源极。

进一步地，本发明当所述输入端信号维持在低电平时，所述第一控制信号维持在第一稳态电压，以及当所述输入端的信号维持在高电平时，所述第一控制信号维持在第二稳态电压；

其中当所述输入端信号由高电平转换至低电平的转换期间，所述第一控制信号产生一正脉波，由所述第二稳态电压产生一电压升后，下降至所述第一稳态电压；

其中当所述输入端信号由低电平转换至高电平时，所述第一控制信号由第一稳态电压下降至第二稳态电压；

其中当所述输入端信号维持在高电平或者低电平时，所述第一感应电流小于所述第一电流源所供应的电流；

其中当所述输入端信号由高电平转换至一低电平的转换期间，所述第一感应电流大于所述第一电流源的电流。

本发明的运算放大器中，设计一主输出级与一辅助输出级。当输入端(IN)信号由低电平上升至高电平的转换期间，辅助输出级中的P型晶体管(MPo2)开启，用以提输出端(OUT)信号上升沿的电压转换速率。当输入端(IN)信号由高电平下降至低电平的转换期间，辅助输出级中的N型晶体管(MNo2)开启，用以提输出端(OUT)信号下降沿的电压转换速率。当输入端(IN)信号维持在高电平或者低电平的稳态期间时，辅助输出级中的N型晶体管(MNo2)与P型晶体管(MPo2)均未开启。

附图说明

图1A与图1B为单增益缓冲器以及输入输出信号的示意图。

图2A为现有单增益缓冲器的电路示意图。

图2B为现有单增益缓冲器的输入端(IN)信号、输出端(OUT)信号、以及输出级控制信号示意图。

图3为本发明单增益缓冲器的电路示意图。

图4A为本发明单增益缓冲器的电路示意图。

图4B为本发明单增益缓冲器的输入端(IN)信号、输出端(OUT)信号、以及输出级控制信号示意图。

图5A与图5B为反相器的实施例。

具体实施方式

为了提高单增益缓冲器的电压转换速率，本发明在运算放大器中增加辅助输出级，以增加单增益缓冲器的电压转换速率。

参见图3，将运算放大器300的反相输入端(-)连接至输出端(OUT)则形成单增益缓冲器。

进一步地，本发明运算放大器300中包括一主电路310、一主输出级(main outputstage)320以及一辅助输出级(auxiliary output stage)330。参见图3，主电路310根据正相输入端(+)与反相输入端(-)的信号关系产生输出级控制信号，而输出级控制信号包括第一控制信号(GP)与第二控制信号(GN)。

进一步地，本发明主输出级320为AB类输出级。主输出级320包括P型晶体管(Mpo1)的栅极接收第一控制信号(GP)，源极连接电源电压(VDD)。进一步地，N型晶体管(Mno1)的栅极接收第二控制信号(GN)，源极连接接地源电压(GND)，以及漏极连接P型晶体管(MPo)的漏极，并且做为运算放大器300的输出端(OUT)。

辅助输出级330包括：第一辅助电路350与第二辅助电路360。其中，第一辅助电路350用来增强单增益缓冲器输出端(OUT)信号上升沿的电压转换速率，以及第二辅助电路360用来增强单增益缓冲器输出端(OUT)信号下降沿的电压转换速率。基本上，电路设计者可以根据实际的需求，在辅助输出级330中设计其中一个辅助电路即可。举例来说，假设单增益缓冲器可以仅需要增强上升缘的电压转换速率，则辅助输出级330中仅需设计第一辅助电路350即可；反之，假设单增益缓冲器仅需要增强下降缘的电压转换速率，则辅助输出级330中仅需设计第二辅助电路360即可。当然，助输出级330也可以同时设计第一辅助电路350和第二辅助电路360。以下以辅助输出级330中同时设计第一辅助电路350与第二辅助电路360来进行说明。

第一辅助电路350中包括：第一电流感应电路(current sensor)351、第一电流源(Ip1)、第一反相器(INV1)、第一开关单元353、以及P型晶体管MPo2。第一电流感应电路351接收第一控制信号(GP)，并根据所属第一控制信号（GP）产生第一感应电流(Idssp)由电源电压(VDD)流向节点a；第一电流源(Ip1)连接于节点a与接地电压(GND)之间；第一反相器(INV1)输入端连接于节点a，输出端连接第一开关单元353的控制端，以控制第一开关单元353；P型晶体管(MPo2)的漏极连接至输出端(OUT)，栅极接收第一控制信号(GP)；第一开关单元353的第一端连接至电源电压(VDD)，第二端连接至P型晶体管(MPo2)源极。

第二辅助电路360中包括：第二电流感应电路361、第二电流源(In1)、第二反相器(INV2)、第二开关单元363、以及N型晶体管(MNo2)。第二电流感应电路361接收第二控制信号(GN)，并根据所述第二控制信号(GN)产生第二感应电流(Idssn)由节点b流向接地电压(GND)；第二电流源(In1)连接于电源电压(VDD)与节点b之间；第二反相器(INV2)输入端连接节点b，输出端连接第二开关单元363的控制端，以控制第二开关单元363；N型晶体管(MNo2)漏极连接输出端(OUT)，栅极接收第二控制信号(GN)；第二开关单元363的第一端连接接地电压(GND)，第二端连接N型晶体管(MNo2)源极。

参看图4A，以及图4B，图4B中虚线的输出信号(OUTx)、第一控制信号(GPx)、与第二控制信号(GNx)为图2B中的现有单增益缓冲器的信号。这些信号是用来与本发明输出端(OUT)信号、第一控制信号(GP)、与第二控制信号(GN)进行比对的。

参见图4A，辅助输出级330的第一辅助电路350中，第一电流感应电路351是利用P型晶体管(Mssp)来实现的。P型晶体管(Mssp)源极接收电源电压(VDD)，漏极连接节点a，栅极接收第一控制信号(GP)并根据其产生第一感应电流(Idssp)。第一开关单元353是利用P型晶体管(Mswp)来实现的。P型晶体管(Mswp)的源极接收电源电压(VDD)，漏极连接至P型晶体管MPo2源极，栅极连接第一反相器(INV1)输出端。

另外，辅助输出级330的第二辅助电路360中，第二电流感应电路361是利用N型晶体管(Mssn)来实现的。N型晶体管(Mssn)的漏极连接节点b，源极连接接地电压(GND)，栅极接收第二控制信号(GN)并根据其产生第二感应电流(Idssn)。第二开关单元363是利用N型晶体管(Mswn)来实现的。N型晶体管(Mswn)漏极连接N型晶体管(MNo2)的源极，源极接收接地电压(GND)，栅极连接第二反相器(INV2)的输出端。

由于本发明运算放大器300中的主电路310以及主输出级320的运作方式和图2A中的主电路22以及输出级26相同，故不再赘述其详细动作原理。以下仅详细介绍辅助输出级330的动作原理。

根据本发明的实施例，当输入端(IN)信号维持在低电平的稳态期间时，第一控制信号(GP)维持在第一稳态电压，第二控制信号(GN)维持在第三稳态电压。当输入端(IN)信号维持在高电平的稳态期间时，第一控制信号(GP)维持在第二稳态电压，第二控制信号(GN)维持在第四稳态电压。其中，高电平为5V的电源电压(VDD)，低电平为0V的接地电压(GND)。

当第一控制信号(GP)维持在第一稳态电压或者第二稳态电压时，P型晶体管Mssp(第一电流传感器351)所产生的第一感应电流Idssp小于第一电流源(Ip1)供应的电流Ip1，使得节点a为接地电压(GND)。换句话说，当第一控制信号(GP)维持在第一稳态电压或者第二稳态电压时，第一反相器(INV1)输入端接收接地电压(GND)，且输出端产生电源电压(VDD)。因此，P型晶体管Mswp未开启(turn off)，使得P型晶体管MPo2未连接电源电压(VDD)而未开启。

当第二控制信号(GN)维持在第三稳态电压或者第四稳态电压时，N型晶体管Mssn(第二电流传感器361)所产生的第二感应电流Idssn皆小于第二电流源(In1)供应之电流In1，使得节点b为电源电压(VDD)。换句话说，当第二控制信号(GN)维持在第三稳态电压或者第四稳态电压时，第二反相器(INV1)输入端接收电源电压(VDD)，且输出端产生接地电压(GND)。因此，N型晶体管Mswn为不开启(turn off)，使得N型晶体管MNo2未连接接地电压(GND)而未开启。

当输入端(IN)信号由低电平转变为高电平的转换期间，第一控制信号(GP)由第一稳态电压产生一电压降(负脉冲)后，逐渐回复至第二稳态电压。在此转换期间，P型晶体管Mssp(第一电流传感器351)所产生的第一感应电流Idssp将大于第一电流源(Ip1)供应之电流Ip1，使得节点a为电源电压(VDD)。因此，第一反相器(INV1)输入端接收电源电压(VDD)并产生接地电压(GND)至P型晶体管Mswp，使得P型晶体管Mswp开启(turn on)，让P型晶体管MPo2连接至电源电压(VDD)，并可根据第一控制信号(GP)来开启(turn on)P型晶体管MPo2。

当输入端(IN)信号由低电平转变为高电平的转换期间，主输出级320中的P型晶体管MPo1以及辅助输出级330中的P型晶体管MPo2都同时开启，因此可以更快速地将输出端(OUT)信号由低电平拉高(pull up)至高电平。

当输入端(IN)信号由高电平转变为低电平的转换期间，第二控制信号(GN)由第四稳态电压产生一电压升(正脉冲)后，逐渐回复至第三稳态电压。在此转换期间，N型晶体管Mssn(第二电流传感器361)所产生的第二感应电流Idssn将大于第二电流源(In1)供应之电流In1，使得节点b为接地电压(GND)。因此，第二反相器(INV2)输入端接收接地电压(GND)并产生电源电压(VDD)至N型晶体管Mswn，使得N型晶体管Mswn开启(turn on)，让N型晶体管MNo2连接接地电压(GND)，并可根据第二控制信号(GN)来开启(turn on)N型晶体管MNo2。

当输入端(IN)信号由高电平转变为低电平的转换期间，主输出级320中的N型晶体管MNo1以及辅助输出级330中的N型晶体管MNo2都同时开启，因此可以更快速地将输出端(OUT)信号由高电平拉低(pull down)至低电平。

参见图4B，输入端(IN)信号由低电平转变为高电平的第一转换期间为TLH；输入端(IN)信号维持在高电平的第一稳态期间为TH；输入端(IN)信号由高电平转变为低电平的第二转换期间为THL；以及输入端(IN)信号维持在低电平的第二稳态期间为TL。同理，当输入端(IN)信号持续在高低电平之间变化时，上述四个期间会依序地重复出现。再者，第一控制信号(GP)的第一稳态电压约为4.76V，第二稳态电压约为4.68V；第二控制信号(GN)的第三稳态电压约为0.80V，第四稳态电压约为0.76V。

在第一转换期间(TLH)，输入端(IN)信号由接地电压(GND)上升至电源电压(VDD)。此时，第一控制信号(GP)由第一稳态电压(4.76V)快速降至约3.90V。之后，第一控制信号(GP)逐渐回复至第二稳态电压(4.68V)。同时，第二控制信号(GN)由第三稳态电压(0.80V)降至第四稳态电压(0.76V)。因此，于第一瞬时期间(TLH)，主输出级320中的P型晶体管(MPo1)与辅助输出级330中的P型晶体管(MPo2)开启，且辅助输出级330中的N型晶体管(MNo2)未开启，因此可将输出端(OUT)信号由低电平拉高(pull up)至高电平。并且，本发明单增益缓冲器之输出端(OUT)信号之上升沿电压转换速率高于现有的单增益缓冲器。

在第一稳态期间(TH)，输入端(IN)信号与输出端(OUT)信号维持在高电平，第一控制信号(GP)维持在第二稳态电压(4.68V)，第二控制信号(GN)维持在第四稳态电压(0.76V)。因此，在第一稳态期间(TH)，辅助输出级330中的P型晶体管(MPo2)与N型晶体管(Mno2)皆未开启，因此可将输出端(OUT)信号维持在高电平。

在第二转换期间(THL)，输入端(IN)信号由电源电压(VDD)下降至接地电压(GND)。此时，第一控制信号(GP)由第二稳态电压(4.68V)升至第一稳态电压(4.76V)。同时，第二控制信号(GN)由第四稳态电压(0.76V)快速上升至1.84V，之后回复至第三稳态电压(0.80V)。因此，在第二转换期间(THL)，主输出级320中的N型晶体管(MNo1)与辅助输出级330中的N型晶体管(MNo2)开启，且辅助输出级330中的P型晶体管(MPo2)未开启，因此可将输出端(OUT)信号由高电平拉低(pull down)至低电平。并且，本发明单增益缓冲器之输出端(OUT)信号的下降沿电压转换速率低于现有单增益缓冲器。

在第二稳态期间(TL)，输入端(IN)信号与输出端(OUT)信号维持在低电平，第一控制信号(GP)维持在第一稳态电压(4.76V)，第二控制信号(GN)维持在第三稳态电压(0.80V)。因此，于第二稳态期间(TL)，辅助输出级330中的P型晶体管(MPo2)与N型晶体管(Mno2)都未开启，因此可将输出端(OUT)信号维持在低电平。

参见图5A，反相器(INV)包括：一N型晶体管(MN1)与一第三电流源(In2)。第三电流源(In2)连接于电源电压(VDD)以及节点c之间。并且，N型晶体管(MN1)栅极作为反相器(INV)输入端，源极连接至接地电压(GND)，漏极连接至节点c并做为反相器(INV)输出端。因此，当输入端的电压为高电平时，N型晶体管(MN1)开启(turn on)，并使得输出端之电压为低电平；反之，当输入端的电压为低电平时，N型晶体管(MN1)不开启(turn off)，并使得输出端电压为高电平。其中，高电平为电源电压(VDD)，低电平为接地电压(GND)。

另外，参见图5B，反相器(INV)包括：一P型晶体管(MP1)与一第四电流源(Ip2)。第四电流源(Ip2)连接于节点d与接地电压(GND)之间。再者，P型晶体管(MP1)栅极作为反相器(INV)输入端，源极连接电源电压(VDD)，漏极连接至节点d并做为反相器(INV)输出端。因此，当输入端电压为高电平时，P型晶体管(MP1)不开启(turn off)，并使得输出端电压为低电平；反之，当输入端之电压为低电平时，P型晶体管(MP1)开启(turn on)，并使得输出端电压为高电平。其中，高电平为电源电压(VDD)，低电平为接地电压(GND)。

由上述的说明可知，本发明的运算放大器中，设计一主输出级与一辅助输出级。当输入端(IN)信号由低电平上升至高电平的转换期间，辅助输出级中的P型晶体管(MPo2)开启，用以提输出端(OUT)信号上升沿的电压转换速率。当输入端(IN)信号由高电平下降至低电平的转换期间，辅助输出级中的N型晶体管(MNo2)开启，用以提输出端(OUT)信号下降沿的电压转换速率。当输入端(IN)信号维持在高电平或者低电平的稳态期间时，辅助输出级中的N型晶体管(MNo2)与P型晶体管(MPo2)均未开启。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims

1.一种单增益缓冲器，其特征在于，包括：

辅助输出级，包括第一电流感应电路用以接收所述第一控制信号，进而产生第一感应电流由所述电源电压流向第一节点；第一电流源连接于所述第一节点与接地电压之间；第一反相器输入端连接于所述第一节点；第二P型晶体管，其具有第三漏极连接所述运算放大器输出端，与第三栅极接收所述第一控制信号；以及第一开关单元，具有第一端连接电源电压，第二端连接所述第二P型晶体管的第三源极，与控制端连接至该第一反相器输出端。

2.如权利要求1所述单增益缓冲器，其特征在于，所述第一电流感应电路为第三P型晶体管，其具有第四栅极接收所述第一控制信号，第四源极接收所述电源电压，与第四漏极连接所述第一节点。

3.如权利要求1所述单增益缓冲器，其特征在于，所述第一开关单元为第四P型晶体管，其具有第五栅极连接所述第一反相器输出端，第五源极接收所述电源电压，与第五漏极连接所述第二P型晶体管的该第三源极。

4.如权利要求1所述单增益缓冲器，其特征在于，当所述单增益缓冲器的所述输入端信号维持在一低电平时，所述第一控制信号维持在第一稳态电压，以及当所述输入端的信号维持在高电平时，所述第一控制信号维持在第二稳态电压；

5.如权利要求1所述单增益缓冲器，其特征在于，所述辅助输出级，还包括第二电流感应电路，用于接收所述第二控制信号，进而产生第二感应电流由第二节点流向所述接地电压；第二电流源连接于所述电源电压与所述第二节点之间；第二反相器，其输入端连接所述第二节点；第二N型晶体管，其具有第六漏极连接所述运算放大器的输出端，第六栅极接收所述第二控制信号；以及第二开关单元，具有第三端连接所述接地电压，第四端连接所述第二N型晶体管的第六源极，与控制端连接所述第二反相器的输出端。

6.如权利要求5所述单增益缓冲器，其特征在于，所述第二电流感应电路为第三N型晶体管，其具有第七栅极接收所述第二控制信号，第七源极接收所述接地电压，与第七漏极连接所述第二节点。

7.如权利要求6所述单增益缓冲器，其特征在于，所述第二开关单元为第四N型晶体管，其具有第八栅极连接所述第二反相器输出端，第八源极接收所述接地电压，与第八漏极连接所述第二N型晶体管的该第六源极。

8.如权利要求5所述单增益缓冲器，其特征在于，当所述单增益缓冲器的所述输入端信号维持在低电平时，所述第二控制信号维持在第三稳态电压，以及当所述输入端的信号维持在高电平时，所述第二控制信号维持在第四稳态电压；

9.一种单增益缓冲器，其特征在于，包括：

10.如权利要求9所述单增益缓冲器，其特征在于，所述第一电流感应电路为第三N型晶体管，其具有第四栅极接收第二控制信号，第四源极接收接地电压，与第四漏极连接第二节点。

11.如权利要求9所述单增益缓冲器，其特征在于，所述第一开关单元为第四N型晶体管，其具有第五栅极连接所述第一反相器输出端，第五源极接收接地电压，与第五漏极连接所述第二N型晶体管的第三源极。

12.如权利要求9所述单增益缓冲器，其特征在于，当所述单增益缓冲器的所述输入端信号维持在低电平时，所述第一控制信号维持在第一稳态电压，以及当所述输入端的信号维持在高电平时，所述第一控制信号维持在第二稳态电压；