TWI509984B - 單增益緩衝器 - Google Patents

單增益緩衝器 Download PDF

Info

Publication number
TWI509984B
TWI509984B TW102149023A TW102149023A TWI509984B TW I509984 B TWI509984 B TW I509984B TW 102149023 A TW102149023 A TW 102149023A TW 102149023 A TW102149023 A TW 102149023A TW I509984 B TWI509984 B TW I509984B
Authority
TW
Taiwan
Prior art keywords
control signal
gain buffer
voltage
type transistor
single gain
Prior art date
Application number
TW102149023A
Other languages
English (en)
Other versions
TW201526529A (zh
Inventor
Yen Cheng Cheng
Original Assignee
Orise Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orise Technology Co Ltd filed Critical Orise Technology Co Ltd
Priority to TW102149023A priority Critical patent/TWI509984B/zh
Publication of TW201526529A publication Critical patent/TW201526529A/zh
Application granted granted Critical
Publication of TWI509984B publication Critical patent/TWI509984B/zh

Links

Landscapes

  • Amplifiers (AREA)

Description

單增益緩衝器
本發明是有關於一種單增益緩衝器(unity-gain buffer)，且特別是有關於一種具增強迴轉率(slew rate)的單增益緩衝器。
運算放大器為電路領域中常見的電路元件，其具有一正相輸入端(+)、一反相輸入端(-)、以及一輸出端(OUT)，而利用運算放大器可連接成一單增益緩衝器(unity-gain buffer)，或者稱為單增益追隨器(unity-gain follower)。請參照第1A圖與第1B圖，其所繪示為單增益緩衝器以及輸出入信號示意圖。此單增益緩衝器10係將運算放大器(OP)的反相輸入端(-)連接至輸出端(OUT)而成。再者，運算放大器(OP)的正相輸入端(+)為單增益緩衝器10的輸入端(IN)，可接收輸入信號，以及運算放大器(OP)的輸出端為單增益緩衝器10的輸出端(OUT)，可產生輸出信號。
所謂單增益緩衝器即是增益值(Gain)約等於1，亦即輸出端(OUT)的輸出信號等於輸入端(IN)的輸入信號。如第1B圖所示，假設輸入端(IN)接收一方波(square wave)，其於時間t0與t1時信號產生變化。由於輸出端(OUT)無法即時反應輸入端(IN)的變化，因此輸出端(OUT)會在時間點t0開始由接地電壓(GND)逐漸上升至VDD，並且會在時間點t1開始由VDD逐漸下降至接地電壓(GND)。其中，而輸出端(OUT)上電壓的上升/下降的斜率即稱為迴轉率(slew rate)。
請參照第2A圖，其所繪示為習知單增益緩衝器的電路示意圖。其中，將運算放大器20的反相輸入端(-)連接至輸 出端(OUT)則形成單增益緩衝器。
再者，運算放大器20中包括一主電路22與一輸出級(output stage)26。如第2A圖所示，主電路22根據正相輸入端(+)與反相輸入端(-)的關係產生輸出級控制信號，而輸出級控制信號包括第一控制信號(GP)與第二控制信號(GN)。基本上，在此領域的技術人員皆可清楚的了解主電路32的詳細電路及其動作原理，此處不再贅述。
一般來說，運算放大器20中的最後一級為輸出級26，其係為AB類輸出級(Class-AB output stage)。其中，P型電晶體(MPo)的閘極接收第一控制信號(GP)，源極連接至一電源電壓(VDD)。再者，N型電晶體(MNo)的閘極接收第二控制信號(GN)，源極連接至一接地源電壓(GND)，以及汲極連接至P型電晶體(MPo)的汲極，並且用以做為運算放大器20的輸出端(OUT)。
請參照第2B圖其所繪示為習知單增益緩衝器的輸入端(IN)信號、輸出端(OUT)信號、以及輸出級控制信號示意圖。於0μs時，輸入端(IN)信號由接地電壓(GND)上升至電源電壓(VDD)。此時，第一控制信號(GP)由第一穩態電壓(4.85V)快速降至約3.40V。之後，第一控制信號(GP)逐漸上升至第二穩態電壓(4.75V)。同時，第二控制信號(GN)由第三穩態電壓(0.75V)降至約0V。之後，第二控制信號(GN)逐漸上升至第四穩態電壓(0.70V)。由於，P型電晶體(MPo)提供較大的汲極電流(drain current)，N型電晶體(MNo)提供較小的汲極電流，所以輸出端(OUT)信號由接地電壓(GND)上升至電源電壓(VDD)。再者，輸出端(OUT)信號變化大約需要5μs，所以迴轉率約為1(V/μs)。
於10μs時，輸入端(IN)信號由電源電壓(VDD)下降至接地電壓(GND)。此時，第一控制信號(GP)由第二穩態電壓(4.75V)快速降至約5.0V。之後，第一控制信號(GP)逐漸下降至第一穩態電壓(4.85V)。同時，第二控制信號(GN)由第四穩態電壓(0.70V)上升至約2.20V。之後，第二控制信號(GN)逐漸下降至第 三穩態電壓(0.75V)。由於，N型電晶體(MNo)提供較大的汲極電流，P型電晶體(MPo)提供較小的汲極電流，所以輸出端(OUT)信號由電源電壓(VDD)下降至接地電壓(GND)。再者，輸出端(OUT)信號變化大約需要4.8μs，所以迴轉率約為-1.04(V/μs)。
由於習知運算放大器20的輸出級26驅動能力有限。因此，如何有效地提昇單增益緩衝器的迴轉率即為本發明所欲達成的主要目的。
本發明係有關於一種單增益緩衝器，包括：一運算放大器，具有一正相輸入端作為該單增益緩衝器的輸入端，一輸出端作為該單增益緩衝器的輸出端，以及一反相輸入端連接至該單增益緩衝器的輸出端，其中該運算放大器包括：一主電路，根據該正相輸入端與該反相輸入端的信號用以產生一第一控制信號與一第二控制信號；一主輸出級，包括一第一P型電晶體，其具有一第一閘極接收該第一控制信號，一第一源極連接至一電源電壓，與一第一汲極連接至該運算放大器之該輸出端，以及一第一N型電晶體，其具有一第二閘極接收該第二控制信號，一第二源極連接至一接地源電壓，與一第二汲極連接至該運算放大器之該輸出端；以及一輔助輸出級，包括一第一電流感應電路用以接收該第一控制信號，進而產生一第一感應電流由該電源電壓流向一第一節點，一第一電流源連接於該第一節點與該接地電壓之間，一第一反相器輸入端連接於該第一節點，一第二P型電晶體，其具有一第三汲極連接至該運算放大器的該輸出端，與一第三閘極接收該第一控制信號，以及一第一開關單元，具有一第一端連接至電源電壓，一第二端連接至該第二P型電晶體的一第三源極，與一控制端連接至該第一反相器輸出端。
本發明更提出一種單增益緩衝器，包括：一運算放大器，具有一正相輸入端作為該單增益緩衝器的輸入端，一輸出 端作為該單增益緩衝器的輸出端，以及一反相輸入端連接至該單增益緩衝器的輸出端，其中該運算放大器更包括：一主電路，根據該正相輸入端與該反相輸入端的信號關係產生一第一控制信號與一第二控制信號；一主輸出級，包括一第一P型電晶體，其具一第一閘極接收該第一控制信號，一第一源極連接至一電源電壓，與一第一汲極連接至該運算放大器之該輸出端，以及一第一N型電晶體，其具有一第二閘極接收該第二控制信號，一第二源極連接至一接地源電壓，與一第二汲極連接至該運算放大器之該輸出端；以及一輔助輸出級，包括一第一電流感應電路，用以接收該第二控制信號，進而產生一第一感應電流由一第一節點流向該接地電壓，一第一電流源連接於該電源電壓與該第一節點之間，一第一反相器，其輸入端連接於該第一節點，一第二N型電晶體，其具有一第三汲極連接至該運算放大器的該輸出端，一第三閘極接收該第二控制信號，一第一開關單元，具有一第一端連接至該接地電壓，一第二端連接至該第二N型電晶體的一第三源極，與一控制端連接至該第一反相器的輸出端。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
10、20‧‧‧運算放大器
22‧‧‧主電路
26‧‧‧主輸出級
300‧‧‧運算放大器
310‧‧‧主電路
320‧‧‧主輸出級
330‧‧‧輔助輸出級
350‧‧‧第一輔助電路
351‧‧‧第一電流感應器
353‧‧‧第一開關單元
360‧‧‧第二輔助電路
361‧‧‧第二電流感應器
363‧‧‧第二開關單元
第1A圖與第1B圖所繪示為單增益緩衝器以及輸出入信號示意圖。
第2A圖所繪示為習知單增益緩衝器的電路示意圖。
第2B圖所繪示為習知單增益緩衝器的輸入端(IN)信號、輸出端(OUT)信號、以及輸出級控制信號示意圖。
第3圖所繪示為本發明單增益緩衝器的電路示意圖。
第4A圖所繪示為本發明單增益緩衝器的電路示意圖。
第4B圖所繪示為本發明單增益緩衝器的輸入端(IN)信號、 輸出端(OUT)信號、以及輸出級控制信號示意圖。
第5A圖與第5B圖所繪示為反相器的實施例。
為了提高單增益緩衝器的迴轉率，本發明於運算放大器中增加一輔助輸出級，以增加單增益緩衝器的迴轉率。
請參照第3圖，其所繪示為本發明單增益緩衝器的電路示意圖。其中，將運算放大器300的反相輸入端(-)連接至輸出端(OUT)則形成單增益緩衝器。
再者，運算放大器300中包括一主電路310、一主輸出級(main output stage)320以及一輔助輸出級(auxiliary output stage)330。如第3圖所示，主電路310根據正相輸入端(+)與反相輸入端(-)的信號關係產生輸出級控制信號，而輸出級控制信號包括第一控制信號(GP)與第二控制信號(GN)。
再者，主輸出級320係為AB類輸出級。主輸出級320包括P型電晶體(Mpo1)的閘極接收第一控制信號(GP)，源極連接至一電源電壓(VDD)。再者，N型電晶體(Mno1)的閘極接收第二控制信號(GN)，源極連接至一接地源電壓(GND)，以及汲極連接至P型電晶體(MPo)的汲極，並且做為運算放大器300的輸出端(OUT)。
輔助輸出級330包括：第一輔助電路350與第二輔助電路360。其中，第一輔助電路350用來增強單增益緩衝器輸出端(OUT)信號上升緣的迴轉率，以及第二輔助電路360用來增強單增益緩衝器輸出端(OUT)信號下降緣的迴轉率。基本上，電路設計者可以根據實際的需求，在輔助輸出級330中設計其中一個輔助電路即可。舉例來說，假設單增益緩衝器僅需要增強上升緣的迴轉率，則輔助輸出級330中僅需設計第一輔助電路350即可；反之，假設單增益緩衝器僅需要增強下降緣的迴轉率，則輔助輸出級330中僅需設計第二輔助電路即可360。而以下係以輔 助輸出級330中同時設計第一輔助電路350與第二輔助電路360來進行說明。
第一輔助電路350中包括：第一電流感應電路 (current sensor)351、第一電流源(Ip1)、第一反相器(INV1)、第一開關單元353、與P型電晶體MPo2。第一電流感應電路351係接收第一控制信號(GP)，並據以產生第一感應電流(Idssp)由電源電壓(VDD)流向節點a；第一電流源(Ip1)連接於節點a與接地電壓(GND)之間；第一反相器(INV1)輸入端連接於節點a，輸出端連接至第一開關單元353的控制端，用以控制第一開關單元353；P型電晶體(MPo2)的汲極連接至輸出端(OUT)，閘極接收第一控制信號(GP)；第一開關單元353的第一端連接至電源電壓(VDD)，第二端連接至P型電晶體(MPo2)源極。
第二輔助電路360中包括：第二電流感應電路361、 第二電流源(In1)、第二反相器(INV2)、第二開關單元363、與N型電晶體(MNo2)。第二電流感應電路361接收第二控制信號(GN)，並據以產生第二感應電流(Idssn)由節點b流向接地電壓(GND)；第二電流源(In1)連接於電源電壓(VDD)與節點b之間；第二反相器(INV2)輸入端連接於節點b，輸出端連接至第二開關單元363的控制端，用以控制第二開關單元363；N型電晶體(MNo2)汲極連接至輸出端(OUT)，閘極接收第二控制信號(GN)；第二開關單元363的第一端連接至接地電壓(GND)，第二端連接至N型電晶體(MNo2)源極。
請參照第4A圖，其所繪示為本發明單增益緩衝器 的詳細電路示意圖；第4B圖，所繪示為本發明單增益緩衝器的輸入端(IN)信號、輸出端(OUT)信號、以及輸出級控制信號示意圖。其中，第4B圖中虛線的輸出信號(OUTx)、第一控制信號(GPx)、與第二控制信號(GNx)係為第2B圖中，習知單增益緩衝器的信號。這些信號是用來與本發明輸出端(OUT)信號、第一控制信號(GP)、與第二控制信號(GN)進行比對之用途。
如第4A圖所示，輔助輸出級330的第一輔助電路350中，第一電流感應電路351係利用P型電晶體(Mssp)來實現。P型電晶體(Mssp)源極接收電源電壓(VDD)，汲極連接至節點a，閘極接收第一控制信號(GP)並據以產生第一感應電流(Idssp)。第一開關單元353係利用P型電晶體(Mswp)來實現。P型電晶體(Mswp)的源極接收電源電壓(VDD)，汲極連接至P型電晶體MPo2源極，的閘極連接至第一反相器(INV1)輸出端。
再者，輔助輸出級330的第二輔助電路360中，第二電流感應電路361係利用N型電晶體(Mssn)來實現。N型電晶體(Mssn)的汲極連接至節點b，源極連接至接地電壓(GND)，以及閘極接收第二控制信號(GN)並據以產生第二感應電流(Idssn)。第二開關單元363係利用N型電晶體(Mswn)來實現。N型電晶體(Mswn)汲極連接至N型電晶體(MNo2)的源極，源極接收接地電壓(GND)，以及閘極連接至第二反相器(INV2)輸出端。
基本上，本發明運算放大器300中，主電路310以及主輸出級320的運作方式類似於第2A圖中的主電路22以及輸出級26。其詳細動作原理不再贅述。以下僅詳細介紹輔助輸出級330的動作原理。
根據本發明的實施例，當輸入端(IN)信號維持在低準位的穩態期間時，第一控制信號(GP)維持在第一穩態電壓，第二控制信號(GN)維持在第三穩態電壓。當輸入端(IN)信號維持在高準位的穩態期間時，第一控制信號(GP)維持在第二穩態電壓，第二控制信號(GN)維持在第四穩態電壓。其中，高準位為5V的電源電壓(VDD)，低準位為0V的接地電壓(GND)。
當第一控制信號(GP)維持在第一穩態電壓或者第二穩態電壓時，P型電晶體Mssp(第一電流感測器351)所產生的第一感應電流Idssp皆小於第一電流源(Ip1)供應之電流Ip1，使得節點a為接地電壓(GND)。換句話說，當第一控制信號(GP)維持在第一穩態電壓或者第二穩態電壓時，第一反相器(INV1)輸入端接 收接地電壓(GND)，且輸出端產生電源電壓(VDD)。因此，P型電晶體Mswp未開啟(turn off)，使得P型電晶體MPo2未連接至電源電壓(VDD)而未開啟。
當第二控制信號(GN)維持在第三穩態電壓或者第 四穩態電壓時，N型電晶體Mssn(第二電流感測器361)所產生的第二感應電流Idssn皆小於第二電流源(In1)供應之電流In1，使得節點b為電源電壓(VDD)。換句話說，當第二控制信號(GN)維持在第三穩態電壓或者第四穩態電壓時，第二反相器(INV1)輸入端接收電源電壓(VDD)，且輸出端產生接地電壓(GND)。因此，N型電晶體Mswn為不開啟(turn off)，使得N型電晶體MNo2未連接至接地電壓(GND)而未開啟。
當輸入端(IN)信號由低準位轉變為高準位的暫態期 間，第一控制信號(GP)由第一穩態電壓產生一電壓降(負脈衝)後，逐漸回復至第二穩態電壓。在此暫態期間，P型電晶體Mssp(第一電流感測器351)所產生的第一感應電流Idssp將大於第一電流源(Ip1)供應之電流Ip1，使得節點a為電源電壓(VDD)。因此，第一反相器(INV1)輸入端接收電源電壓(VDD)並產生接地電壓(GND)至P型電晶體Mswp，使得P型電晶體Mswp開啟(turn on)，讓P型電晶體MPo2連接至電源電壓(VDD)，並可根據第一控制信號(GP)來開啟(turn on)P型電晶體MPo2。
換言之，當輸入端(IN)信號由低準位轉變為高準位 的暫態期間，主輸出級320中的P型電晶體MPo1以及輔助輸出級330中的P型電晶體MPo2皆同時開啟，因此可以更快速地將輸出端(OUT)信號由低準位拉高(pull up)至高準位。
當輸入端(IN)信號由高準位轉變為低準位的暫態期 間，第二控制信號(GN)由第四穩態電壓產生一電壓升(正脈衝)後，逐漸回復至第三穩態電壓。在此暫態期間，N型電晶體Mssn(第二電流感測器361)所產生的第二感應電流Idssn將大於第二電流源(In1)供應之電流In1，使得節點b為接地電壓(GND)。因此，第 二反相器(INV2)輸入端接收接地電壓(GND)並產生電源電壓(VDD)至N型電晶體Mswn，使得N型電晶體Mswn開啟(turn on)，讓N型電晶體MNo2連接至接地電壓(GND)，並可根據第二控制信號(GN)來開啟(turn on)N型電晶體MNo2。
換言之，當輸入端(IN)信號由高準位轉變為低準位 的暫態期間，主輸出級320中的N型電晶體MNo1以及輔助輸出級330中的N型電晶體MNo2皆同時開啟，因此可以更快速地將輸出端(OUT)信號由高準位拉低(pull down)至低準位。
如第4B圖所示，輸入端(IN)信號由低準位轉變為高 準位的第一暫態期間為TLH ；輸入端(IN)信號維持在高準位的第一穩態期間為TH ；輸入端(IN)信號由高準位轉變為低準位的第二暫態期間為THL ；以及輸入端(IN)信號維持在低準位的第二穩態期間為TL 。同理，當輸入端(IN)信號持續在高低準位之間變化時，上述四個期間會依序地重複出現。再者，第一控制信號(GP)的第一穩態電壓約為4.76V，第二穩態電壓約為4.68V；第二控制信號(GN)的第三穩態電壓約為0.80V，第四穩態電壓約為0.76V。
於第一暫態期間(TLH )，輸入端(IN)信號由接地電壓 (GND)上升至電源電壓(VDD)。此時，第一控制信號(GP)由第一穩態電壓(4.76V)快速降至約3.90V。之後，第一控制信號(GP)逐漸回復至第二穩態電壓(4.68V)。同時，第二控制信號(GN)由第三穩態電壓(0.80V)降至第四穩態電壓(0.76V)。因此，於第一暫態期間(TLH )，主輸出級320中的P型電晶體(MPo1)與輔助輸出級330中的P型電晶體(MPo2)開啟，且輔助輸出級330中的N型電晶體(MNo2)未開啟，因此可將輸出端(OUT)信號由低準位拉高(pull up)至高準位。並且，本發明單增益緩衝器之輸出端(OUT)信號之上升緣迴轉率高於習知單增益緩衝器。
於第一穩態期間(TH )，輸入端(IN)信號與輸出端(OUT)信號維持在高準位，第一控制信號(GP)維持在第二穩態電壓(4.68V)，第二控制信號(GN)維持在第四穩態電壓(0.76V)。因 此，於第一穩態期間(TH )，輔助輸出級330中的P型電晶體(MPo2)與N型電晶體(Mno2)皆未開啟，因此可將輸出端(OUT)信號維持在高準位。
於第二暫態期間(THL )，輸入端(IN)信號由電源電壓 (VDD)下降至接地電壓(GND)。此時，第一控制信號(GP)由第二穩態電壓(4.68V)升至第一穩態電壓(4.76V)。同時，第二控制信號(GN)由第四穩態電壓(0.76V)快速上升至1.84V，之後回復至第三穩態電壓(0.80V)。因此，於第二暫態期間(THL )，主輸出級320中的N型電晶體(MNo1)與輔助輸出級330中的N型電晶體(MNo2)開啟，且輔助輸出級330中的P型電晶體(MPo2)未開啟，因此可將輸出端(OUT)信號由高準位拉低(pull down)至低準位。並且，本發明單增益緩衝器之輸出端(OUT)信號之下降緣迴轉率低於習知單增益緩衝器。
於第二穩態期間(TL )，輸入端(IN)信號與輸出端 (OUT)信號維持在低準位，第一控制信號(GP)維持在第一穩態電壓(4.76V)，第二控制信號(GN)維持在第三穩態電壓(0.80V)。因此，於第二穩態期間(TL )，輔助輸出級330中的P型電晶體(MPo2)與N型電晶體(Mno2)皆未開啟，因此可將輸出端(OUT)信號維持在低準位。
請參照第5A圖與第5B圖，其所繪示為反相器的實 施例。如第5A圖所示，反相器(INV)包括：一N型電晶體(MN1)與一第三電流源(In2)。第三電流源(In2)連接於電源電壓(VDD)以及節點c之間。再者，N型電晶體(MN1)閘極作為反相器(INV)輸入端，源極連接至接地電壓(GND)，汲極連接至節點c並做為反相器(INV)輸出端。因此，當輸入端之電壓為高準位時，N型電晶體(MN1)開啟(turn on)，並使得輸出端之電壓為低準位；反之，當輸入端之電壓為低準位時，N型電晶體(MN1)不開啟(turn off)，並使得輸出端之電壓為高準位。其中，高準位為電源電壓(VDD)，低準位為接地電壓(GND)。
另外，如第5B圖所示，反相器(INV)包括：一P型 電晶體(MP1)與一第四電流源(Ip2)。第四電流源(Ip2)連接於節點d與接地電壓(GND)之間。再者，P型電晶體(MP1)閘極作為反相器(INV)輸入端，源極連接至電源電壓(VDD)，汲極連接至節點d並做為反相器(INV)輸出端。因此，當輸入端之電壓為高準位時，P型電晶體(MP1)不開啟(turn off)，並使得輸出端之電壓為低準位；反之，當輸入端之電壓為低準位時，P型電晶體(MP1)開啟(turn on)，並使得輸出端之電壓為高準位。其中，高準位為電源電壓(VDD)，低準位為接地電壓(GND)。
由上述的說明可知，本發明的運算放大器中，設計 一主輸出級與一輔助輸出級。當輸入端(IN)信號由低準位上升至高準位的暫態期間，輔助輸出級中的P型電晶體(MPo2)開啟，用以提輸出端(OUT)信號上升緣的迴轉率。當輸入端(IN)信號由高準位下降至低準位的暫態期間，輔助輸出級中的N型電晶體(MNo2)開啟，用以提輸出端(OUT)信號下降緣的迴轉率。當輸入端(IN)信號維持在高準位或者低準位的穩態期間時，輔助輸出級中的N型電晶體(MNo2)與P型電晶體(MPo2)皆未開啟。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧運算放大器
310‧‧‧主電路
320‧‧‧主輸出級
330‧‧‧輔助輸出級
350‧‧‧第一輔助電路
351‧‧‧第一電流感應器
353‧‧‧第一開關單元
360‧‧‧第二輔助電路
361‧‧‧第二電流感應器
363‧‧‧第二開關單元

Claims (24)

  1. 一種單增益緩衝器，包括：一運算放大器，具有一正相輸入端作為該單增益緩衝器的輸入端，一輸出端作為該單增益緩衝器的輸出端，以及一反相輸入端連接至該單增益緩衝器的輸出端，其中該運算放大器包括：一主電路，根據該正相輸入端與該反相輸入端的信號用以產生一第一控制信號與一第二控制信號；一主輸出級，包括一第一P型電晶體，其具有一第一閘極接收該第一控制信號，一第一源極連接至一電源電壓，與一第一汲極連接至該運算放大器之該輸出端，以及一第一N型電晶體，其具有一第二閘極接收該第二控制信號，一第二源極連接至一接地源電壓，與一第二汲極連接至該運算放大器之該輸出端；以及一輔助輸出級，包括一第一電流感應電路用以接收該第一控制信號，進而產生一第一感應電流由該電源電壓流向一第一節點，一第一電流源連接於該第一節點與該接地電壓之間，一第一反相器輸入端連接於該第一節點，一第二P型電晶體，其具有一第三汲極連接至該運算放大器的該輸出端，與一第三閘極接收該第一控制信號，以及一第一開關單元，具有一第一端連接至電源電壓，一第二端連接至該第二P型電晶體的一第三源極，與一控制端連接至該第一反相器輸出端。
  2. 如申請專利範圍第1項所述之單增益緩衝器，其中該第一電流感應電路係為一第三P型電晶體，其具有一第四閘極接收該第一控制信號，一第四源極接收該電源電壓，與一第四汲極連接至該第一節點。
  3. 如申請專利範圍第1項所述之單增益緩衝器，其中該第一開關單元係為一第四P型電晶體，其具有一第五閘極連接至該第一反相器輸出端，一第五源極接收該電源電壓，與一第五汲極 連接至該第二P型電晶體的該第三源極。
  4. 如申請專利範圍第1項所述之單增益緩衝器，其中當該輸入端信號維持在一低準位時，該第一控制信號維持在一第一穩態電壓，以及當該輸入端的信號維持在一高準位時，該第一控制信號維持在一第二穩態電壓。
  5. 如申請專利範圍第4項所述之單增益緩衝器，其中當該輸入端信號由該低準位轉換至該高準位的一暫態期間，該第一控制信號產生一負脈波，由該第一穩態電壓產生一電壓降後，上升至該第二穩態電壓。
  6. 如申請專利範圍第5項所述之單增益緩衝器，其中當該輸入端信號由該高準位轉換至該低準位時，該第一控制信號由該第二穩態電壓上升至該第一穩態電壓。
  7. 如申請專利範圍第1項所述之單增益緩衝器，其中當該輸入端信號維持在一高準位或者一低準位時，該第一感應電流小於該第一電流源所供應的電流。
  8. 如申請專利範圍第1項所述之單增益緩衝器，其中當該輸入端信號由一低準位轉換至一高準位的一暫態期間，該第一感應電流大於該第一電流源的電流。
  9. 如申請專利範圍第1項所述之單增益緩衝器，其中該輔助輸出級，更包括一第二電流感應電路，用以接收該第二控制信號，進而產生一第二感應電流由一第二節點流向該接地電壓，一第二電流源連接於該電源電壓與該第二節點之間，一第二反相器，其輸入端連接於該第二節點，一第二N型電晶體，其具有一 第六汲極連接至該運算放大器的該輸出端，一第六閘極接收該第二控制信號，以及一第二開關單元，具有一第三端連接至該接地電壓，一第四端連接至該第二N型電晶體的一第六源極，與一控制端連接至該第二反相器的輸出端。
  10. 如申請專利範圍第9項所述之單增益緩衝器，其中該第二電流感應電路係為一第三N型電晶體，其具有一第七閘極接收該第二控制信號，一第七源極接收該接地電壓，與一第七汲極連接至該第二節點。
  11. 如申請專利範圍第9項所述之單增益緩衝器，其中該第二開關單元係為一第四N型電晶體，其具有一第八閘極連接至該第二反相器輸出端，一第八源極接收該接地電壓，與一第八汲極連接至該第二N型電晶體的該第六源極。
  12. 如申請專利範圍第9項所述之單增益緩衝器，其中當該輸入端信號維持在一低準位時，該第二控制信號維持在一第三穩態電壓，以及當該輸入端的信號維持在一高準位時，該第二控制信號維持在一第四穩態電壓。
  13. 如申請專利範圍第12項所述之單增益緩衝器，其中當該輸入端信號由該高準位轉換至該低準位的一暫態期間，該第二控制信號產生一正脈波，由該第四穩態電壓產生一電壓升後，下降至該第三穩態電壓。
  14. 如申請專利範圍第13項所述之單增益緩衝器，其中當該輸入端信號由該低準位轉換至該高準位時，該第二控制信號由該第三穩態電壓下降至該第四穩態電壓。
  15. 如申請專利範圍第9項所述之單增益緩衝器，其中當該輸入端信號維持在一高準位或者一低準位時，該第二感應電流小於該第二電流源的電流。
  16. 如申請專利範圍第9項所述之單增益緩衝器，其中當該輸入端信號由一高準位轉換至一低準位的一暫態期間，該第二感應電流大於該第二電流源所供應的電流。
  17. 一種單增益緩衝器，包括：一運算放大器，具有一正相輸入端作為該單增益緩衝器的輸入端，一輸出端作為該單增益緩衝器的輸出端，以及一反相輸入端連接至該單增益緩衝器的輸出端，其中該運算放大器更包括：一主電路，根據該正相輸入端與該反相輸入端的信號關係產生一第一控制信號與一第二控制信號；一主輸出級，包括一第一P型電晶體，其具一第一閘極接收該第一控制信號，一第一源極連接至一電源電壓，與一第一汲極連接至該運算放大器之該輸出端，以及一第一N型電晶體，其具有一第二閘極接收該第二控制信號，一第二源極連接至一接地源電壓，與一第二汲極連接至該運算放大器之該輸出端；以及一輔助輸出級，包括一第一電流感應電路，用以接收該第二控制信號，進而產生一第一感應電流由一第一節點流向該接地電壓，一第一電流源連接於該電源電壓與該第一節點之間，一第一反相器，其輸入端連接於該第一節點，一第二N型電晶體，其具有一第三汲極連接至該運算放大器的該輸出端，一第三閘極接收該第二控制信號，一第一開關單元，具有一第一端連接至該接地電壓，一第二端連接至該第二N型電晶體的一第三源極，與一控制端連接至該第一反相器的輸出端。
  18. 如申請專利範圍第17項所述之單增益緩衝器，其中該 第一電流感應電路係為一第三N型電晶體，其具有一第四閘極接收該第二控制信號，一第四源極接收該接地電壓，與一第四汲極連接至該第二節點。
  19. 如申請專利範圍第17項所述之單增益緩衝器，其中該第一開關單元係為一第四N型電晶體，其具有一第五閘極連接至該第一反相器輸出端，一第五源極接收該接地電壓，與一第五汲極連接至該第二N型電晶體的該第三源極。
  20. 如申請專利範圍第17項所述之單增益緩衝器，其中當該輸入端信號維持在一低準位時，該第一控制信號維持在一第一穩態電壓，以及當該輸入端的信號維持在一高準位時，該第一控制信號維持在一第二穩態電壓。
  21. 如申請專利範圍第20項所述之單增益緩衝器，其中當該輸入端信號由該高準位轉換至該低準位的一暫態期間，該第一控制信號產生一正脈波，由該第二穩態電壓產生一電壓升後，下降至該第一穩態電壓。
  22. 如申請專利範圍第21項所述之單增益緩衝器，其中當該輸入端信號由該低準位轉換至該高準位時，該第一控制信號由該第一穩態電壓下降至該第二穩態電壓。
  23. 如申請專利範圍第17項所述之單增益緩衝器，其中當該輸入端信號維持在一高準位或者一低準位時，該第一感應電流小於該第一電流源所供應的電流。
  24. 如申請專利範圍第17項所述之單增益緩衝器，其中當該輸入端信號由一高準位轉換至一低準位的一暫態期間，該第一 感應電流大於該第一電流源的電流。
TW102149023A 2013-12-30 2013-12-30 單增益緩衝器 TWI509984B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102149023A TWI509984B (zh) 2013-12-30 2013-12-30 單增益緩衝器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102149023A TWI509984B (zh) 2013-12-30 2013-12-30 單增益緩衝器

Publications (2)

Publication Number Publication Date
TW201526529A TW201526529A (zh) 2015-07-01
TWI509984B true TWI509984B (zh) 2015-11-21

Family

ID=54197864

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102149023A TWI509984B (zh) 2013-12-30 2013-12-30 單增益緩衝器

Country Status (1)

Country Link
TW (1) TWI509984B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300257B1 (en) * 2014-10-02 2016-03-29 Analog Devices Global High gain, high slew rate amplifier
US10620299B2 (en) * 2017-03-21 2020-04-14 Linear Technology Corporation Unity gain buffer with two states
CN113708728B (zh) * 2021-10-21 2022-02-11 常州欣盛半导体技术股份有限公司 自动降低稳态电流的通道运算放大器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024139A1 (en) * 2003-06-09 2005-02-03 Stmicroelectronics S.R.L. Multi-channel power amplifier self-configuring to a bridge or single-ended output, particularly for audio applications
US20080024213A1 (en) * 2006-07-14 2008-01-31 Anthony James Magrath Amplifier circuits, methods of starting and stopping amplifier circuits
TW201030723A (en) * 2009-02-05 2010-08-16 Himax Tech Ltd Output buffer and source driver using the same
US20130038391A1 (en) * 2011-08-08 2013-02-14 Stefan Roman HLIBOWICKI Method and apparatus for reducing distortion in class d amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024139A1 (en) * 2003-06-09 2005-02-03 Stmicroelectronics S.R.L. Multi-channel power amplifier self-configuring to a bridge or single-ended output, particularly for audio applications
US20080024213A1 (en) * 2006-07-14 2008-01-31 Anthony James Magrath Amplifier circuits, methods of starting and stopping amplifier circuits
TW201030723A (en) * 2009-02-05 2010-08-16 Himax Tech Ltd Output buffer and source driver using the same
US20130038391A1 (en) * 2011-08-08 2013-02-14 Stefan Roman HLIBOWICKI Method and apparatus for reducing distortion in class d amplifier

Also Published As

Publication number Publication date
TW201526529A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
TWI577133B (zh) 輸出／輸入電路
JP2007142788A (ja) 電圧駆動型スイッチング回路
CN104142702B (zh) 输出电路以及电压信号输出方法
JP2009021841A (ja) チャージポンプ駆動回路、及びそれを用いた半導体装置
JP2012065235A (ja) 電圧出力回路
JP5038710B2 (ja) レベル変換回路
TWI509984B (zh) 單增益緩衝器
CN105915207A (zh) 一种电平移位电路
TW201530521A (zh) 移位暫存器及其控制方法
TWI442678B (zh) A system and method for driving a bipolar junction transistor by adjusting a base current
JP2010136001A (ja) 発振器
TWI692204B (zh) 轉壓器
TWI484752B (zh) 具增強迴轉率的單增益緩衝器
JP4724575B2 (ja) レベル変換回路
TWI722086B (zh) 搭配一遠端電路使用之設備及用於提供一輸出時脈之方法
CN110635795B (zh) 适用于中高压工作的高电源电压选择电路及其实现方法
WO2012132439A1 (ja) 制御信号生成回路、チャージポンプ駆動回路、クロックドライバ、チャージポンプの駆動方法
JP2007116416A (ja) 信号伝送回路
US10979052B2 (en) Level shifter circuit generating bipolar clock signals
TWI692927B (zh) 電力電路以及驅動電路
TW201743561A (zh) 轉壓器
TWI470398B (zh) 驅動電路及其中之電流控制電路
TWI436561B (zh) 高效能驅動電路
JP2006108778A (ja) 出力回路
TWI566528B (zh) 軌對軌比較電路與其方法