CN104752384B - 半导体封装结构及其制作方法 - Google Patents
半导体封装结构及其制作方法 Download PDFInfo
- Publication number
- CN104752384B CN104752384B CN201510197431.6A CN201510197431A CN104752384B CN 104752384 B CN104752384 B CN 104752384B CN 201510197431 A CN201510197431 A CN 201510197431A CN 104752384 B CN104752384 B CN 104752384B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- conductive welding
- welding pad
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体封装结构及其制作方法,该封装结构包括基底,至少一导电焊垫、元件区、第一孔洞、第二孔洞、介质层、绝缘层、金属布线层及保护层。该封装结构在导电焊垫上方的第一孔洞底部设置第二孔洞,将导电焊垫打穿,形成了通孔结构;且在第二孔洞的侧壁及金属布线层外设置有金属层,形成了包覆导电焊垫与金属布线层的包覆结构。通孔结构可以使导电焊垫上的应力得到释放,使导电焊垫与金属布线层和介质层的交点的尖角位置处的应力不至于过大,进而避免导致导电焊垫损坏或者电性失效的问题;包覆结构可以防止导电焊垫被外界腐蚀而影响良率及可靠性。
Description
技术领域
本发明涉及半导体封装技术领域,尤其涉及一种半导体封装结构及其制作方法。
背景技术
如图1所示,现有技术的一种半导体封装结构由基底1与一衬底9组成,基底具有功能面100a和与其相对的非功能面100b,基底1的功能面具有若干元件区、介质层以及位于介质层内且位于元件区周边的若干导电焊垫,导电焊垫通过内部金属布线连接元件区;基底1的非功能面100b上设置有若干孔洞2,非功能面及孔洞内依次铺设有绝缘层3、金属布线层4、保护层7。且金属布线层在孔洞底部与导电焊垫101接触,将元件区电性引至基底的非功能面;由于应力通常出现在尖角处,所以在上述封装结构中,孔洞底部的导电焊垫与金属布线层和介质层的交点处为应力最大点8,该交点处的应力如果过大,就可能导致导电焊垫损坏或者与金属布线断裂导致电性连接失效,进而影响封装结构的可靠性。上述结构中的衬底作为保护与支撑层存在,且作为支撑层的衬底9用于缓冲应力最大点8处的应力,但是,如过将衬底去掉,应力最大点的应力将得不到有效缓冲,就容易导致导电焊垫损坏或者与金属布线电性连接失效,进而影响封装结构的可靠性。
因此,要做到封装结构中没有支撑衬底,则需要找到一种新的封装结构及其制作方法。
发明内容
为了解决上述技术问题,本发明提出一种半导体封装结构及其制作方法,该封装结构在没有衬底缓冲应力的情况下,能够有效释放导电焊垫与金属布线层和介质层的交点处的接触应力,解决应力导致导电焊垫损坏或者与金属布线层电性连接失效的问题。
本发明的技术方案是这样实现的:
一种半导体封装结构,包括:基底,所述基底具有功能面及与其相对的非功能面,所述功能面具有至少一元件区及所述元件区周边的若干导电焊垫,所述导电焊垫通过内部金属布线连接所述元件区;所述非功能面上形成有对应所述导电焊垫的第一孔洞,所述第一孔洞自所述基底的非功能面向功能面延伸,且其底部暴露所述导电焊垫,所述第一孔洞的底部形成有穿透所述导电焊垫中部的第二孔洞,所述第一孔洞内依次铺设有绝缘层、金属布线层和防护层,所述金属布线层一端延伸至所述导电焊垫的上表面,另一端延伸至所述基底的非功能面上,所述防护层一端延伸至所述第二孔洞底部,覆盖住所述导电焊垫的侧壁,另一端延伸至所述基底的非功能面上。
作为本发明的进一步改进,所述防护层主要由一层保护层和一层金属层组成,所述金属层位于所述金属布线层与所述保护层之间,所述金属层和所述保护层均一端延伸至所述第二孔洞底部,覆盖住所述导电焊垫的侧壁,另一端延伸至所述基底的非功能面上。
作为本发明的进一步改进,所述防护层主要由一层保护层和一层金属层组成,所述金属层一端延伸至所述第二孔洞底部,覆盖住所述导电焊垫的侧壁,另一端延伸至所述基底的非功能面上;所述保护层覆盖于所述基底的非功能面上的金属层及所述第一孔洞的开口上。
作为本发明的进一步改进,所述保护层上形成有作为金属布线层与外部件连接窗口的焊球。
作为本发明的进一步改进,所述金属布线层的材料为钛或铜或钛铜合金。
作为本发明的进一步改进,所述金属层的材料为镍或金或镍金合金。
作为本发明的进一步改进,所述金属布线层的厚度大于所述金属层的厚度。
一种半导体封装结构的制作方法,包括如下步骤:
a.提供一基底,所述基底具有功能面及与其相对的非功能面,所述功能面具有至少一元件区及所述元件区周边的若干导电焊垫,所述元件区与所述导电焊垫之间通过内部电路进行连接;
b.在基底的非功能面上形成对应导电焊垫的第一孔洞,所述第一孔洞自所述基底的非功能面向功能面延伸,其底部暴露所述导电焊垫;
c.在基底的非功能面及第一孔洞内沉积一层绝缘层;
d.移除所述导电焊垫上方的绝缘层,暴露所述导电焊垫的上表面;
e.于所述绝缘层及所述导电焊垫上顺应性地沉积一层金属布线层;所述金属布线层一端延伸至所述导电焊垫的上表面,另一端延伸至所述基底的非功能面上;
f.在第一孔洞的底部形成穿透所述导电焊垫中部的第二孔洞,第二孔洞暴露所述导电焊垫的侧壁;
g.于金属布线层上及第二孔洞内沉积一层金属层,所述金属层一端延伸至所述第二孔洞底部,覆盖住所述导电焊垫的侧壁,另一端延伸至所述基底的非功能面上;
h.于金属层上形成一层保护层,所述保护层覆盖于所述金属层上,或者所述保护层覆盖于所述基底的非功能面上的金属层及所述第一孔洞的开口上。
作为本发明的进一步改进,所述金属层的形成方法为化学镀或电镀。
作为本发明的进一步改进,步骤f中,形成第二孔洞的方法为:于金属布线层上形成一具有图案化的光阻层,以该光阻层为遮挡层,刻蚀形成第二孔洞,然后移除光阻层,或者通过激光打孔方法形成。
本发明的有益效果是:本发明提供一种半导体封装结构及其制作方法,该封装结构在导电焊垫正上方的第一孔洞底部设置第二孔洞,将导电焊垫打穿,形成了通孔结构;且在第二孔洞的侧壁及金属布线层外设置有金属层,形成了包覆导电焊垫与金属布线层的包覆结构。通孔结构可以使导电焊垫上的应力得到释放,使导电焊垫与金属布线层和介质层的交点处的接触应力不至于过大,进而避免导致导电焊垫损坏或者电性失效的问题;包覆结构可以防止导电焊垫被外界腐蚀而影响良率及可靠性。
附图说明
图1为现有技术一种半导体封装结构的示意图;
图2为本发明实施例1半导体封装结构的示意图;
图3为图2中AA’向剖面结构示意图;
图4为本发明实施例2半导体封装结构的示意图;
图5本发明实施例1步骤b后的封装结构示意图;
图6本发明实施例1步骤c后的封装结构示意图;
图7本发明实施例1步骤d后的封装结构示意图;
图8本发明实施例1步骤e后的封装结构示意图;
图9本发明实施例1步骤f后的封装结构示意图;
图10本发明实施例1步骤g后的封装结构示意图;
图11本发明实施例1半导体封装结构的制作流程图。
结合附图,作以下说明:
1-基底 100a-功能面
100b-非功能面 101-导电焊垫
102-元件区 103-介质层
2-第一孔洞 3-绝缘层
4-金属布线层 5-第二孔洞
6-金属层 7-保护层
8-应力最大点 9-衬底
具体实施方式
为了能够更清楚地理解本发明的技术内容,特举以下实施例详细说明,其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。本发明实施例的半导体封装结构可以用于TSV(Through Silicon Via)结构的影像传感器。但其应用并不限于此。
如图2、图3所示,一种半导体封装结构,包括:基底1,所述基底具有功能面100a及与其相对的非功能面100b,所述功能面具有至少一元件区102、介质层103及位于介质层内并位于所述元件区周边的若干导电焊垫101,所述导电焊垫通过内部金属布线连接对应的元件区;所述非功能面上形成有对应所述导电焊垫的第一孔洞2,所述第一孔洞自所述基底的非功能面向功能面延伸,且其底部暴露所述导电焊垫,所述第一孔洞的底部形成有穿透所述导电焊垫中部的第二孔洞5,所述第一孔洞内依次铺设有绝缘层3、金属布线层4和防护层,所述金属布线层一端延伸至所述导电焊垫的上表面,另一端延伸至所述基底的非功能面上,所述防护层主要由一层保护层7和一层金属层6组成,所述金属层位于所述金属布线层与所述保护层之间,所述金属层和所述保护层均一端延伸至所述第二孔洞底部,覆盖住所述导电焊垫的侧壁,另一端延伸至所述基底的非功能面上。
上述结构中,元件区可为(但不限于)影像感测元件,如感测元件。基底1可以为一硅晶圆,方便进行晶圆级芯片尺寸封装,但不限于此。金属层的厚度与金属布线层的厚度可以根据实际需要选定,为了节省金属层材料,优选的,金属层的厚度的小于金属布线层的厚度。
优选的,所述保护层上形成有作为金属布线层与外部件连接窗口的焊球。
可选的,金属布线层的材料为钛或铜或钛铜合金。
可选的,所述金属层的材料为镍或金或镍金合金。
作为本发明的半导体封装结构一种优选实施例,其制作方法,如下步骤:
a.提供一基底1,所述基底具有功能面100a及与其相对的非功能面100b,所述功能面具有至少一元件区102、介质层103及位于介质层内并位于所述元件区周边的若干导电焊垫101,所述元件区与所述导电焊垫之间通过内部电路进行连接;在步骤a之后还包括将基底与一临时衬底键合的步骤,目的是为第二孔洞的形成做准备工作。
b.参见图5,在基底的非功能面上形成对应导电焊垫的第一孔洞2,所述第一孔洞自所述基底的非功能面向功能面延伸,其底部暴露所述导电焊垫;具体形成方法是先在基底的非功能面上涂覆一层光刻胶,作为掩膜层,然后经过曝光、显影工艺将所要形成的第一孔洞的位置显露出来,接着通过干法刻蚀或者湿法刻蚀的方法形成第一孔洞。第一孔洞形成后,再将光刻胶移除。
c.参见图6,在基底的非功能面及第一孔洞内沉积一层绝缘层3;可选的,铺设的绝缘层的材料可以为高分子材料,如环氧树脂等,相对应的,形成方法为旋转涂布或者喷涂;铺设的绝缘层的材料还可以为无机材料,如二氧化硅、氮化硅等。通过化学气相沉积(CVD)或化学增强物理气相沉积法(PECVD)形成。
d.参见图7,移除所述导电焊垫上方的绝缘层,暴露所述导电焊垫的上表面;若步骤c中绝缘层材料为高分子材料,可以先将第一孔洞底部的绝缘层移除,然后直接以绝缘层材料为掩膜对介质层103进行干法刻蚀,将导电焊垫的上表面暴露;若绝缘层材料为无机材料,则需要先进行光刻工艺,将第一孔洞底部暴露,接着以光刻胶作为掩膜层,采用干法刻蚀对绝缘层及介质层同时刻蚀,导电焊垫的上表面得以暴露。
e.参见图8,于所述绝缘层及所述导电焊垫上顺应性地沉积一层金属布线层4;所述金属布线层一端延伸至所述导电焊垫的上表面,另一端延伸至所述基底的非功能面上;具体实施时,可以通过溅射方法形成,金属布线层的材料可以为钛、铜及钛铜合金。
f.参见图9,在第一孔洞的底部形成穿透所述导电焊垫中部的第二孔洞5,第二孔洞暴露所述导电焊垫的侧壁;第二孔洞的具体形成方法与第一孔洞的形成方法类似,需要先进行光刻工艺,将第二孔洞的位置暴露,然后形成第二孔洞,最后将掩膜层去掉。优选的,形成第二孔洞的方法为:于金属布线层上形成一具有图案化的光阻层,以该光阻层为遮挡层,刻蚀形成第二孔洞,并移除光阻层。也可以通过激光打孔方法形成。形成后的通孔结构具有释放应力的作用,可以将应力最大点的应力进行分散,不至于导致导电焊垫发生断裂。
g.参见图10,于金属布线层上及第二孔洞内沉积一层金属层6,所述金属层一端延伸至所述第二孔洞底部,覆盖住所述导电焊垫的侧壁,另一端延伸至所述基底的非功能面上。沉积金属层的方法可以通过化学镀或者电镀的方法形成。形成后,导电焊垫与金属布线层被包裹于金属层内,形成包覆结构,可以防止导电焊垫被外界腐蚀。
h.参见图2,于金属层上形成一层保护层7,所述保护层覆盖于所述金属层上。
综上,参见图11,本发明实施例1的半导体封装结构的制作方法流程如下。首先,在步骤S1中,提供一基底1,其功能面100a上形成有介质层103,导电焊垫101及元件区102,且导电焊垫通过内部金属布线连接元件区。在步骤S1之后还包括将基底与一临时衬底键合的步骤,目的是为第二孔洞的形成做准备工作。接着,在步骤S2中,沿基底的非功能面100b向功能面100a延伸形成至少一第一孔洞2。然后步骤S3,在基底的非功能面100b上及形成的第一孔洞2内铺设一层绝缘层。接着,将导电焊垫上方的绝缘层及介质层移除,暴露导电焊垫的上表面。之后,于绝缘层及导电焊垫的上表面上设置金属布线层。紧接着,在第一孔洞底部形成至少一第二孔洞,将导电焊垫的侧壁暴露。之后,于金属布线层及第二孔洞内沉积一层金属层。最后,形成一保护层。
实施例2
本实施例2包含实施例1的全部技术特征,其区别在于,步骤h中,参见图4,于金属层上形成一层保护层7,所述保护层覆盖于所述基底的非功能面上的金属层及所述第一孔洞的开口上。该结构的形成通常在第一孔洞比较小的情况下,保护层在形成过程中,会形成如图4所示结构。
综上,本发明通过在导电焊垫正上方的第一孔洞底部设置第二孔洞,将导电焊垫打穿,形成了通孔结构;且在第二孔洞的侧壁及金属布线层外设置有金属层,形成了包覆导电焊垫与金属布线层的包覆结构。通孔结构可以使导电焊垫上的应力得到释放,使导电焊垫与金属布线层和介质层的交点处的接触应力不至于过大,进而避免导致导电焊垫损坏或者电性失效的问题;包覆结构可以防止导电焊垫被外界腐蚀而影响良率及可靠性。
以上实施例是参照附图,对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更,但不背离本发明的实质的情况下,都落在本发明的保护范围之内。
Claims (8)
1.一种半导体封装结构,包括:基底(1),所述基底具有功能面(100a)及与其相对的非功能面(100b),所述功能面具有至少一元件区(102)及所述元件区周边的若干导电焊垫(101),所述导电焊垫通过内部金属布线连接所述元件区;其特征在于:所述非功能面上形成有对应所述导电焊垫的第一孔洞(2),所述第一孔洞自所述基底的非功能面向功能面延伸,且其底部暴露所述导电焊垫,所述第一孔洞的底部形成有穿透所述导电焊垫中部的第二孔洞(5),所述第一孔洞内依次铺设有绝缘层(3)、金属布线层(4)和防护层,所述金属布线层一端延伸至所述导电焊垫的上表面,另一端延伸至所述基底的非功能面上,所述防护层一端延伸至所述第二孔洞底部,覆盖住所述导电焊垫的侧壁,另一端延伸至所述基底的非功能面上;所述防护层主要由一层保护层(7)和一层金属层(6)组成,所述金属层位于所述金属布线层与所述保护层之间,所述金属层和所述保护层均一端延伸至所述第二孔洞底部,覆盖住所述导电焊垫的侧壁,另一端延伸至所述基底的非功能面上;或者所述防护层主要由一层保护层(7)和一层金属层(6)组成,所述金属层一端延伸至所述第二孔洞底部,覆盖住所述导电焊垫的侧壁,另一端延伸至所述基底的非功能面上;所述保护层覆盖于所述基底的非功能面上的金属层及所述第一孔洞的开口上。
2.根据权利要求1所述的半导体封装结构,其特征在于:所述保护层上形成有作为金属布线层与外部件连接窗口的焊球。
3.根据权利要求1所述的半导体封装结构,其特征在于:所述金属布线层的材料为钛或铜或钛铜合金。
4.根据权利要求1所述的半导体封装结构,其特征在于:所述金属层的材料为镍或金或镍金合金。
5.根据权利要求1所述的半导体封装结构,其特征在于:所述金属布线层的厚度大于所述金属层的厚度。
6.一种半导体封装结构的制作方法,其特征在于,包括如下步骤:
a.提供一基底(1),所述基底具有功能面(100a)及与其相对的非功能面(100b),所述功能面具有至少一元件区(102)及所述元件区周边的若干导电焊垫(101),所述元件区与所述导电焊垫之间通过内部电路进行连接;
b.在基底的非功能面上形成对应导电焊垫的第一孔洞(2),所述第一孔洞自所述基底的非功能面向功能面延伸,其底部暴露所述导电焊垫;
c.在基底的非功能面及第一孔洞内沉积一层绝缘层(3);
d.移除所述导电焊垫上方的绝缘层,暴露所述导电焊垫的上表面;
e.于所述绝缘层及所述导电焊垫上顺应性地沉积一层金属布线层(4);所述金属布线层一端延伸至所述导电焊垫的上表面,另一端延伸至所述基底的非功能面上;
f.在第一孔洞的底部形成穿透所述导电焊垫中部的第二孔洞(5),第二孔洞暴露所述导电焊垫的侧壁;
g.于金属布线层上及第二孔洞内沉积一层金属层(6),所述金属层一端延伸至所述第二孔洞底部,覆盖住所述导电焊垫的侧壁,另一端延伸至所述基底的非功能面上;
h.于金属层上形成一层保护层(7),所述保护层覆盖于所述金属层上,或者所述保护层覆盖于所述基底的非功能面上的金属层及所述第一孔洞的开口上。
7.根据权利要求6所述的半导体封装结构的制作方法,其特征在于,所述金属层的形成方法为化学镀或电镀。
8.根据权利要求6所述的半导体封装结构的制作方法,其特征在于,步骤f中,形成第二孔洞的方法为:于金属布线层上形成一具有图案化的光阻层,以该光阻层为遮挡层,刻蚀形成第二孔洞,然后移除光阻层,或者通过激光打孔方法形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510197431.6A CN104752384B (zh) | 2015-04-23 | 2015-04-23 | 半导体封装结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510197431.6A CN104752384B (zh) | 2015-04-23 | 2015-04-23 | 半导体封装结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104752384A CN104752384A (zh) | 2015-07-01 |
CN104752384B true CN104752384B (zh) | 2018-06-22 |
Family
ID=53591845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510197431.6A Active CN104752384B (zh) | 2015-04-23 | 2015-04-23 | 半导体封装结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104752384B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9935047B2 (en) * | 2015-10-16 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structures and methods forming the same |
US10211137B2 (en) | 2017-06-08 | 2019-02-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
CN109192706B (zh) * | 2018-09-07 | 2024-04-12 | 苏州晶方半导体科技股份有限公司 | 一种芯片封装结构及芯片封装方法 |
EP3671823A1 (en) | 2018-12-21 | 2020-06-24 | ams AG | Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104393009A (zh) * | 2014-11-23 | 2015-03-04 | 北京工业大学 | 包含硅通孔的高可靠性影像传感器封装 |
CN204760378U (zh) * | 2015-04-23 | 2015-11-11 | 华天科技(昆山)电子有限公司 | 半导体封装结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080284041A1 (en) * | 2007-05-18 | 2008-11-20 | Samsung Electronics Co., Ltd. | Semiconductor package with through silicon via and related method of fabrication |
-
2015
- 2015-04-23 CN CN201510197431.6A patent/CN104752384B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104393009A (zh) * | 2014-11-23 | 2015-03-04 | 北京工业大学 | 包含硅通孔的高可靠性影像传感器封装 |
CN204760378U (zh) * | 2015-04-23 | 2015-11-11 | 华天科技(昆山)电子有限公司 | 半导体封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN104752384A (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4775007B2 (ja) | 半導体装置及びその製造方法 | |
TWI449139B (zh) | 積體電路結構 | |
KR100643065B1 (ko) | 솔더링 가능한 패드 및 와이어 본딩 가능한 패드를 구비하는 금속 재배치 층 | |
JP5330863B2 (ja) | 半導体装置の製造方法 | |
JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
US20030102551A1 (en) | Semiconductor device and method for manufacturing | |
KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN104752384B (zh) | 半导体封装结构及其制作方法 | |
TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
WO2015010638A1 (zh) | 晶片封装体 | |
CN105097744A (zh) | 晶片封装体及其制造方法 | |
CN110310918A (zh) | 用于形成封装的光电传感器阵列的方法和光电传感器集成电路 | |
TW202008539A (zh) | 構裝結構、其接合方法及用於其的線路板 | |
JP5433228B2 (ja) | 半導体装置の製造方法 | |
JP4248355B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN204760378U (zh) | 半导体封装结构 | |
JP5460069B2 (ja) | 半導体基板と半導体パッケージおよび半導体基板の製造方法 | |
JP2006318989A (ja) | 半導体装置 | |
US6459154B2 (en) | Bonding pad structure of a semiconductor device and method of fabricating the same | |
JP2007281289A (ja) | 電子部品及びその製造方法 | |
KR20070095480A (ko) | 웨이퍼 레벨의 반도체 칩 패키지의 제조방법 | |
JP2007335642A (ja) | パッケージ基板 | |
KR101046383B1 (ko) | 반도체 패키지 | |
KR100420179B1 (ko) | 패드 필링이 방지된 반도체 장치의 제조 방법 | |
JP2003282574A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |