CN104752209B - 一种提高薄膜晶体管特性的方法 - Google Patents
一种提高薄膜晶体管特性的方法 Download PDFInfo
- Publication number
- CN104752209B CN104752209B CN201310744816.0A CN201310744816A CN104752209B CN 104752209 B CN104752209 B CN 104752209B CN 201310744816 A CN201310744816 A CN 201310744816A CN 104752209 B CN104752209 B CN 104752209B
- Authority
- CN
- China
- Prior art keywords
- protection film
- film layer
- metal
- tft
- crystal boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 9
- 239000007943 implant Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000007792 gaseous phase Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明揭示了一种提高薄膜晶体管特性的方法，包括如下步骤：在岛状半导体层上形成金属层以及沉积在所述金属层上的保护膜层；对沉积完的所述保护膜层进行退火处理，形成贯穿所述保护膜层的通道；沿着所述通道将喷发处的金属刻蚀掉，以形成针孔；采用离子注入进行重掺杂注入；去除所述保护膜层以及金属层，得到处理完毕之后的岛状半导体层。本发明的有益效果是：利用金属在退火处理时会发生尖楔等现象，形成离子注入的针孔，可以定点完成多晶硅的晶界凸起处的离子注入，降低晶界与多晶体体内的势垒差，从而提高多晶硅薄膜晶体管的迁移率、降低多晶硅薄膜晶体管的阈值电压。
Description
技术领域
本发明涉及一种有源矩阵有机发光显示器(AMOLED)阵列基板制造方法，尤其涉及一种提高薄膜晶体管电学特性的方法。
背景技术
有源矩阵有机发光二极体面板(Active Matrix/Organic Light EmittingDiode，AMOLED)是目前平板显示技术中受到关注最多的技术之一。相比传统的液晶面板，其具有反应速度较快、对比度更高、视角较广等特点。
在AMOLED平板显示技术中多采用多晶硅薄膜晶体管，相较于传统的非晶硅(a-Si)薄膜晶体管，多晶硅薄膜晶体管具有功率小、迁移率大的优势。早期的薄膜晶体管工艺制程温度大于1000℃，在平板显示领域，由于基板材质以及大尺寸等选择的限制，必须采用低温制程，随着激光退火等技术的发展，使得多晶硅的制备温度降至600℃以下，这种用于制备多晶硅薄膜晶体管的技术称为低温多晶硅技术(Low Temperature Poly-silicon，LTPS)。
LTPS中的核心技术为将非晶硅转变为多晶硅的结晶化方法。这些方法分为非激光结晶法和激光退火法。在非激光结晶中，最简单的为固相结晶(SPC)，其需要在600℃退火10hr以上，这不适合于大尺寸基板以及量产技术的开发。在激光退火技术中，准分子激光退火技术(ELA)应用最为广泛，因为该技术结晶度高、迁移率高。目前已在量产技术中得到广泛应用。
ELA技术使使用准分子激光实现非晶硅到多晶硅的转变，由于熔融态Si的密度(2.57g·cm-3)大于固态Si的密度(2.33g·cm-3)，因此在晶界尤其是多个晶粒交界的边缘，产生凸起现象。凸起包括晶界位置存在大量的缺陷，导致多晶硅薄膜晶体管迁移率偏低、阈值电压偏大。
现有技术中多寄望于高性能的ELA结晶系统以及增加工艺步骤使用刻蚀方法去除多晶硅，但由于p-Si凸起来源于Si的固有特性，而产用刻蚀方法带来的损伤会使特性下降。经研究发现，适合的降低晶界位置缺陷的方法才可以增加薄膜晶体管迁移率、降低阈值电压。
发明内容
本发明的目的在于提供一种提高薄膜晶体管特性的方法，以增加薄膜晶体管迁移率、降低阈值电压。
为实现上述目的，本发明采用如下技术方案：一种提高薄膜晶体管特性的方法，所述薄膜晶体管形成有岛状半导体层，所述岛状半导体层形成有晶界凸起；所述提高薄膜晶体管特性的方法包括如下步骤：
S1：在所述岛状半导体层上形成金属层以及沉积在所述金属层上的保护膜层；
S2：对沉积完的所述保护膜层进行退火处理，其中所述金属层中的金属会沿着晶界凸起喷发而出，形成贯穿所述保护膜层的通道；
S3：沿着所述通道将喷发处的金属刻蚀掉，以形成针孔，所述晶界凸起裸露在所述针孔中；
S4：采用离子注入进行重掺杂注入，在注入时，离子注入覆盖了所述保护膜层以及裸露的金属层；
S5：去除所述保护膜层以及金属层，得到处理完毕之后的岛状半导体层。
作为本发明进一步改进的技术方案，步骤S1中，所述金属层是使用物理气相沉积的方法而形成的；所述保护膜层是采用化学气相沉积的方法而形成的。
作为本发明进一步改进的技术方案，步骤S1中，所述金属层为Ag或者Al。
作为本发明进一步改进的技术方案，步骤S2中，所述金属层中的金属会沿着晶界凸起向上喷发而出，并且所述通道不断扩大其在所述保护膜层中宽度。
作为本发明进一步改进的技术方案，步骤S3中，喷发处的所述金属是采用湿刻方法刻蚀掉。
作为本发明进一步改进的技术方案，步骤S4中，离子注入至少能够到达所述晶界凸起处。
作为本发明进一步改进的技术方案，步骤S5中，所述保护膜层以及金属层是采用刻蚀的方法去除的。
作为本发明进一步改进的技术方案，所述刻蚀的方法为湿刻或者干刻。
作为本发明进一步改进的技术方案，所述岛状半导体层还包括多晶硅膜，所述晶界凸起向上凸出于所述多晶硅膜，所述晶界凸起的最高处与所述多晶硅膜的厚度相当。
作为本发明进一步改进的技术方案，所述薄膜晶体管包括基板以及沉积在所述基板上的缓冲层，所述岛状半导体层位于所述缓冲层之上。
与现有技术相比，本发明利用金属在退火处理时会发生尖楔等现象，形成离子注入的针孔，可以定点完成多晶硅的晶界凸起处的离子注入，降低晶界与多晶体体内的势垒差，从而提高多晶硅薄膜晶体管的迁移率、降低多晶硅薄膜晶体管的阈值电压。
附图说明
图1为本发明具体实施例中形成非晶硅膜层基板的示意图；
图2为本发明具体实施例中形成多晶硅膜层基板的示意图；
图3为本发明具体实施例中形成多晶硅经过遮罩形成的硅岛示意图；
图4为本发明具体实施例中形成的多晶硅上沉积金属层以及保护膜层的示意图；
图5为图4退火后的示意图；
图6为图5进行刻蚀后的示意图；
图7为图6在刻蚀后形成的针孔上进行离子注入工艺的示意图；
图8为本发明具体实施例中将金属层以及保护膜层剥离后的硅岛示意图。
具体实施方式
本发明揭示了一种提高薄膜晶体管特性的方法，用以对多晶硅薄膜晶体管有源层多晶硅进行处理。
请参图1所示，图1揭示了一种非晶硅膜层基板10，其包括基板1、沉积在所述基板1上的缓冲层2、以及沉积在所述缓冲层2上的非晶硅层3。所述基板1为阵列基板。制作时，首先在所述基板1上沉积所述缓冲层2，接着再沉积所述非晶硅层3。
请参图2所示，图2是在图1的基础上形成多晶硅膜层基板20的示意图。在本发明图示的实施方式中，制作时，采用准分子激光退火法(ELA)形成多晶硅层4，从而形成半导体层。其中，所述多晶硅膜层基板20包括基板1、沉积在所述基板1上的缓冲层2以及位于所述缓冲层2上方的多晶硅层4。
请参图3所示，采用光刻的方法在所述多晶硅层4上形成岛状半导体层41(硅岛)。图3即为本发明中需要改善的多晶硅示意图。因为采用ELA结晶后的晶界处表现出一定程度的晶界凸起411，这些晶界凸起411最高处与多晶硅膜412的厚度相当。在晶界中，存在大量的缺陷，导致制造的多晶硅薄膜晶体管迁移率较低，阈值电压较高。
图4至图8揭示了本发明提高薄膜晶体管特性的方法的实施流程示意图。本发明提高薄膜晶体管特性的方法包括如下步骤：
S1：请参图4所示，首先采用物理气相沉积(PVD)的方法在形成的所述岛状半导体层41上形成金属层5(例如Ag或者A1等)，然后再使用化学气相沉积(CVD)的方法在所述金属层5上沉积SiOx以形成保护膜层6。其中，在本发明其他实施例中，所述保护膜层可为氧化硅、氮化硅、氮氧化硅中的一种或多种。
S2：请参图5所示，在图4的基础上，对沉积完的所述保护膜层6进行退火处理。由于金属本身的特性，金属层5中的金属会沿着晶界凸起411向上喷发而出，形成贯穿所述保护膜层6的通道61，并且所述通道61不断扩大其在所述保护膜层6中宽度。
S3：请参图6所示，在图5的基础上，采用湿刻等化学刻蚀方法，沿着所述通道61将喷发处的金属刻蚀掉，以形成针孔62(Pin Hole)。所述晶界凸起411裸露在所述针孔62中。
S4：请参图7所示，在图6的基础上，采用离子注入进行重掺杂注入，在注入时，覆盖了所述保护膜层6以及裸露的金属层5，但是离子注入无法到达所述半导体层41的内部，可以保证到达多晶硅的晶界凸起411处。
S5：请参图8所示，在图7的基础上，采用刻蚀(例如湿刻、干刻等)的方法去除所述保护膜层6以及金属层5，得到处理完毕之后的岛状半导体层41。然后，再在图8所示的岛状半导体层41上进行后续TFT的流程。
通过本发明的处理步骤，利用Ag、Al等金属在退火处理时会发生尖楔等现象，形成离子注入的针孔，可以定点完成多晶硅的晶界凸起411处的离子注入，降低晶界与多晶体体内的势垒差，从而提高多晶硅薄膜晶体管的迁移率、降低多晶硅薄膜晶体管的阈值电压、提高均一性。同时，避免了采用刻蚀方法带来的损伤。
需要说明的是：以上实施例仅用于说明本发明而并非限制本发明所描述的技术方案，尽管本说明书参照上述的实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，所属技术领域的技术人员仍然可以对本发明进行修改或者等同替换，而一切不脱离本发明的精神和范围的技术方案及其改进，均应涵盖在本发明的权利要求范围内。
Claims (10)
1.一种提高薄膜晶体管特性的方法，所述薄膜晶体管形成有岛状半导体层，所述岛状半导体层形成有晶界凸起；其特征在于，所述提高薄膜晶体管特性的方法包括如下步骤：
S1：在所述岛状半导体层上形成金属层以及沉积在所述金属层上的保护膜层；
S2：对沉积完的所述保护膜层进行退火处理，其中所述金属层中的金属会沿着晶界凸起喷发而出，形成贯穿所述保护膜层的通道；
S3：沿着所述通道将喷发处的金属刻蚀掉，以形成针孔，所述晶界凸起裸露在所述针孔中；
S4：采用离子注入进行重掺杂注入，在注入时，离子注入覆盖了所述保护膜层以及裸露的金属层；
S5：去除所述保护膜层以及金属层，得到处理完毕之后的岛状半导体层。
2.如权利要求1所述的提高薄膜晶体管特性的方法，其特征在于：步骤S1中，所述金属层是使用物理气相沉积的方法形成；所述保护膜层是使用化学气相沉积方法形成。
3.如权利要求1所述的提高薄膜晶体管特性的方法，其特征在于：步骤S1中，所述金属层为Ag或者Al。
4.如权利要求1所述的提高薄膜晶体管特性的方法，其特征在于：步骤S2中，所述金属层中的金属会沿着晶界凸起向上喷发而出，并且所述通道不断扩大其在所述保护膜层中宽度。
5.如权利要求1所述的提高薄膜晶体管特性的方法，其特征在于：步骤S3中，喷发处的所述金属是采用湿刻方法刻蚀掉。
6.如权利要求1所述的提高薄膜晶体管特性的方法，其特征在于：步骤S4中，离子注入至少能够到达所述晶界凸起处。
7.如权利要求1所述的提高薄膜晶体管特性的方法，其特征在于：步骤S5中，所述保护膜层以及金属层是采用刻蚀的方法去除。
8.如权利要求7所述的提高薄膜晶体管特性的方法，其特征在于：所述刻蚀的方法为湿刻或者干刻。
9.如权利要求1所述的提高薄膜晶体管特性的方法，其特征在于：所述岛状半导体层还包括多晶硅膜，所述晶界凸起向上凸出于所述多晶硅膜，所述晶界凸起的最高处与多晶硅膜上表面之间的厚度与所述多晶硅膜的厚度相当。
10.如权利要求1所述的提高薄膜晶体管特性的方法，其特征在于：所述薄膜晶体管包括基板以及沉积在所述基板上的缓冲层，所述岛状半导体层位于所述缓冲层之上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310744816.0A CN104752209B (zh) | 2013-12-30 | 2013-12-30 | 一种提高薄膜晶体管特性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310744816.0A CN104752209B (zh) | 2013-12-30 | 2013-12-30 | 一种提高薄膜晶体管特性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752209A CN104752209A (zh) | 2015-07-01 |
| CN104752209B true CN104752209B (zh) | 2017-12-12 |
Family
ID=53591720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310744816.0A Active CN104752209B (zh) | 2013-12-30 | 2013-12-30 | 一种提高薄膜晶体管特性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752209B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5639685A (en) * | 1995-10-06 | 1997-06-17 | Micron Technology, Inc. | Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon |
| KR100250174B1 (ko) * | 1996-06-14 | 2000-04-01 | 흥 치우 후 | Dram 셀의 커패시터의 제조 방법 |
| TW311257B (en) * | 1997-01-07 | 1997-07-21 | Mos Electronics Taiwan Inc | Manufacturing method of semiconductor capacitor and structure thereof |
| CN100373563C (zh) * | 1998-06-30 | 2008-03-05 | 东芝松下显示技术有限公司 | 顶栅型薄膜晶体管的制造方法 |
| CN102651311B (zh) * | 2011-12-20 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜 |
| US20130288070A1 (en) * | 2012-04-27 | 2013-10-31 | Analog Devices, Inc. | Method for Creating Asperities in Metal for Metal-to-Metal Bonding |
-
2013
- 2013-12-30 CN CN201310744816.0A patent/CN104752209B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752209A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206622B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| KR101912888B1 (ko) | 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들 | |
| CN102651311B (zh) | 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜 | |
| CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN103839826B (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| US9269820B2 (en) | Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof | |
| CN102969250B (zh) | Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置 | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| JP5129730B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN105957805B (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 | |
| WO2015180450A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法和显示器件 | |
| CN105655404B (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
| CN107170759A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| WO2017000335A1 (zh) | Tft背板的制作方法及其结构 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| CN104465319B (zh) | 低温多晶硅的制作方法及tft基板的制作方法 | |
| CN104078621B (zh) | 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置 | |
| TW200423407A (en) | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor | |
| CN107342297A (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
| WO2014153841A1 (zh) | 低温多晶硅薄膜制作方法、薄膜晶体管制作方法 | |
| CN104538455A (zh) | 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板 | |
| CN107039284A (zh) | 一种制作低温多晶硅薄膜晶体管的方法 | |
| CN104752209B (zh) | 一种提高薄膜晶体管特性的方法 | |
| CN107611140A (zh) | 低温多晶硅阵列基板及制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201209 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: No. 188, CHENFENG Road, Kunshan high tech Zone, Kunshan City, Suzhou City, Jiangsu Province Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd. Patentee before: KunShan Go-Visionox Opto-Electronics Co.,Ltd. |