CN104734687A - 电源噪声降低电路和电源噪声降低方法 - Google Patents

电源噪声降低电路和电源噪声降低方法 Download PDF

Info

Publication number
CN104734687A
CN104734687A CN201410810647.0A CN201410810647A CN104734687A CN 104734687 A CN104734687 A CN 104734687A CN 201410810647 A CN201410810647 A CN 201410810647A CN 104734687 A CN104734687 A CN 104734687A
Authority
CN
China
Prior art keywords
voltage
power rail
rail
electric current
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410810647.0A
Other languages
English (en)
Other versions
CN104734687B (zh
Inventor
L·B·阿尔特西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Israel MISL Ltd
Original Assignee
Marvell Israel MISL Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Israel MISL Ltd filed Critical Marvell Israel MISL Ltd
Publication of CN104734687A publication Critical patent/CN104734687A/zh
Application granted granted Critical
Publication of CN104734687B publication Critical patent/CN104734687B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F5/00—Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

提供了一种电源噪声降低电路和一种电源噪声降低方法。集成电路包括配置成经由传输线接收信号的输入节点。集成电路也包括配置成将输入节点电耦合到集成电路的电源轨的端接电路装置。集成电路进一步包括耦合到电源轨的电路部件。电路部件被配置成基于电源轨上的电压满足或者超过高电压阈值的确定泄放电源轨上的部分的电流。电路部件也被配置成基于电源轨上的电压小于高电压阈值的确定泄放电源轨上的更小部分的电流。

Description

电源噪声降低电路和电源噪声降低方法
相关申请的交叉引用
本申请要求2013年12月23日提交的题为“Power Noise ClippingScheme for DDR Interfaces”的美国临时专利申请No.61/920,166的优先权，该申请在此通过引用整体并入本文。
技术领域
本文描述的技术总体上涉及通信领域，并且更具体地涉及集成电路器件之间的电子信号传输。
背景技术
高速数据通信集成电路(IC)裸片包括驱动器和接收器二者。一个这种IC的驱动器经由信号传输线连接到另一IC的接收器。在示例实施例中，信号传输线包括印刷电路(PC)板的将驱动器电耦合到接收器的迹线。例如，可以在双数据速率(DDR)接口中使用这种驱动器和接收器，该DDR接口可以包括POD(伪开漏极)端接方案。配置DDR接口用来在计时信号的上升沿和下降沿都传输和接收数据。
上文的描述被提供作为本领域相关技术的总体概述，并且不应当被解释为承认所有它所包括的信息组成针对本专利申请的现有技术。
发明内容
提供了电源噪声降低电路和电源噪声降低方法的示例。示例集成电路包括配置成经由传输线接收信号的输入节点。集成电路也包括配置成将输入节点电耦合到集成电路的电源轨的端接电路装置。集成电路进一步包括耦合到电源轨的电路部件。电路部件被配置成基于电源轨上的电压满足或者超过高电压阈值的确定来泄放在电源轨上的部分的电流。电路部件也被配置成基于电源轨上的电压少于高电压阈值的确定泄放在电源轨上的更小部分的电流。
作为另一示例，一种集成电路包括配置以提供操作电压给集成电路的子电路的核心电压轨。集成电路也包括在核心电压轨和地轨之间耦合的电路部件。电路部件被配置成基于核心电压轨上的电压满足或者超过高电压阈值的确定来泄放在核心电压轨上的部分的电流。电路部件也被配置成基于核心电压轨上的电压小于高电压阈值的确定来泄放在核心电压轨上的更小部分的电流。
作为另一示例，一种方法包括在集成电路的输入节点处接收信号，该集成电路包括配置成将输入节点电耦合到集成电路的电源轨上的端接电路装置。该方法也包括确定电源轨上的电压满足或者超过高电压阈值。响应于电压满足或者超过高电压阈值的确定，电源轨上的部分的电流在电路部件处被泄放。该方法进一步包括确定电源轨上的电压小于高电压阈值。响应于电压小于高电压阈值的确定，电源轨上的更小部分的电流被在电路部件处泄放。
作为另一示例，一种系统包括传输侧集成电路，包括配置成产生信号的驱动器电路部件。该系统也包括接收器侧集成电路，具有配置成经由传输线接收信号的输入节点，其中传输线将驱动器电路部件耦合到输入节点。接收器侧集成电路也包括配置成将输入节点电耦合到接收器侧集成电路的电源轨的端接电路装置。接收器侧集成电路进一步包括耦合到电源轨的电路部件，该电路部件被配置成(i)基于电源轨上的电压满足或者超过高电压阈值的确定来泄放电源轨上的部分的电流，以及(ii)基于电源轨上的电压小于高电压阈值的确定来泄放电源轨上的更小部分的电流。
附图说明
图1A是描绘了根据本公开的一个实施例的通信系统的框图。
图1B是示出了根据本公开的一个实施例的取决于电源轨上的电压的在电流轨上泄放的电流的量的图。
图2是描绘了根据本公开的一个实施例的包括串联耦合到电源轨的二极管和电阻器的接收侧IC裸片的框图。
图3是描绘了根据本公开的一个实施例的通信系统的框图，其中发射器侧IC裸片包括多个驱动器，而接收器侧IC裸片包括多个接收器。
图4是描绘了根据本公开的一个实施例的包括连接到相同电源轨的多个接收器的接收器侧IC裸片的框图。
图5是描绘了根据本公开的一个实施例的包括核心电压轨和配置成泄放核心电压轨上的部分的电流的限幅电路的接收器侧IC裸片的框图。
图6是描绘了根据本公开的一个实施例的方法的步骤的流程图。
具体实施方式
图1A是描绘了根据本公开的一个实施例的通信系统100的框图。在系统100中，第一集成电路(IC)裸片102包括用于将信号经由传输线106传输到第二IC裸片108的驱动器104。第二IC裸片108在输入节点107处接收信号。接收器116的输入端子被耦合到输入节点107，因而使得接收器116能够接收经传输的信号。在一个实施例中，通信系统100使用并联端接用于传输线106。因此，如图1A所示，传输线106经由端接电路装置114被耦合到第二IC裸片108的电源轨112。在本公开的一个实施例中，传输线106包括将第一IC裸片102和第二IC裸片108电耦合的印刷电路板(PCB)迹线。电源轨112是第二IC裸片108的内部电源轨，而不是PCB 140的部分，其中裸片108被耦合到PCB 140。系统100的部件(包括第一IC裸片102和第二IC裸片108)被安装在PCB 140上。
在图1A中图示的本公开的实施例中，端接电路装置114被包括在第二IC裸片108上并且将裸片108的输入节点107耦合到裸片108的电源轨112。该端接方案可以被称为POD(伪开漏极)端接方案。包括在裸片108上的端接电路装置114被称为“裸片上端接”(ODT)电路装置。在本公开的其它一些实施例中，端接电路装置114位于裸片外(off-die)。在一个实施例中，端接电路装置114提供在传输线106和接收器116之间匹配的阻抗。具体地，端接电路装置114具有阻抗值，该阻抗值使得接收器116处的输入阻抗被设置为特定阻抗值，目的在于防止或者降低接收器116处的信号反射。这种信号反射对驱动器104传输的信号产生失真，并且负面地影响从驱动器104到接收器116的信号传输的质量和可靠性。
IC裸片108的电源轨112被配置以提供操作电压给裸片108的各种部件。在图1A中图示的本公开的实施例中，电源轨112被耦合到裸片外PCB 140的电源电压Vbrd 110。因此，PCB 140经由电源电压Vbrd 110提供电源给第二IC裸片108。在一定条件下，噪声可以在电源轨112上形成。例如，由驱动器104传输的信号的切换可以引起传输线106上的电流分布，该电流分布在电源轨112上产生噪声。该噪声导致电源轨112上的电压从其额定值变化。在本公开的一个实施例中，来自裸片外PCB 140的电源电压Vbrd 110等于特定直流(DC)电压，并且电源轨112处的噪声导致电源轨112处的电压随着一定量的噪声从额定DC电压变化。
在图1A中图示的本公开的一个实施例中，电源轨112上的噪声导致电源轨112上的电压处在非期望的高电压状态，其中电压超过应该在电源轨112上出现的额定电压。基于，例如，电源轨112上的电压满足或者超过高电压阈值，电源轨112上的电压可以被确定为处于高电压状态。在一个实施例中，电源轨112上的噪声具有谐振特征并且可以被称为“谐振噪声”。这种谐振噪声导致电源轨112上的电压在最大和最小电压之间以特定频率或者多个不同频率振荡。电源轨112上的振荡电压包括满足或者超过高电压阈值的电压。
电源轨112上的噪声可以经由端接电路装置114在输入节点处被耦合到信号，并且经耦合的噪声使信号失真并且在信号中导致非期望的谐振。为了抑制来自电源轨112的噪声到信号的这种耦合，第二IC裸片108包括电路部件120。如图1A所示，电路部件120包括直接连接到电源轨112的第一端子和直接连接到裸片108的地轨的第二端子。在本公开的一个实施例中，电路部件120是无源电路部件，并且可以因而包括电阻器、二极管、电容器、另一无源电路部件、或这类无源电路部件的各种组合。在本公开的另一实施例中，电路部件120是有源电路部件，并且可以因此包括一个或者多个晶体管、另一有源电路部件、或这类有源电路部件的各种组合。在本公开的另一实施例中，电路部件120包括一个或者多个无源电路部件和一个或者多个有源电路部件。在一个实施例中，无源和/或有源电路部件可以被集成到IC裸片108，例如，作为光刻或者类似的电路制造的部分。
如上文所解释的那样，在其中电源轨112上存在噪声的时间段期间，电源轨112上的电压可以处于高电压状态，其中电源轨112上的电压满足或者超过高电压阈值。在这些时间段期间，电路部件120通过泄放电源轨112上的部分的电流降低电源轨112上的电压。电压被降低到低于阈值电压的值，因而将电源轨112上的电压从高电压状态去除。因为电源轨112上的大于或者等于高电压阈值的电压表明了电源轨112上的噪声，所以电压的这种降低有效地降低了电源轨112上的噪声。通过降低电源轨112上的噪声，抑制了来自电源轨112的噪声经由端接电路装置114到信号的耦合。注意，电路部件120故意地导致电流从电源轨112泄露以便降低电源轨112上的电压并且抑制来自电源轨112的噪声在输入节点107处到信号的耦合。
在电源轨112上的电压低于高电压阈值的时间段期间，在电源轨112上不存在噪声。在这些时间段期间，电源轨112上的电压更接近或者等于其额定值，其中额定值等于来自裸片外PCB 140的电源电压Vbrd 110所提供的DC电压。在这种情况下，电路部件120被配置泄放电源轨112上的更小部分的电流。电源轨112上的电压不受更小部分的电流的泄放显著影响，并且电源轨112上的电压可以仅仅被降低小的、不显著的量。因此，在电压已经满足或者超过高电压阈值的情况下，电路部件120并不连续地操作以调节电源轨112上的电压，而是仅仅操作以显著地降低电压。电路部件120不包括配置以调节电源轨112上的电压的传统的电压调节器。这种传统的电压调节器被设计在电路部件处始终保持恒定的电压电平，并且如上文所解释的那样，电路部件120并不连续操作以调节电源轨112上的电压。
注意，在一个实施例中，响应于电源轨112上的电压变化，电源轨112泄放的电流的量并不线性地变化。具体地，在电压低于高电压阈值时泄放的更小量的电流是相对较小的(例如，在微安的范围中，并且通常小于1mA)。在电源轨112上的电压高于阈值电压时泄放的更大量的电流显著大于更小的电流量，并且例如可以在5mA至15mA的范围中。因此，当电源轨112上的电压低于高电压阈值时，电源轨112泄放的电流是相对较小的，并且当电压满足或者超过电压阈值时，泄放的电流的量发生显著的增加。这在图1B的示例图150中示出，其中描绘了根据本公开的一个实施例的电源轨112泄放的电流的量取决于电源轨112上的电压。如上文说明的那样，在一个实施例中，当更小量的电流被泄放出电源轨112时，电源轨112上的电压被降低仅仅小的不显著的量，并且当更大量的电流被泄放出电源轨112时，电源轨112上的电压被显著地降低。因此，注意，在一个实施例中，电源轨112上的电压的降低是非线性的，并且当电源轨112上的电压满足或者超过高电压阈值时，电压降低发生显著的增加。
注意，电路部件120并不去除或者以其它方式过滤已经在输入节点107处被耦合到信号的噪声。而是，如上文所描述的那样，当电压被确定满足或者超过高电压阈值时，电路部件120通过降低电源轨112上的电压来降低电源轨112上的噪声。当电源轨上的电压处于高电压状态时，通过泄放电流，电路有效地作用以衰减电源轨上的谐振噪声。
在本公开的一个实施例中，使用系统100实现双数据速率(DDR)数据传送。在该实施例中，IC裸片102、108包括DDR接口(例如DDR4接口)的一些部分。例如，在一个实施例中，驱动器104是DQS驱动器，配置成经由传输线106将DQS时钟信号驱动到第二IC裸片108。驱动器104也可以是数据驱动器，配置成将数据信号驱动到第二IC裸片108。进一步地，在该实施例中，接收器116是配置以接收DQS时钟信号的DQS接收器，或配置以接收数据信号的数据接收器。注意，系统100不限于DDR数据传送。
图2是描绘了根据本公开的一个实施例的包括串联耦合到电源轨212的二极管220和电阻器221的接收器侧IC裸片208的框图。在图2所描绘的通信系统200中，发射器侧IC裸片202包括驱动器204，用于经由传输线206将信号驱动到接收器侧IC裸片208。接收器侧IC裸片208在耦合到接收器216的输入端子的输入节点207处接收信号。电阻器214被耦合在接收器侧IC裸片208的输入节点207和电源轨212之间。电阻器214用于端接接收到的信号并且具有使得接收器216的输入阻抗匹配传输线206的特征阻抗的阻抗值。
接收器侧IC裸片208的电源轨212从裸片外PCB的电源电压Vbrd 210接收电压。为了抑制电源轨212上的噪声并且因此抑制来自电源轨212的噪声经由电阻器214至信号的耦合，接收器侧IC裸片208包括串联耦合到电源轨212的二极管220和电阻器221。在图2中图示的本公开的实施例中，二极管220和电阻器221被耦合在接收器侧IC裸片208的地轨218和电源轨212之间。
二极管220和电阻器221被配置成当电源轨212上的电压满足或者超过高电压阈值时，泄放电源轨212上的部分的电流。如下文进一步所描述的那样，在一个实施例中，高电压阈值是由二极管220施加的。例如，在一个实施例中，高电压阈值基于二极管220的拐点电压(即接通(cut-in)电压)和/或二极管220的一个或者多个其它参数。电源轨212上的电流的泄放将电源轨212上的电压降低至低于二极管220所施加的高电压阈值的未调节的电压。电源轨212上的电压被称为降低至“未调节的电压”以表明在芯片208内不存在传统的电压调节器，并且指明经降低的电压可以基于各种因素(例如，系统200的温度、从裸片外PC板接收的电源电压Vbrd 210等)变化。因为电源轨212上的高电压状态是电源轨212上的噪声的结果，所以电压的降低将电源轨212上的噪声降低并且因此降低从电源轨212耦合到信号的噪声的量。二极管220和电阻器221被进一步配置成当电源轨212上的电压小于高电压阈值时泄放电源轨212上的更小部分的电流。当更小部分的电流被泄放时，电源轨212上的电压不被显著地影响。注意，泄放出电源轨212的电流的量是非线性的，其中当电源轨212上的电压满足或者超过高电压阈值时发生显著的跳跃。
在本公开的一个实施例中，二极管220和电阻器221被配置成泄放电源轨212上的未调节量的电流。与电源轨212上的电压低于高电压阈值时相比，在电源轨212上的电压满足或者超过高电压阈值时，所述未调节量的电流显著更大。电源轨212泄放的电流被称为“未调节量的电流”以表明在芯片208中不存在传统的电流调节器并且指明泄放电流的量可以基于各种因素变化(例如，系统200的温度、从裸片外PCB接收的电源电压Vbrd 210等)。
二极管220基于电源轨212上的电压与高电压阈值相比使得泄放不同量的电流。在本公开的一个实施例中，当电源轨212上的电压低于高电压阈值时，跨二极管220的电压低于二极管220的拐点电压(即接通电压)，并且二极管220能够导通仅仅相对较小量的电流。二极管220的拐点电压限定跨二极管220的正向电压，在该电压下二极管220开始显著地导通并且可以等于包括在二极管220中的p-n结的势垒电势。在这些情况下，相对较小量的电流从电源轨212泄放，并且电源轨212上的电压不被电流的泄放显著地影响。相对较小量的电流可以在微安的范围中并且例如可以通常小于1mA。相比之下，当电源轨212上的电压高于高电压阈值时，跨二极管220的电压高于拐点电压，并且二极管220能够导通显著更高量的电流。例如，更高量的电流可以在5mA至15mA的范围内。在这些情况下，更高量的电流被从电源轨212泄放，并且由于电流的泄放，电源轨212上的电压被降低。在一个实施例中，高电压阈值基于二极管220的拐点电压。在该实施例中，高电压阈值是电源轨212上的如下电压，其使得跨二极管220的正向电压满足或者超过二极管220的拐点电压。在其它一些实施例中，高电压阈值基于二极管220的一个或者多个其它参数(例如，二极管220的尺寸、二极管220的材料等)。
在本公开的一个实施例中，二极管220的尺寸和/或其它参数被优化成只有在电源轨212上的电压满足或者超过高电压阈值时才允许导通更高量的电流。注意，二极管220和电阻器221的电压降低功能只有在其中电源轨212上的电压高于高电压阈值的情况下才被激活。因此，这些部件220、221并不连续地操作以调节电源轨212上的电压，而是仅操作以在其中电压已经满足或者超过高电压阈值的情况下降低电压。当电压处于或者高于高电压阈值时，降低电源轨212上的电压帮助抑制电源轨212上的电压噪声和电压谐振。
电阻器221限制电源轨212通过二极管220和电阻器221泄放的电流的量。如上文所描述的那样，二极管220和电阻器221有意地导致电流从电源轨212泄露，以便抑制来自电源轨212的噪声在输入节点207处被耦合到信号。在本公开的一个实施例中，选择电阻器221的电阻值以便充分地抑制噪声耦合到信号，同时也将电流的泄露保持在可以接受的值。在其中电源轨212具有1.2V至5.0V的范围内的额定电压的示例中，例如，电阻器221的电阻值在30欧姆至50欧姆的范围内。注意，这些电阻值只是示例，而且在其它示例中，使用更高或者更低的电阻值。
使用串联耦合到电源轨212的二极管220和电阻器221仅仅是示例。在本公开的另一实施例中，没有使用二极管，并且相反，只有电阻在电源轨212和地轨218之间耦合。在本公开的又另一实施例中，没有使用电阻器，并且相反，只有二极管在电源轨212和地轨218之间耦合。在其它示例中替代二极管220和/或电阻器221使用其它部件。如上文所描述的那样，其它部件可以包括一个或者多个无源电路部件和/或一个或者多个有源电路部件。
图3是描绘了根据本公开的一个实施例的通信系统300的框图，其中发射器侧IC裸片302包括多个驱动器304A、304B，而接收器侧IC裸片308包括多个接收器316A、316B。在通信系统300中，发射器侧IC裸片302包括用于经由第一传输线306A将第一信号传输到接收器侧IC裸片308的驱动器304A。发射器侧IC裸片302进一步包括用于经由第二传输线306B将第二信号传输到接收器侧IC裸片308的驱动器304B。接收器侧IC裸片308在第一输入节点307A处接收第一信号，在第二输入节点307处接收第二信号。输入节点307A、307B被分别耦合到接收器316A、316B的输入端子。电阻器314A被耦合在接收器侧IC裸片308的输入节点307A和电源轨312之间，而电阻器314B被耦合在输入节点307B和电源轨312之间。使用电阻器314A、314B端接分别从驱动器304A、304B接收的信号。
接收器侧IC裸片308的电源轨312从裸片外PCB 350的电源电压Vbrd 310接收信号。在一个实施例中，系统300的部件(包括IC裸片302、308)被安装在PCB 350上。在本公开的一个实施例中，电源轨312和电源电压Vbrd 310之间的连接具有寄生电感，并且因此，图3描绘了在电源轨312和电源电压Vbrd 310之间串联耦合的电感340。在一个实施例中，电源电压Vbrd 310和电感340被包括在虚线框内以指明这些部件310、340没有被包括在裸片308上。寄生电感是由PCB 250的通孔和/或在将裸片308耦合到PCB 350中使用的封装的部件导致的。
如上文所描述的那样，在一定条件下噪声可以在电源轨312上形成。如上文所描述的那样，电源轨312上形成的噪声可以是谐振噪声。例如，由于切换由驱动器304A、304B传输的一个或者多个信号，因此可以在电源轨312上形成谐振噪声。当由驱动器304A、304B传输的噪声同步切换时，由信号切换导致的噪声的量增加。由于驱动器304A、304B的同步开关输出(SSO)，由信号的同步切换导致的噪声被称为“同步开关噪声”(SSN)。在一个实施例中，电源轨312上的作为切换信号的结果的噪声的量取决于在电源轨312和电源电压310之间的连接处的寄生电容的量和裸片308的内部电容的量。例如，电源轨312和电源电压310之间的连接处的更高的寄生电感可以在电源轨312上导致更高量的噪声。类似地，裸片308的更小的内部电容可以在功率轨312上导致更高量的噪声。注意，在一个实施例中，电源轨312上的噪声也可以是一个或者多个接收器316A、316B开关状态的结果。在一个实施例中，当耦合到接收器上的线上的信号切换至高状态时，根据楞次定律由于切换导致的线上的电压噪声可以经由端接电路装置(例如，图3的电阻器314A、314B)从线被耦合到电源轨312。
在本公开的一个实施例中，为了防止噪声从电源轨312经由电阻器314A、314B耦合到信号，接收器侧IC裸片308包括在电源轨312和地轨318之间耦合的二极管320和电阻器321。二极管320和电阻器321被配置成基于电源轨312上的电压满足或者超过高电压阈值，泄放在电源轨312上的部分的电流。在一个实施例中，二极管320施加高电压阈值，并且高电压阈值可以基于例如，如上文所描述的那样，二极管320的拐点电压和/或二极管320的一个或者多个其它参数。该部分的电流的泄放将电源轨312上的电压限幅，因而防止电压超过一些电压电平。电源轨312上的电压的限幅将电压降低至高电压阈值之下，因而将电压从高电压状态去除，同时抑制谐振噪声。二极管320和电阻器321也被配置成当电源轨312上的电压小于高电压阈值时泄放电源轨312上的更小部分的电流。更小部分的电流的泄放不显著地影响电源轨312上的电压。
在本公开的一个实施例中，基于发射器侧IC裸片302的驱动器304A、304B优化由二极管320和电阻器321泄放的电流的量。例如，如果预期驱动器304A、304B将导致经传输的信号同步切换并且该状态将在接收侧的电源轨312上导致高噪声水平，则相应地设计二极管320和/或电阻器321的参数。在该示例中，高噪声水平可以导致电源轨312上的电压显著地高于高电压阈值。因此，为了将电压降低至高电压阈值之下，同时抑制可能的谐振噪声，从电源轨312泄放相对较大量的电流，并且基于该目标设计电阻器321的电阻值(例如，选择相对较小的电阻值用来泄放相对较大量的电流)。备选地，如果预期驱动器304A、304B将不会导致经传输的信号同步切换，或者电源轨312上的电压将不会超过高电压阈值，则设计电阻器321的电阻值用来从电源轨312泄放更小量的电流。
图3中图示的本公开的实施例描绘了具有两个驱动器304A、304B的发射器侧IC裸片302以及具有两个接收器316A、316B的接收器侧IC裸片308。进一步地，在图3中，二极管320和电阻器321共同包括单个限幅电路部件，用于抑制来自电源轨312的噪声耦合到经由传输线306A、306B接收的信号。然而，在本公开的其它实施例中，裸片302包括多于两个的驱动器，并且裸片308包括多于两个的接收器。在这些示例中，可以使用一个以上的限幅电路部件用来抑制来自电源轨312的噪声耦合到信号。例如，在其中发射器侧裸片302包括十六个驱动器并且接收器侧裸片308包括十六个接收器的示例中，两个限幅电路部件被耦合在电源轨312和地轨318之间。在一个实施例中，这两个限幅电路部件被并联连接到彼此以实现期望的限幅。在设计限幅电路或者将被包括在接收器侧IC裸片308上的电路时，可以考虑进去包括在传输侧IC裸片302的驱动器的数目和/或由这些驱动器所产生的噪声的量。可以基于这些参数优化包括在裸片308上的限幅电路的数目和限幅电路的参数。
图4是描绘了包括配置以分别产生输出517A、517B的多个接收器516A、516B的接收器侧IC裸片508的框图。在一个实施例中，接收器516A、516B中的每个都被实现为差分接收器。在通信系统500中，发射器侧IC裸片502包括用于经由第一传输线506A将第一信号传输至接收器侧IC裸片508的驱动器504A。发射器侧IC裸片502进一步包括用于经由第二传输线506B将第二信号传输至接收器侧IC裸片508的驱动器504B。接收器侧IC裸片508在第一输入节点507A处接收第一信号，在第二输入节点507B处接收第二信号。输入节点507A、507B被分别耦合到接收器516A、516B的输入端子。电阻器514A被耦合在接收器侧IC裸片508的输入节点507A和电源轨512之间，并且电阻器514B被耦合在输入节点507B和电源轨512之间。接收器侧IC裸片508的电源轨512从裸片外PCB的电源电压Vbrd 510接收电压。在电源轨512和电源电压Vbrd 510之间的连接上的寄生电感在图4中由电感器540表示。
为了抑制来自电源轨512的噪声经由电阻器514A、514B耦合到第一信号和第二信号，裸片508包括在裸片508的地轨518和电源轨512之间耦合的二极管520和电阻器521。上文参考图2和图3描述了使用二极管520和电阻器521抑制来自电源轨512的噪声耦合到第一信号和第二信号。
尽管使用了二极管520和电阻器521，但是一些量的噪声可以仍然从电源轨512耦合到第一和第二信号。在本公开的一个实施例中，为了去除耦合到信号的至少部分噪声，接收器侧IC裸片508使用参考电压产生方案。具体地，包括在裸片508上的接收器516A、516B中每个都包括(i)耦合到裸片508的输入节点的第一输入(ii)配置以接收参考电压的第二输入。因此，如图4所示，接收器516A具有耦合到输入节点507的第一输入和配置以接收参考电压550A的第二输入。类似地，接收器516B具有耦合到输入节点507B的第一输入和配置以接收参考电压550B的第二输入。
在其中接收器516A、526B被实现为差分接收器的实施例中，由接收器516A产生的输出517A基于经由接收器516A的第一输入接收的信号与经由第二输入接收的参考电压550A之间的差值。类似地，在该实施例中，由接收器516B产生的输出517B取决于经由接收器516B的第一输入接收的信号与经由第二输入接收的参考电压550B之间的差值。参考电压550A据称“跟踪”经由电阻器514A耦合到第一信号的噪声，而参考电压550B据称“跟踪”经由电阻器514B耦合到第二信号的噪声。具体地，耦合到第一信号和第二信号的噪声可以导致(i)第一信号的电压超过其相应的额定值量ΔV1，和(ii)第二信号的电压超过其相应的额定值量ΔV2，并且参考电压550A、550B可以分别同样地增加量ΔV1和ΔV2。因此，例如，如果耦合到第一信号的噪声导致第一信号的电压在一段时间期间超过其额定值0.15V，则参考电压550A在该段时间期间也可以增加0.15V。在一个实施例中，因为电压增加ΔV1和ΔV2是电源轨512上的噪声的结果，所以参考电压550A、550B分别增加量ΔV1和ΔV2，并且电源轨512上的噪声以与在电源轨512和参考电压550A、550B之间相同的方式被耦合在电源轨512与第一输入节点507A和第二输入节点507B之间。
当接收器516A、516B执行减法操作时，耦合到第一信号和第二信号的噪声的至少一部分在输出517A、517B被去除。注意，接收器侧IC裸片508包括用于在裸片508处保持低噪声信号的两个机制：(i)二极管520和电阻器521降低电源轨512上的噪声因此降低从电源轨512耦合到第一信号和第二信号的噪声的量，和(ii)参考电压产生方案经由减法操作过滤第一信号和第二信号以去除耦合到信号的噪声。
图5是根据本发明的一个实施例描绘了包括核心电压轨660和配置以泄放核心电压轨660上的部分的电流的限幅电路664的接收器侧IC裸片608的框图。IC裸片可以包括多个电压轨。在图5中图示的本公开的实施例中，IC裸片608包括电源轨612和核心电压轨660。电源轨612被配置以提供操作电压给裸片608的各种部件，并且耦合到裸片外PCB的电源电压Vbrd 610。核心电压轨660被配置以提供操作电压给IC裸片608的子电路662和/或裸片608的其它部件。
由于发射器侧IC裸片602的驱动器604所产生的信号的切换，可以在电源轨612上形成噪声。如图5中图示的那样，IC裸片608经由传输线606接收信号，传输线606经由端接电路装置614被耦合到电源轨612。具体地，在IC裸片608的输入节点607处接收信号，其中输入节点607被耦合到接收器616的输入端子。为了抑制来自电源轨612的噪声经由端接电路装置614到接收到的信号的耦合，IC裸片608包括电路部件620。电路部件620被耦合在IC裸片608的电源轨612和地轨618之间，并且可以包括一个或者多个有源和/或无源电路部件，用于抑制来自电源轨612的噪声到接收到的信号的耦合。上文参考图1A至图4描绘了电路部件620的一些特征。例如，图5的电路部件620可以使用图1A的电路部件120、图2的二极管220和电阻器221、图3的二极管320和电阻器321、图4的二极管520和电阻器521、或其它合适的有源或无源部件来实现。
噪声也可以在核心电压轨660上形成。核心电压轨660上的噪声可以表现为各种形式，包括谐振噪声。谐振噪声导致核心电压轨660上的电压在最大和最小电压之间以特定的频率或多个不同频率振荡，其中振荡电压包括超过第二高电压阈值的部分。在本公开的一个实施例中，为了抑制核心电压轨660上的噪声，IC裸片608包括在核心电压轨660和地轨618之间耦合的限幅电路664。
限幅电路664被配置成基于核心电压轨660上的电压满足或者超过第二高电压阈值的确定来泄放核心电压轨660上的部分的电流。在其中使用无源电路装置实现限幅电路664的实施例中，该确定包括核心电压轨660上的电压满足或者超过第二高电压阈值。部分的电流的泄放将核心电压轨660上的电压降低到低于第二电压阈值的电压，进而降低核心电压轨660上的噪声。限幅电路664被进一步配置成基于核心电压轨660上的电压小于第二高电压阈值的确定泄放核心电压轨660上的更小部分的电流。当更小部分的电流被从核心电压轨660泄放时，核心电压轨660上的电压不被显著地影响。因此，限幅电路664不连续地操作以调节核心电压轨660上的电压，而是仅操作以在其中电压已经超过第二高电压阈值的情况下降低电压。
在本公开的一个实施例中，限幅电路664在核心电压轨660的其中预期振荡噪声将出现的位置处被耦合到核心电压轨660。在本公开的另一实施例中，类似于限幅电路664的多个限幅电路在核心电压轨660的其中预期振荡噪声将发展的位置处被耦合到核心电压轨660。限幅电路664可以包括一个或者多个无源电路部件和/或一个或者多个有源电路部件，用于从核心电压轨660泄放电流。在本公开的一个实施例中，限幅电路664包括串联耦合到核心电压轨660的二极管和电阻器。在本公开的一个实施例中，从核心电压轨660接收电压的子电路662是中央处理单元(CPU)。CPU的电流浪涌可以在电源轨660上导致高的噪声。在本公开的一个实施例中，限幅电路664被集成到芯片608。在该实施例中，限幅电路664可以被集成到芯片608，不管电路部件620是否集成到芯片608。进一步地，虽然图5的示例描绘了包括电路部件620和限幅电路664二者的芯片608，但是在其它示例中，芯片608包括限幅电路664但不包括电路部件620。在这些其它示例中，核心电压轨660上的噪声被限幅电路664抑制，并且没有相应的噪声抑制机制可以操作以抑制电源轨612上的噪声。
图6是描绘了根据本公开的一个实施例的方法的步骤的流程图700。在702，在集成电路的输入节点处接收信号。集成电路包括配置成将输入节点耦合到集成电路的电源轨的端接电路装置。在704，确定电源轨上的电压满足或者超过高电压阈值。该确定包括，在无源电路装置中，电源轨上的电压满足或者超过高电压阈值。在706，响应于电压满足或者超过高电压阈值的确定，在电路部件处泄放电源轨上的部分的电流。在708，确定电源轨上的电压小于高电压阈值。在710，响应于电压小于高电压阈值的确定，在电路部件处泄放电源轨上的更小部分的电流。
本申请使用示例说明本发明。本发明可取得专利权的范围可以包括其它示例。

Claims (20)

1.一种集成电路，包括：
输入节点，配置成经由传输线接收信号；
端接电路装置，配置成将所述输入节点电耦合到所述集成电路的电源轨；以及
电路部件，耦合到所述电源轨并且配置成(i)基于所述电源轨上的电压满足或者超过高电压阈值的确定，泄放所述电源轨上的部分的电流，和(ii)基于所述电源轨上的所述电压小于所述高电压阈值的确定，泄放所述电源轨上的更小部分的所述电流。
2.根据权利要求1所述的集成电路，其中所述电路部件包括直接连接到所述电源轨的第一端子和直接连接到所述集成电路的地轨的第二端子。
3.根据权利要求1所述的集成电路，其中所述电路部件是无源电路部件。
4.根据权利要求3所述的集成电路，其中所述无源电路部件被配置成与所述电源轨上的所述电压小于所述高电压阈值时相比，在所述电源轨上的所述电压满足或者超过所述高电压阈值时，泄放显著更大的未调节量的电流。
5.根据权利要求4所述的集成电路，其中所述无源电路部件被配置成当所述电压满足或者高于所述高电压阈值时，泄放未调节量的电流以降低所述电源轨上的所述电压，并且其中当所述电压小于所述高电压阈值时，所述无源电路部件不显著地影响所述电源轨上的所述电压。
6.根据权利要求1所述的集成电路，包括：
第二输入节点，配置成经由第二传输线接收第二信号；以及
第二端接电路装置，配置成将所述第二输入节点耦合到所述集成电路的所述电源轨，
其中通过所述电路部件泄放的所述电流的量被优化以抑制所述电源轨上的噪声，所述噪声是通过经由所述传输线、所述第二传输线、和所述端接电路装置耦合到所述电源轨的同步切换开关元件产生的，以及
其中所述同步切换开关元件包括(i)经由所述传输线将所述信号传输到所述集成电路的第一裸片外驱动器部件，和(ii)经由所述第二传输线将所述第二信号传输到所述集成电路的第二裸片外驱动器部件。
7.根据权利要求1所述的集成电路，其中所述集成电路的所述电源轨被耦合到裸片外印刷电路(PC)板的电源电压，所述PC板经由所述电源电压提供电源给所述集成电路。
8.根据权利要求1所述的集成电路，其中所述电路部件被配置成泄放所述电源轨上的所述部分的所述电流以通过降低所述电源轨上的所述电压来抑制所述电源轨上的谐振，并且其中所述电源轨上的所述谐振的所述抑制对所述集成电路中的所述信号上的信号谐振波形进行抑制。
9.根据权利要求1所述的集成电路，包括：
核心电压轨，配置以提供操作电压给所述集成电路的子电路；以及
第二电路部件，在所述核心电压轨和地轨之间耦合，所述第二电路部件被配置成：
基于所述核心电压轨上的电压满足或者超过第二高电压阈值的确定来泄放所述核心电压轨上的部分的电流；以及
基于所述核心电压轨上的所述电压小于所述第二高电压阈值的确定来泄放所述核心电压轨上的更小部分的所述电流。
10.根据权利要求9所述的集成电路，其中所述子电路包括中央处理单元(CPU)。
11.根据权利要求1所述的集成电路，其中所述电路部件被配置成将所述电源轨上的所述电压降低到低于所述高电压阈值的未调节的电压。
12.一种系统，包括：
传输侧集成电路，包括配置以产生所述信号的驱动器电路部件；
根据权利要求1的集成电路，其中所述传输线将所述驱动器电路部件耦合到所述输入节点。
13.一种集成电路，包括：
核心电压轨，配置以提供操作电压给所述集成电路的子电路；以及
电路部件，在所述核心电压轨和地轨之间耦合，所述电路部件被配置成：
基于所述核心电压轨上的电压满足或者超过高电压阈值的确定来泄放所述核心电压轨上的部分的电流；和
基于所述核心电压轨上的所述电压小于所述高电压阈值的确定来泄放所述核心电压轨上的更小部分的所述电流。
14.一种方法，包括：
在集成电路的输入节点处接收信号，所述集成电路包括配置成将所述输入节点电耦合到所述集成电路的电源轨的端接电路装置；
确定所述电源轨上的电压满足或者超过高电压阈值；
响应于所述电压满足或者超过所述高电压阈值的所述确定，在电路部件处泄放所述电源轨上的部分的电流；
确定所述电源轨上的所述电压小于所述高电压阈值；以及
响应于所述电压小于所述高电压阈值的所述确定，在所述电路部件处泄放所述电源轨上的更小部分的所述电流。
15.根据权利要求14所述的方法，其中所述电源轨泄放的所述部分的所述电流是第一未调节量的电流，所述第一未调节量的电流显著大于所述更小部分的所述电流，所述更小部分的所述电流是所述电源轨泄放的第二未调节量的电流。
16.根据权利要求15所述的方法，其中当所述电压满足或者高于所述高电压阈值时，所述第一未调节量的电流的所述泄放将所述电源轨上的所述电压降低，并且其中当所述第二未调节量的电流被泄放出所述电源轨时，所述电源轨上的所述电压不被显著地影响。
17.根据权利要求14所述的方法，包括：
在所述集成电路的第二输入节点处接收第二信号，所述集成电路包括配置成将所述第二输入节点电耦合到所述集成电路的所述电源轨的第二端接电路装置，其中由所述电路部件泄放的所述电流的量被优化以抑制所述电源轨上的噪声，所述噪声是通过经由所述端接电路装置和所述第二端接电路装置耦合到所述电源轨的同步切换开关元件产生的。
18.根据权利要求14所述的方法，其中所述电源轨上的所述部分的所述电流的所述泄放通过降低所述电源轨上的所述电压来抑制所述电源轨上的谐振，并且其中所述电源轨上的所述谐振的所述抑制对所述集成电路中的所述信号上的信号谐振波形进行抑制。
19.根据权利要求14所述的方法，包括：
使用核心电压轨提供操作电压给所述集成电路的子电路；
确定所述核心电压轨上的电压满足或者超过第二高电压阈值；
响应于所述核心电压轨上的所述电压满足或者超过所述第二高电压阈值的确定，在第二电路部件处泄放所述核心电压轨上的部分的电流；
确定所述核心电压轨上的所述电压小于所述第二高电压阈值；以及
响应于所述核心电压轨上的所述电压小于所述第二高电压阈值的确定，在所述第二电路部件处泄放所述核心电压轨上的更小部分的所述电流。
20.根据权利要求14所述的方法，其中在所述电路部件处的所述电源轨上的所述部分的电流的所述泄放将所述电源轨上的所述电压降低到低于所述高电压阈值的未调节的电压。
CN201410810647.0A 2013-12-23 2014-12-23 电源噪声降低电路和电源噪声降低方法 Expired - Fee Related CN104734687B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361920166P 2013-12-23 2013-12-23
US61/920,166 2013-12-23
US14/575,334 2014-12-18
US14/575,334 US9921596B2 (en) 2013-12-23 2014-12-18 Power supply noise reduction circuit and power supply noise reduction method

Publications (2)

Publication Number Publication Date
CN104734687A true CN104734687A (zh) 2015-06-24
CN104734687B CN104734687B (zh) 2019-07-12

Family

ID=53399943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410810647.0A Expired - Fee Related CN104734687B (zh) 2013-12-23 2014-12-23 电源噪声降低电路和电源噪声降低方法

Country Status (4)

Country Link
US (1) US9921596B2 (zh)
KR (1) KR20150073875A (zh)
CN (1) CN104734687B (zh)
TW (1) TWI551971B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108282719A (zh) * 2018-02-07 2018-07-13 合肥联宝信息技术有限公司 一种声音信号的控制方法及设备
CN109358560A (zh) * 2018-12-17 2019-02-19 成都国腾实业集团有限公司 一种适用于高速采样系统的噪声抑制方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9921596B2 (en) * 2013-12-23 2018-03-20 Marvell Israel (M.I.S.L) Ltd Power supply noise reduction circuit and power supply noise reduction method
US11522459B2 (en) 2017-03-22 2022-12-06 Renesas Electronics America Inc. Combining temperature monitoring and true different current sensing in a multiphase voltage regulator
JP7145671B2 (ja) * 2018-07-18 2022-10-03 キヤノン株式会社 バイアス出力装置及び画像形成装置
KR102366581B1 (ko) 2020-02-03 2022-02-23 엘에스일렉트릭(주) 서브 모듈

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833344A (en) * 1986-02-07 1989-05-23 Plessey Overseas Limited Low voltage bias circuit
CN1357973A (zh) * 2000-11-02 2002-07-10 加利福尼亚微设备公司 终端电路及其方法
CN1380696A (zh) * 2001-04-11 2002-11-20 株式会社东芝 半导体集成电路
US20050104734A1 (en) * 2003-11-17 2005-05-19 Maris Graube Short circuit detector for shield conductor in a fieldbus network
KR20130072089A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 집적회로
CN103227648A (zh) * 2012-01-26 2013-07-31 辉达公司 参考接地的单端信令

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2718259A1 (fr) * 1994-03-30 1995-10-06 Philips Composants Circuit régulateur fournissant une tension indépendante de l'alimentation et de la température.
US7061734B2 (en) * 2003-02-14 2006-06-13 Visteon Global Technologies, Inc. Class II bus negative transient protection
US6838907B1 (en) * 2003-02-27 2005-01-04 Marvell Semiconductor Israel Ltd. Supplying logic values for sampling on high-speed interfaces
TWI225727B (en) * 2003-05-22 2004-12-21 Cn 092113910
US20100237904A1 (en) * 2005-04-05 2010-09-23 Uniram Technology Inc. High Performance Output Drivers and Anti-Reflection Circuits
US7456655B1 (en) * 2005-05-16 2008-11-25 Marvell Israel (Misl) Ltd. System and process for overcoming wire-bond originated cross-talk
KR100651579B1 (ko) * 2005-11-15 2006-11-29 매그나칩 반도체 유한회사 이에스디 보호회로
US8144441B2 (en) * 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
TWI329407B (en) * 2007-02-16 2010-08-21 Richtek Technology Corp Charge pump regulator and method for producing a regulated voltage
US9448567B2 (en) * 2010-11-19 2016-09-20 Google Inc. Power management in single circuit HVAC systems and in multiple circuit HVAC systems
US9124461B2 (en) * 2011-07-18 2015-09-01 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for reducing jitter
US9337644B2 (en) * 2011-11-09 2016-05-10 Mediatek Inc. ESD protection circuit
US9343413B2 (en) 2012-05-18 2016-05-17 Globalfoundries Singapore Pte. Ltd. ESD protection for high voltage applications
US9921596B2 (en) * 2013-12-23 2018-03-20 Marvell Israel (M.I.S.L) Ltd Power supply noise reduction circuit and power supply noise reduction method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833344A (en) * 1986-02-07 1989-05-23 Plessey Overseas Limited Low voltage bias circuit
CN1357973A (zh) * 2000-11-02 2002-07-10 加利福尼亚微设备公司 终端电路及其方法
CN1380696A (zh) * 2001-04-11 2002-11-20 株式会社东芝 半导体集成电路
US20050104734A1 (en) * 2003-11-17 2005-05-19 Maris Graube Short circuit detector for shield conductor in a fieldbus network
KR20130072089A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 집적회로
CN103227648A (zh) * 2012-01-26 2013-07-31 辉达公司 参考接地的单端信令

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108282719A (zh) * 2018-02-07 2018-07-13 合肥联宝信息技术有限公司 一种声音信号的控制方法及设备
CN108282719B (zh) * 2018-02-07 2023-12-05 合肥联宝信息技术有限公司 一种声音信号的控制方法及设备
CN109358560A (zh) * 2018-12-17 2019-02-19 成都国腾实业集团有限公司 一种适用于高速采样系统的噪声抑制方法

Also Published As

Publication number Publication date
TWI551971B (zh) 2016-10-01
KR20150073875A (ko) 2015-07-01
TW201539172A (zh) 2015-10-16
CN104734687B (zh) 2019-07-12
US20150177773A1 (en) 2015-06-25
US9921596B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
CN104734687A (zh) 电源噪声降低电路和电源噪声降低方法
CN104852556B (zh) 对跨越隔离隔栅的通信中的瞬变进行抑制
US6624670B2 (en) High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization
US10530612B2 (en) Subscriber station for a bus system and method for reducing line-related emissions in a bus system
CN109714234B (zh) 用于经由差分总线传输数据的收发器单元
CN102016813A (zh) 用于平衡接收端电源负载的方法和系统
EP3188424B1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
CN105812014A (zh) 控制控制器局域网收发器电路的方法及其设备
KR20110060720A (ko) 출력 드라이버
CN103326315B (zh) 一种欠压保护电路以及高压集成电路
CN104038204A (zh) 数字信号隔离传输装置
CN101273322B (zh) 配电网络中的功率谐振消除
US20200264643A1 (en) Controller area network (can) transceiver
CN107437894B (zh) 过电压保护装置
CN210780766U (zh) 一种带复位功能的rs485全双工通信电路
CN211606512U (zh) 一种基于高速光耦的隔离接口电路
CN105809792B (zh) 用于远距离传输的电路以及生物识别装置、门禁系统
DE102019217729A1 (de) Sende-/Empfangseinrichtung für ein Bussystem und Verfahren zur Reduktion von leitungsgebundenen Emissionen in einem Bussystem
US6977540B2 (en) High-speed isolated port
US6618277B2 (en) Apparatus for reducing the supply noise near large clock drivers
DE19633723C1 (de) Verzögerungsarmer Pegelumsetzer mit Schutzschaltung
US20220416792A1 (en) Integrated circuit with output driver that compensates for supply voltage variations
CN113760802B (zh) 片上终端电路及存储器设备
CN109981138B (zh) 基于变压器和正向缓冲器的信号隔离传输方法及电路
US20130135037A1 (en) Voltage multiplying circuit, signal switch chip and impedance adjusting method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190712

Termination date: 20201223

CF01 Termination of patent right due to non-payment of annual fee