KR20150073875A - 파워 서플라이 노이즈 감소 회로 및 파워 서플라이 노이즈 감소 방법 - Google Patents

파워 서플라이 노이즈 감소 회로 및 파워 서플라이 노이즈 감소 방법 Download PDF

Info

Publication number
KR20150073875A
KR20150073875A KR1020140187479A KR20140187479A KR20150073875A KR 20150073875 A KR20150073875 A KR 20150073875A KR 1020140187479 A KR1020140187479 A KR 1020140187479A KR 20140187479 A KR20140187479 A KR 20140187479A KR 20150073875 A KR20150073875 A KR 20150073875A
Authority
KR
South Korea
Prior art keywords
voltage
power rail
rail
high voltage
current
Prior art date
Application number
KR1020140187479A
Other languages
English (en)
Inventor
아트시 리아브 벤
Original Assignee
마벨 이스라엘 (엠.아이.에스.엘) 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마벨 이스라엘 (엠.아이.에스.엘) 리미티드 filed Critical 마벨 이스라엘 (엠.아이.에스.엘) 리미티드
Publication of KR20150073875A publication Critical patent/KR20150073875A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F5/00—Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

파워 서플라이 노이즈 감소 회로 및 파워 서플라이 노이즈 감소 방법이 제공된다. 전송 라인을 통해 신호를 수신하도록 구성된 입력 노드를 포함하는 집적 회로가 제공된다. 이러한 집적 회로는 또한, 입력 노드를 집적 회로의 파워 레일에 전기적으로 결합시키도록 구성된 종단 회로를 포함한다. 집적 회로는 파워 레일에 결합된 회로 컴포넌트를 더 포함한다. 회로 컴포넌트는, 파워 레일 상의 전압이 고전압 임계치에 도달한다는 결정 혹은 고전압 임계치를 초과한다는 결정에 근거하여 파워 레일 상의 전류의 일부분을 누출시키도록 구성된다. 회로 컴포넌트는 또한, 파워 레일 상의 전압이 고전압 임계치보다 낮다는 결정에 근거하여 파워 레일 상의 전류의 더 작은 일부분을 누출시키도록 구성된다.

Description

파워 서플라이 노이즈 감소 회로 및 파워 서플라이 노이즈 감소 방법{POWER SUPPLY NOISE REDUCTION CIRCUIT AND POWER SUPPLY NOISE REDUCTION METHOD}
관련 출원에 대한 상호 참조
본 출원은 미국 가특허 출원번호 제61/920,166호(출원일: 2013년 12월 23일, 발명의 명칭: "Power Noise Clipping Scheme for DDR Interfaces")에 대해 우선권을 주장하며, 이러한 특허문헌은 그 전체가 참조로 본 명세서에 통합된다.
본 명세서에서 설명되는 기술은 일반적으로 통신 분야에 관한 것으로, 보다 구체적으로는 집적 회로 디바이스들 간의 전자 시그널링(electronic signaling)에 관한 것이다.
고속 데이터 통신 집적 회로(Integrated Circuit, IC) 다이(die)들은 구동기들과 수신기들을 모두 포함한다. 하나의 이러한 IC의 구동기는 신호 전송 라인을 통해 또 하나의 다른 IC의 수신기에 연결된다. 신호 전송 라인은, 예시적 실시예에서, 구동기를 수신기에 전기적으로 결합시키는 인쇄 회로(Printed Circuit, PC) 기판의 트레이스(trace)를 포함한다. 이러한 구동기 및 수신기 회로들은, 예를 들어, POD(Pseudo Open Drain, 의사 오픈 드레인) 종단 방식을 포함할 수 있는 더블 데이터 레이트(Double Data Rate, DDR) 인터페이스들에서 사용될 수 있다. DDR 인터페이스들은 타이밍 신호(timing signal)의 상승 및 하강 에지(rising and falling edges) 모두에서 데이터를 전송 및 수신하도록 구성된다.
앞서의 설명은 본 발명의 기술분야에서의 관련 기술의 전체적인 개관으로서 제시되는 것이며, 그 포함된 정보 중 어느 것도 본 특허 출원에 대비되는 종래 기술을 구성한다고 인정하는 것으로서 해석돼서는 안 된다.
파워 서플라이 노이즈 감소 회로(power supply noise reduction circuit) 및 파워 서플라이 노이즈 감소 방법(power supply noise reduction method)의 예들이 제공된다. 예시적인 집적 회로는, 전송 라인(transmission line)을 통해 신호를 수신하도록 구성된 입력 노드(input node)를 포함한다. 집적 회로는 또한, 입력 노드를 집적 회로의 파워 레일(power rail)에 전기적으로 결합시키도록 구성된 종단 회로(termination circuitry)를 포함한다. 집적 회로는 파워 레일에 결합된 회로 컴포넌트(circuit component)를 더 포함한다. 회로 컴포넌트는, 파워 레일 상의 전압이 고전압 임계치(high voltage threshold)에 도달한다는 결정 혹은 고전압 임계치를 초과한다는 결정에 근거하여 파워 레일 상의 전류의 일부분을 누출(bleed off)시키도록 구성된다. 회로 컴포넌트는 또한, 파워 레일 상의 전압이 고전압 임계치보다 낮다는 결정에 근거하여 파워 레일 상의 전류의 더 작은 일부분을 누출시키도록 구성된다.
또 다른 예로서, 집적 회로는, 집적 회로의 서브-회로(sub-circuit)에 동작 전압(operating voltage)을 제공하도록 구성된 코어 전압 레일(core voltage rail)을 포함한다. 집적 회로는 또한, 코어 전압 레일과 그라운드 레일(ground rail) 사이에 결합된 회로 컴포넌트를 포함한다. 회로 컴포넌트는, 코어 전압 레일 상의 전압이 고전압 임계치에 도달한다는 결정 혹은 고전압 임계치를 초과한다는 결정에 근거하여 코어 전압 레일 상의 전류의 일부분을 누출시키도록 구성된다. 회로 컴포넌트는 또한, 코어 전압 레일 상의 전압이 고전압 임계치보다 낮다는 결정에 근거하여 코어 전압 레일 상의 전류의 더 작은 일부분을 누출시키도록 구성된다.
또 다른 예로서, 방법이 제공되며, 이 방법은, 집적 회로의 입력 노드에서 신호를 수신하는 것을 포함하며, 여기서 집적 회로는 입력 노드를 집적 회로의 파워 레일에 전기적으로 결합시키도록 구성된 종단 회로를 포함한다. 본 방법은 또한, 파워 레일 상의 전압이 고전압 임계치에 도달함 혹은 고전압 임계치를 초과함을 결정하는 것을 포함한다. 파워 레일 상의 전압이 고전압 임계치에 도달한다는 결정 혹은 고전압 임계치를 초과한다는 결정에 응답하여 회로 컴포넌트에서 파워 레일 상의 전류의 일부분이 누출된다. 본 방법은 또한, 파워 레일 상의 전압이 고전압 임계치보다 낮음을 결정하는 것을 포함한다. 파워 레일 상의 전압이 고전압 임계치보다 낮다는 결정에 응답하여 회로 컴포넌트에서 파워 레일 상의 전류의 더 작은 일부분이 누출된다.
또 다른 예로서, 시스템이 제공되며, 이 시스템은 신호를 발생시키도록 구성된 구동기 회로 컴포넌트(driver circuit component)를 포함하는 전송-측 집적 회로(transmission-side integrated circuit)를 포함한다. 본 시스템은 또한, 전송 라인을 통해 신호를 수신하도록 구성된 입력 노드를 포함하는 수신기-측 집적 회로(receiver-side integrated circuit)를 포함하며, 여기서 전송 라인은 구동기 회로 컴포넌트를 입력 노드에 결합시킨다. 수신기-측 집적 회로는 또한, 수신기-측 집적 회로의 파워 레일에 입력 노드를 전기적으로 결합시키도록 구성된 종단 회로를 포함한다. 수신기-측 집적 회로는 또한, 파워 레일에 결합된 전기 회로 컴포넌트를 포함하고, 여기서 전기 회로 컴포넌트는, (ⅰ) 파워 레일 상의 전압이 고전압 임계치에 도달한다는 결정 혹은 고전압 임계치를 초과한다는 결정에 근거하여 파워 레일 상의 전류의 일부분을 누출시키도록 구성되고, 그리고 (ⅱ) 파워 레일 상의 전압이 고전압 임계치보다 낮다는 결정에 근거하여 파워 레일 상의 전류의 더 작은 일부분을 누출시키도록 구성된다.
도 1a는 본 개시내용의 실시예에 따른, 통신 시스템을 도시한 블록도이다.
도 1b는 본 개시내용의 실시예에 따른, 파워 레일 상의 전압에 따라 파워 레일에서 누출된 전류의 양을 보여주는 그래프이다.
도 2는 본 개시내용의 실시예에 따른, 파워 레일에 직렬로 결합된 다이오드 및 저항기를 포함하는 수신기-측 IC 다이를 도시한 블록도이다.
도 3은 본 개시내용의 실시예에 따른, 통신 시스템을 도시한 블록도이며, 여기서 전송기-측 IC 다이는 복수의 구동기들을 포함하고 있고 수신기-측 IC 다이는 복수의 수신기들을 포함하고 있다.
도 4는 본 개시내용의 실시예에 따른, 동일한 파워 레일에 연결된 복수의 수신기들을 포함하는 수신기-측 IC 다이를 도시한 블록도이다.
도 5는 본 개시내용의 실시예에 따른, 코어 전압 레일 및 (코어 전압 레일 상의 전류의 일부분을 누출시키도록 구성된) 클립핑 회로를 포함하는 수신기-측 IC 다이를 도시한 블록도이다.
도 6은 본 개시내용의 실시예에 따른 방법의 단계들을 도시한 흐름도이다.
도 1a는 본 개시내용의 실시예에 따른, 통신 시스템(100)을 도시한 블록도이다. 시스템(100)에서, 제 1 집적 회로(IC) 다이(102)는 전송 라인(106)을 통해 제 2 IC 다이(108)에 신호를 전송하기 위한 구동기(104)를 포함한다. 제 2 IC 다이(108)는 입력 노드(107)에서 신호를 수신한다. 수신기(116)의 입력 단자는 입력 노드(107)에 결합되고, 이에 따라 수신기(116)는 그 전송된 신호를 수신할 수 있게 된다. 일 실시예에서, 통신 시스템(100)은 전송 라인(106)에 대해 병렬 종단(parallel termination)을 사용한다. 따라서, 도 1a에 제시된 바와 같이, 전송 라인(106)은 종단 회로(114)를 통해 제 2 IC 다이(108)의 파워 레일(112)에 결합된다. 본 개시내용의 실시예에서, 전송 라인(106)은 제 1 IC 다이(102) 및 제 2 IC 다이(108)를 전기적으로 결합시키는 인쇄 회로 기판(Printed Circuit Board, PCB) 트레이스를 포함한다. 파워 레일(112)은 제 2 IC 다이(108)의 내부 파워 레일이며, 다이(108)가 결합되어 있는 PCB(140)의 일부가 아니다. 제 1 IC 다이(102) 및 제 2 IC 다이(108)를 포함하는 시스템(100)의 컴포넌트들이 PCB(140) 상에 장착된다.
도 1a에 예시된 본 개시내용의 실시예에서, 종단 회로(114)는 제 2 IC 다이(108) 상에 포함되며 다이(108)의 입력 노드(107)를 다이(108)의 파워 레일(112)에 결합시킨다. 이러한 종단 기법은 POD(Pseudo Open Drain) 종단 기법으로서 지칭될 수 있다. 다이(108) 상에 포함된 종단 회로(114)는 "ODT(On-Die Termination, 온-다이 종단)" 회로로서 알려져 있다. 본 개시내용의 다른 실시예들에서, 종단 회로(114)는 오프-다이(off-die)로 위치한다. 일 실시예에서, 종단 회로(114)는 전송 라인(106)과 수신기(116) 간의 임피던스 매칭(impedance matching)을 제공한다. 구체적으로, 종단 회로(114)는 수신기(116)에서의 입력 임피던스가 (수신기(116)에서 신호 반사(signal reflection)들을 방지하거나 또는 감소시킬 목적을 갖는) 특정 임피던스 값에 설정되도록 하는 그러한 임피던스 값을 갖는다. 이러한 신호 반사들은 구동기(104)에 의해 전송되는 신호에 왜곡(distortions)이 일어나도록 하며, 아울러 구동기(104)로부터 수신기(116)로의 신호 전송의 품질 및 신뢰성에 부정적인 영향을 미친다.
IC 다이(108)의 파워 레일(112)은 다이(108)의 다양한 컴포넌트들에 동작 전압을 제공하도록 구성된다. 도 1a에 예시된 본 개시내용의 실시예에서, 파워 레일(112)은 오프-다이 PCB(140)의 파워 서플라이 전압(Vbrd)(110)에 결합된다. 따라서, PCB(140)는 파워 서플라이 전압(Vbrd)(110)을 통해 제 2 IC 다이(108)에 파워 공급을 제공한다. 특정 조건 하에서, 파워 레일(112) 상에 노이즈가 형성될 수 있다. 예를 들어, 구동기(104)에 의해 전송되는 신호의 토글링(toggling)은 결과적으로, 전송 라인(106) 상의 전류 프로파일(current profile)이 파워 레일(112) 상에 노이즈를 일으키도록 할 수 있다. 이러한 노이즈는 파워 레일(112) 상의 전압이 그 공칭 값(nominal value)으로부터 변하게 한다. 본 개시내용의 실시예에서, 오프-다이 PCB(140)로부터의 파워 서플라이 전압(Vbrd)(110)은 특정된 직류(Direct Current, DC) 전압과 동일하며, 파워 레일(112)에서의 노이즈는 파워 레일(112)에서의 전압이 특정 노이즈 양(amount)에 따라 공칭 DC 전압으로부터 변하게 한다.
도 1a에 예시된 본 개시내용의 실시예에서, 파워 레일(112) 상의 노이즈는 파워 레일(112) 상의 전압이 임의의 바람직하지 않은 고전압 상태에 있게 하며, 이 경우 전압은 파워 레일(112) 상에서 존재해야하는 공칭 전압을 초과하게 된다. 파워 레일(112) 상의 전압은 예컨대, 파워 레일(112) 상의 전압이 고전압 임계치에 도달하는 것 혹은 고전압 임계치를 초과하는 것에 근거하여 고전압 상태에 있는 것으로 결정될 수 있다. 일 실시예에서, 파워 레일(112) 상의 노이즈는 공진 특성(resonance characteristic)을 가지는바, 이는 "공진 노이즈(resonance noise)"로 명명될 수 있다. 이러한 공진 노이즈는 파워 레일(112) 상의 전압이 특정 주파수 또는 복수의 상이한 주파수들에서 최대 전압과 최소 전압 사이를 진동(oscillate)하게 한다. 파워 레일(112) 상의 이러한 진동하는 전압들은 고전압 임계치에 도달하거나 고전압 임계치를 초과하는 전압들을 포함한다.
파워 레일(112) 상의 노이즈는 종단 회로(114)를 통해 입력 노드(107)에서 신호에 커플링(coupling)될 수 있고, 커플링된 노이즈는 신호를 왜곡시키며 신호에 바람직하지 않은 공진을 일으킨다. 이러한 파워 레일(112)로부터의 노이즈가 신호에 커플링되는 것을 억제하기 위해, 제 2 IC 다이(108)는 회로 컴포넌트(120)를 포함한다. 도 1a에 제시된 바와 같이, 회로 컴포넌트(120)는 파워 레일(112)에 직접 연결된 제 1 단자, 그리고 다이(108)의 그라운드 레일에 직접 연결된 제 2 단자를 포함한다. 본 개시내용의 실시예에서, 회로 컴포넌트(120)는 수동 전기 회로 컴포넌트이며, 따라서 저항기, 다이오드, 커패시터, 다른 수동 전기 회로 컴포넌트, 또는 이러한 수동 전기 회로 컴포넌트들의 다양한 조합들을 포함할 수 있다. 본 개시내용의 또 다른 실시예에서, 회로 컴포넌트(120)는 능동 전기 회로 컴포넌트이며, 따라서 하나 이상의 트랜지스터들, 다른 능동 전기 회로 컴포넌트 또는 이러한 능동 전기 회로 컴포넌트들의 다양한 조합들을 포함할 수 있다. 본 개시내용의 다른 실시예에서, 회로 컴포넌트(120)는 하나 이상의 수동 전기 회로 컴포넌트들 및 하나 이상의 능동 전기 회로 컴포넌트들을 포함한다. 일 실시예에서, 수동 및/또는 능동 전기 회로 컴포넌트들은 예컨대, 포토리소그래픽 또는 유사한 회로 제조의 일부로서 IC 다이(108)에 통합될 수 있다.
상기 설명된 바와 같이, 노이즈가 파워 레일(112) 상에 존재하는 기간 동안, 파워 레일(112) 상의 전압은 고전압 상태에 있을 수 있고, 이 경우 파워 레일(112) 상의 전압은 고전압 임계치에 도달하거나 혹은 고전압 임계치를 초과한다. 이러한 기간 동안, 회로 컴포넌트(120)는 파워 레일(112) 상의 전류의 일부분을 누출시킴으로써 파워 레일(112) 상의 전압을 낮춘다. 전압은 고전압 임계치보다 낮은 값으로 낮아지게 되고, 따라서 파워 레일(112) 상의 전압은 고전압 상태로부터 벗어나게 된다. 파워 레일(112) 상의 전압이 고전압 임계치보다 크거나 또는 고전압 임계치와 동일하다는 것에 의해 파워 레일(112) 상의 노이즈가 입증(evidence)되기 때문에, 이와 같이 전압을 낮추는 것은 파워 레일(112) 상의 노이즈를 효과적으로 감소시킨다. 파워 레일(112) 상의 노이즈를 감소시킴으로써, 종단 회로(114)를 통해 파워 레일(112)로부터의 노이즈가 신호에 커플링되는 것이 억제된다. 회로 컴포넌트(120)는, 파워 레일(112) 상의 전압을 감소시키기 위해 그리고 입력 노드(107)에서 파워 레일(112)로부터의 노이즈가 신호에 커플링되는 것을 억제하기 위해, 의도적으로 파워 레일(112)로부터 전류의 누설이 일어나도록 함에 유의해야 한다.
파워 레일(112) 상의 전압이 고전압 임계치보다 낮은 기간 동안, 노이즈는 파워 레일(112) 상에 존재하지 않는다. 이러한 기간 동안, 파워 레일(112) 상의 전압은 그 공칭 값에 더 가깝거나 또는 공칭 값과 동일하며, 이러한 공칭 값은 오프-다이 PCB(140)로부터 파워 서플라이 전압(Vbrd)(110)에 의해 공급되는 DC 전압과 동일하다. 이러한 상황에서, 회로 컴포넌트(120)는 파워 레일(112) 상의 전류의 더 작은 일부분을 누출시키도록 구성된다. 파워 레일(112) 상의 전압은 이러한 전류의 더 작은 일부분을 누출시키는 것에 의해 현저하게 영향을 받지 않으며, 파워 레일(112) 상의 전압은 단지 작고 의미 없는 양만큼 낮아질 수 있다. 따라서, 회로 컴포넌트(120)는 파워 레일(112) 상의 전압을 조절(regulate)하기 위해 지속적으로 동작하는 것이 아니라, 오직 전압이 고전압 임계치에 도달했거나 혹은 고전압 임계치를 초과하게 되는 그러한 상황에서만 전압을 현저하게 낮추기 위해 동작한다. 회로 컴포넌트(120)는 파워 레일(112) 상의 전압을 조절하도록 구성된 종래의 전압 조절기(voltage regulator)를 포함하지 않는다. 이러한 종래의 전압 조절기들은 회로 컴포넌트에서의 전압 레벨을 항상 일정하게 유지시키도록 설계되어 있고, 앞서 설명된 바와 같이 본 발명의 회로 컴포넌트(120)는 파워 레일(112) 상의 전압을 조절하기 위해 지속적으로 동작하지 않는다.
일 실시예에서, 파워 레일(112)에서 누출되는 전류의 양은 파워 레일(112) 상의 전압에서의 변화에 응답하여 선형적으로 변하지 않음에 유의해야 한다. 구체적으로, 전압이 고전압 임계치보다 낮은 경우에 누출되는 더 적은 양의 전류는 상당히 작다(예컨대, 마이크로암페어 범위 내에 있으며 일반적으로는 1mA보다 작음). 파워 레일(112) 상의 전압이 고전압 임계치보다 높은 경우에 누출되는 더 많은 양의 전류는 앞서의 더 적은 양의 전류보다 현저하게 더 크며, 예를 들면 5mA 내지 15mA의 범위 내에 있을 수 있다. 따라서, 파워 레일(112) 상의 전압이 고전압 임계치보다 낮은 경우, 파워 레일(112)에서 누출되는 전류는 상대적으로 작으며, 전압이 고전압 임계치에 도달한 경우 혹은 고전압 임계치를 초과한 경우 누출되는 전류는 그 양에 있어서 현저하게 증가한다. 이러한 것이 도 1b의 예시적인 그래프(150)에 제시되어 있는바, 도 1b는 본 개시내용의 실시예에 따른, 파워 레일(112) 상의 전압에 따라 파워 레일(112)에서 누출된 전류의 양을 도시한다. 앞서 언급한 바와 같이, 일 실시예에서, 파워 레일(112) 상의 전압은, 파워 레일(112)에서 더 적은 양의 전류가 누출되는 경우, 단지 작고 의미 없는 양만큼만 낮아지지만, 파워 레일(112)에서 더 많은 양의 전류가 누출되는 경우, 파워 레일(112) 상의 전압은 현저하게 낮아진다. 따라서, 파워 레일(112) 상의 전압에서의 감소는 비선형적임에 유의해야 하며, 일 실시예에서 파워 레일(112) 상의 전압이 고전압 임계치에 도달한 경우 혹은 고전압 임계치를 초과한 경우, 전압 감소의 크기는 현저하게 증가한다는 것에 유의해야 한다.
회로 컴포넌트(120)는 입력 노드(107)에서 신호에 커플링된 노이즈를 제거하지 않는다는 것 혹은 필터링하지 않는다는 것에 유의해야 한다. 이와는 달리, 앞에서 설명된 바와 같이, 회로 컴포넌트(120)는, 파워 레일(112) 상의 전압이 고전압 임계치에 도달한 것으로 결정되는 경우 혹은 고전압 임계치를 초과한다고 결정되는 경우 파워 레일(112) 상의 전압을 낮춤으로써, 파워 레일(112) 상의 노이즈를 감소시킨다. 파워 레일 상의 전압이 고전압 상태에 있는 경우 전류를 누출시킴으로써, 회로는 파워 레일 상의 공진 노이즈를 감쇠(decay)시키기 위해 효과적으로 동작한다.
본 개시내용의 일 실시예에서, 시스템(100)은 더블 데이터 레이트(DDR) 데이터 전송을 구현하는데 사용된다. 본 실시예에서, IC 다이들(102, 108)은 DDR 인터페이스들(예컨대, DDR4 인터페이스들)의 일부를 포함한다. 예를 들어, 일 실시예에서 구동기(104)는, 전송 라인(106)을 통해 제 2 IC 다이(108)에 대한 DQS 클럭 신호를 구동시키도록 구성된 DQS 구동기이다. 구동기(104)는 또한, 제 2 IC 다이(108)에 대한 데이터 신호를 구동시키도록 구성된 데이터 구동기일 수 있다. 또한, 이러한 실시예에서, 수신기(116)는 DQS 클럭 신호를 수신하도록 구성된 DQS 수신기이거나 혹은 데이터 신호를 수신하도록 구성된 데이터 수신기일 수 있다. 시스템(100)이 DDR 데이터 전송에 한정되지 않음에 유의해야 한다.
도 2는 본 개시내용의 실시예에 따른, 파워 레일(212)에 직렬로 결합된 다이오드(220) 및 저항기(221)를 포함하는 수신기-측 IC 다이(208)를 도시한 블록도이다. 도 2에 도시된 통신 시스템(200)에서, 전송기-측 IC 다이(202)는 전송 라인(206)을 통해 수신기-측 IC 다이(208)에 대한 신호를 구동시키기 위한 구동기(204)를 포함한다. 수신기-측 IC 다이(208)는 입력 노드(207)에서 신호를 수신하며, 입력 노드(207)는 수신기(216)의 입력 단자에 결합되어 있다. 저항기(214)는 수신기-측 IC 다이(208)의 파워 레일(212)과 입력 노드(207) 사이에 결힙된다. 저항기(214)는 수신된 신호를 종단시키는데 사용되며, 수신기(216)의 입력 임피던스가 전송 라인(206)의 특성 임피던스에 매칭되도록 하는 그러한 임피던스 값을 갖는다.
수신기-측 IC 다이(208)의 파워 레일(212)은 오프-다이 PCB의 파워 서플라이 전압(Vbrd)(210)로부터 전압을 수신한다. 파워 레일(212) 상의 노이즈를 억제하기 위해 그리고 이에 따라 파워 레일(212)로부터의 노이즈가 저항기(214)를 통해 신호에 커플링되는 것을 억제하기 위해, 수신기-측 IC 다이(208)는 파워 레일(212)에 직렬로 결합되는 다이오드(220) 및 저항기(221)를 포함한다. 도 2에 예시되는 본 개시내용의 일 실시예에서, 다이오드(220)와 저항기(221)는 수신기-측 IC 다이(208)의 파워 레일(212)과 그라운드 레일(218) 사이에 결합된다.
다이오드(220)와 저항기(221)는, 파워 레일(212) 상의 전압이 고전압 임계치에 도달한 경우 혹은 고전압 임계치를 초과한 경우, 파워 레일(212) 상의 전류 중 일부를 누출시키도록 구성된다. 아래에 더 상세히 설명되는 바와 같이, 일 실시예에서, 고전압 임계치는, 다이오드(220)에 의해 부과된다. 예를 들면, 일 실시예에서, 고전압 임계치는 다이오드(220)의 무릎 전압(knee voltage)(즉, 컷-인 전압(cut-in voltage)) 및/또는 다이오드(220)의 하나 이상의 다른 파라미터들에 기반을 둔다. 파워 레일(212) 상의 전류를 누출시키는 것은, 파워 레일(212) 상의 전압을, 다이오드(220)에 의해서 부과되는 고전압 임계치보다 낮은 임의의 조절되지 않은 전압(unregulated voltage)까지 낮춘다. 파워 레일(212) 상의 전압은, 칩(208) 내에 종래의 전압 조절기(voltage regulator)가 없음을 입증하기 위해, 그리고 낮추어진 전압이 다양한 인자들(예컨대, 시스템(200)의 온도, 오프-다이 PC 기판으로부터 수신된 파워 서플라이 전압(Vbrd)(210), 기타 등등)에 근거하여 변할 수 있음을 나타내기 위해, "조절되지 않은 전압(unregulated voltage)"까지 낮추어 진다고 말할 수 있다. 파워 레일(212) 상의 고전압 상태는 파워 레일(212) 상의 노이즈의 결과이기 때문에, 전압을 낮추는 것은 파워 레일(212) 상의 노이즈를 감소시키며, 이에 따라, 파워 레일(212)로부터 신호에 커플링되는 노이즈의 양을 감소시킨다. 다이오드(220)와 저항기(221)는 또한, 파워 레일(212) 상의 전압이 고전압 임계치보다 낮은 경우, 파워 레일(212) 상의 전류의 더 작은 일부분을 누출시키도록 구성된다. 전류의 더 작은 일부분이 누출되는 경우, 파워 레일(212) 상의 전압은 현저하게 영향을 받지 않는다. 파워 레일(212)에서 누출되는 전류의 양은 비-선형적임에 유의해야 하며, 이 경우 파워 레일(212) 상의 전압이 고전압 임계치에 도달한 경우 혹은 고전압 임계치를 초과한 경우 현저하게 큰 점프(jump)가 일어남에 유의해야 한다.
본 개시내용의 일 실시예에서, 다이오드(220)와 저항기(221)는, 파워 레일(212) 상의 전압이 고전압 임계치에 도달할 때 혹은 고전압 임계치를 초과할 때, 파워 레일(212) 상의 전압이 고전압 임계치보다 낮을 때와 비교하여, 파워 레일(212) 상에 현저하게 더 큰 조절되지 않은 전류량(unregulated quantity of current)을 누출시키도록 구성된다. 파워 레일(212)에서 누출되는 전류는, 칩(208) 내에 종래의 전류 조절기(current regulator)가 없음을 입증하기 위해, 그리고 누출된 전류의 양이 다양한 인자들(예컨대, 시스템(200)의 온도, 오프-다이 PC로부터 수신된 파워 서플라이 전압(Vbrd)(210), 기타 등등)에 근거하여 변할 수 있음을 나타내기 위해, "조절되지 않은 전류량(unregulated quantity of current)"인 것으로 말할 수 있다.
다이오드(220)는 고전압 임계치에 비교되는 파워 레일(212) 상의 전압에 근거하여, 상이한 양의 전류 누출을 가능하게 한다. 본 개시내용의 일 실시예에서, 파워 레일(212) 상의 전압이 고전압 임계치보다 낮은 경우, 다이오드(220) 양단의 전압은 다이오드(220)의 무릎 전압(즉, 컷-인 전압)보다 낮으며, 그리고 다이오드(220)는 상대적으로 적은 양의 전류만을 전도시킬 수 있다. 다이오드(220)의 무릎 전압은, 다이오드(220)가 현저하게 많은 양의 전도를 시작하게 되는 다이오드(220) 양단의 순방향 전압을 정의하며, 이는 다이오드(220)에 포함된 p-n 접합의 장벽 전위와 동일할 수 있다. 이러한 상황에서, 상대적으로 적은 양의 전류가 파워 레일(212)로부터 누출되며, 그리고 파워 레일(212) 상의 전압은 이러한 전류의 누출에 의해서 현저하게 영향을 받지 않는다. 상대적으로 적은 양의 전류는 마이크로암페어의 범위 내에 있을 수 있으며, 일반적으로는 예컨대, 1mA보다 작을 수 있다. 이와는 대조적으로, 파워 레일(212) 상의 전압이 고전압 임계치보다 큰 경우, 다이오드(220) 양단의 전압은 무릎 전압보다 높으며, 그리고 다이오드(220)는 현저하게 많은 양의 전류를 전도시킬 수 있다. 더 많은 양의 전류는 예컨대, 5mA 내지 15mA의 범위 내에 있을 수 있다. 이러한 상황에서, 더 많은 양의 전류가 파워 레일(212)에서 누출되며, 파워 레일(212) 상의 전압은 이러한 전류의 누출로 인해 낮아지게 된다. 일 실시예에서, 고전압 임계치는 다이오드(220)의 무릎 전압에 기반을 둔다. 이러한 실시예에서, 고전압 임계치는, 다이오드(220) 양단의 순방향 전압이 다이오드(220)의 무릎 전압에 도달하게 하거나 혹은 다이오드(220)의 무릎 전압을 초과하게 하는 그러한 파워 레일(212) 상의 전압이다. 다른 실시예에서, 고전압 임계치는 다이오드(220)의 하나 이상의 다른 파라미터들(예컨대, 다이오드(220)의 크기, 다이오드(220)의 물질들, 기타 등등)에 기반을 두고 있다.
본 개시내용의 실시예에서, 다이오드(220)의 크기 및/또는 다른 파라미터들은, 고전압 임계치에 도달하거나 혹은 고전압 임계치를 초과한 파워 레일(212) 상의 전압에서만 더 많은 전류량의 전도가 일어날 수 있도록 하는데 최적화되어 있다. 다이오드(220)와 저항기(221)에 의한 전압을 낮추는 기능은, 파워 레일(212) 상의 전압이 고전압 임계치보다 높은 그러한 상황에서만 활성화됨에 유의해야 한다. 따라서, 이러한 컴포넌트들(220, 221)은 파워 레일(212) 상의 전압을 조절하기 위해 지속적으로 동작하는 것이 아니라, 오직 전압이 고전압 임계치에 도달했거나 혹은 고전압 임계치를 초과하게 되는 그러한 상황에서만 전압을 낮추도록 동작한다. 파워 레일(212) 상의 전압이 고전압 임계치에 있거나 혹은 고전압 임계치보다 큰 경우 파워 레일(212) 상의 전압을 낮추는 것은 파워 레일(212) 상의 전압 노이즈 및 전압 공진을 억제하는 것을 돕는다.
저항기(221)는 다이오드(220) 및 저항기(221)를 통해 파워 레일(212)에서 누출되는 전류량을 제한한다. 앞서 설명된 바와 같이, 다이오드(220) 및 저항기(221)는 입력 노드(207)에서 파워 레일(212)로부터의 노이즈가 신호에 커플링되는 것을 억제하기 위해 의도적으로 파워 레일(212)로부터 전류의 누설을 일으킨다. 본 개시내용의 실시예에서, 저항기(221)의 저항값은 노이즈가 신호에 커플링되는 것을 적절히 억제하기 위해 그리고 또한 허용가능한 값에서 전류의 누설을 유지시키기 위해 선택된다. 파워 레일(212)이 1.2V 내지 5.0V 범위 내의 공칭 전압을 갖는 예들에서, 저항기(221)의 저항값은 예를 들어, 30옴(ohms) 내지 50옴 범위 내에 있다. 이러한 저항값들은 단지 예들이며 다른 예들에서는 더 큰 저항값 혹은 더 작은 저항값이 사용됨에 유의해야 한다.
파워 레일(212)에 직렬로 결합된 다이오드(220) 및 저항기(221)의 사용은 단지 예이다. 본 개시내용의 또 다른 실시예에서, 다이오드(220)는 사용되지 않고, 대신에, 단지 저항만이 파워 레일(212)과 그라운드 레일(218) 사이에 결합된다. 본 개시내용의 또 다른 실시예에서, 저항기(221)는 사용되지 않고, 대신에, 단지 다이오드만이 파워 레일(212)과 그라운드 레일(218) 사이에 결합된다. 다른 예들에서는 다이오드(220) 및/또는 저항기(221) 대신에 다른 컴포넌트들이 사용된다. 다른 컴포넌트들은 앞서 설명된 바와 같이, 하나 이상의 수동 전기 회로 컴포넌트들 및/또는 하나 이상의 능동 전기 회로 컴포넌트들을 포함할 수 있다.
도 3은 본 개시내용의 실시예에 따른, 통신 시스템(300)을 도시한 블록도이며, 여기서 전송기-측 IC 다이(302)는 복수의 구동기들(304A, 304B)을 포함하고 있으며, 수신기-측 IC 다이(308)는 복수의 수신기들(316A, 316B)을 포함하고 있다. 통신 시스템(300)에서, 전송기-측 IC 다이(302)는 제 1 신호를 제 1 전송 라인(306A)을 통해 수신기-측 IC 다이(308)에 전송하기 위한 구동기(304A)를 포함한다. 전송기-측 IC 다이(302)는 또한, 제 2 신호를 제 2 전송 라인(306B)을 통해 수신기-측 IC 다이(308)에 전송하기 위한 구동기(304B)를 포함한다. 수신기-측 IC 다이(308)는 제 1 입력 노드(307A)에서 제 1 신호를 수신하고, 제 2 입력 노드(307B)에서 제 2 신호를 수신한다. 입력 노드(307A) 및 입력 노드(307B)는 수신기(316A)의 입력 단자 및 수신기(316B)의 입력 단자에 각각 결합된다. 수신기-측 IC 다이(308)의 파워 레일(312)과 입력 노드(307A) 사이에는 저항기(314A)가 결합되고, 파워 레일(312)과 입력 노드(307B) 사이에는 저항기(314B)가 결합된다. 저항기(314A) 및 저항기(314B)는 구동기(304A)로부터 수신된 신호 및 구동기(304B)로부터 수신된 신호를 각각 종단(terminate)시키기 위해 사용된다.
수신기-측 IC 다이(308)의 파워 레일(312)은 오프-다이 PCB(off-die PCB)(350)의 파워 서플라이 전압(Vbrd)(310)으로부터 전압을 수신한다. 일 실시예에서, IC 다이들(302, 308)을 포함하는 시스템(300)의 컴포넌트들이 PCB(350) 상에 장착된다. 본 개시내용의 실시예에서, 파워 레일(312)과 파워 서플라이 전압(Vbrd)(310) 간의 연결은 기생 인덕턴스(parasitic inductance)를 갖고, 따라서 도 3은 파워 레일(312)과 파워 서플라이 전압(Vbrd)(310) 사이에 직렬로 연결된 인덕터(inductor)(340)를 도시한다. 파워 서플라이 전압(Vbrd)(310)과 인덕터(inductor)(340)는 일 실시예에서 이들 컴포넌트들(310, 340)이 다이(308) 상에 포함되지 않음을 표시하기 위해 점선의 박스들 내에 포함되어 있다. 기생 인덕턴스는 다이(308)를 PCB(350)에 결합시킬 때 사용되는 패키지의 컴포넌트들 및/또는 PCB(350)의 비아들에 의해 일어난다.
앞에서 설명된 바와 같이, 특정 조건 하에서 파워 레일(312) 상에는 노이즈가 형성될 수 있다. 앞에서 설명된 바와 같이, 파워 레일(312) 상에 형성된 노이즈는 공진 노이즈일 수 있다. 예를 들어, 공진 노이즈는, 구동기들(304A, 304B)에 의해 전송된 신호들 중 하나 이상의 신호들의 토글링(toggling)의 결과로서 파워 레일(312) 상에 형성될 수 있다. 신호 토글링에 의해 일어난 노이즈의 양은 구동기들(304A, 304B)에 의해 전송된 신호들이 동시에 토글링할 때 증가한다. 신호들의 동시 토글링에 의해 일어나는 노이즈는, 구동기들(304A, 304B)의 동시 스위칭 출력(Simultaneous Switching Output)(SSO)들로 인해 발생되는 "동시 스위칭 노이즈(Simultaneous Switching Noise)"(SSN)로서 알려져 있다. 일 실시예에서, 토글링하는 신호 혹은 신호들의 결과로서 발생되는 파워 레일(312) 상의 노이즈의 양은, 파워 레일(312)과 파워 서플라이 전압(310) 간의 연결에서의 기생 인덕턴스의 양, 그리고 다이(308)의 내부 커패시턴스의 양에 기반을 두고 있다. 예를 들어, 파워 레일(312)과 파워 서플라이 전압(310) 간의 연결에서의 기생 인덕턴스가 더 커지면 결과적으로 파워 레일(312) 상에 더 많은 양의 노이즈가 일어나게 할 수 있다. 유사하게, 다이(308)의 내부 커패시턴스가 더 작아지면 결과적으로 파워 레일(312) 상에 더 많은 양의 노이즈가 일어나게 할 수 있다. 일 실시예에서, 파워 레일(312) 상의 노이즈는 또한, 수신기들(316A, 316B) 중 하나 이상의 수신기의 상태 스위칭의 결과일 수 있음에 유의해야 한다. 수신기에 결합된 라인 상의 신호가 하이 상태(high state)로 스위칭하는 경우, 이러한 스위칭에 의해 일어나는 라인 상의 전압 노이즈는, 일 실시예에서, 렌츠의 법칙(Lenz's law)에 따라, 해당 라인으로부터 종단 회로(예를 들어, 도 3의 저항기들(314A, 314B))를 통해 파워 레일(312)에 커플링될 수 있다.
본 개시내용의 실시예에서는, 노이즈가 파워 레일(312)로부터 저항기들(314A, 314B)을 통해 신호들에 커플링되는 것을 막기 위해, 수신기-측 IC 다이(308)는 파워 레일(312)과 그라운드 레일(318) 사이에 결합된 다이오드(320) 및 저항기(321)를 포함한다. 다이오드(320) 및 저항기(321)는 파워 레일(312) 상의 전압이 고전압 임계치에 도달한 것 혹은 고전압 임계치를 초과한 것에 근거하여 파워 레일(312) 상의 전류의 일부분을 누출시키도록 구성된다. 일 실시예에서, 고전압 임계치는, 다이오드(320)에 의해 부과되는바, 예를 들어, 앞에서 설명된 바와 같이, 다이오드(320)의 무릎 전압 및/또는 다이오드(320)의 하나 이상의 다른 파라미터들에 기반을 둘 수 있다. 전류의 이러한 일부분의 누출은 파워 레일(312) 상의 전압을 클립핑(clipping)하고, 이에 따라 전압이 어떤 전압 레벨을 초과하는 것을 막는다. 파워 레일(312) 상의 전압의 클립핑은 전압을 고전압 임계치 아래로 낮추는바, 이에 따라 고전압 상태로부터 전압을 제거하고 뿐만 아니라 공진 노이즈를 억제한다. 다이오드(320)와 저항기(321)는 또한, 파워 레일(312) 상의 전압이 고전압 임계치보다 낮을 때 파워 레일(312) 상의 전류의 더 작은 일부분을 누출시키도록 구성된다. 전류의 더 작은 일부분의 누출은 파워 레일(312) 상의 전압에 현저하게 영향을 미치지 않는다.
본 개시내용의 일 실시예에서, 다이오드(320) 및 저항기(321)에 의해 누출된 전류의 양은, 전송기-측 IC 다이(302)의 구동기들(304a, 304b)에 근거하여 최적화된다. 예를 들어, 만약 구동기들(304a, 304b)이 그 전송되는 신호들로 하여금 동시에 토글링하도록 할 것이 예측된다면, 그리고 이러한 상태가 결과적으로 수신측에서의 파워 레일(312) 상에 높은 노이즈 레벨을 일으킬 것이 예측된다면, 이에 따라 다이오드(320) 및/또는 저항기(321)의 파라미터들이 설계된다. 이러한 예에서, 높은 노이즈 레벨은 결과적으로, 파워 레일(312) 상의 전압이 고전압 임계치보다 현저하게 더 높아지게 할 수 있다. 결과적으로, 고전압 임계치 아래로 전압을 낮추기 위해, 뿐만 아니라 가능한 공진 노이즈를 억제하기 위해, 상대적으로 많은 양의 전류가 파워 레일(312)로부터 누출되고, 그리고 저항기(321)의 저항값은 이러한 목적에 근거하여 설계된다(예를 들어, 상대적으로 많은 양의 전류를 누출시키기 위해 상대적으로 작은 저항값이 선택됨). 대안적으로, 만약 구동기들(304A, 304B)이 그 전송되는 신호들로 하여금 동시에 토글링하도록 하지 않을 것이 예측된다면, 혹은 파워 레일(312) 상의 전압이 고전압 임계치 값보다 더 높아지지 않을 것이 예측된다면, 저항기(321)의 저항값은 파워 레일(312)로부터 더 적은 양의 전류를 누출하도록 설계된다.
도 3의 예시된 본 개시내용의 실시예는, 2개의 구동기들(304A, 304B)을 갖는 전송기-측 IC 다이(302), 그리고 2개의 수신기들(316a, 316b)을 갖는 수신기-측 IC 다이(308)를 도시한다. 또한, 도 3에서, 다이오드(320) 및 저항기(321)는, 파워 레일(312)로부터의 노이즈가 전송 라인들(306A, 306B)을 통해 수신된 신호들에 커플링되는 것을 억제하기 위해 집합적으로 단일 클립핑 회로 컴포넌트를 구성한다. 하지만, 본 개시내용의 다른 실시예들에서, 다이(302)는 2개보다 많은 구동기들을 포함하고, 다이(308)는 2개보다 많은 수신기들을 포함한다. 이와 같은 예들에서, 하나 보다 많은 클립핑 회로 컴포넌트는, 파워 레일(312)로부터의 노이즈가 신호들에 커플링되는 것을 억제하기 위해 사용될 수 있다. 예를 들어, 전송기-측 다이(302)가 16개의 구동기들을 포함하고 수신기-측 다이(308)가 16개의 수신기들을 포함하는 예에서, 파워 레일(312)과 그라운드 레일(318) 사이에는 2개의 클립핑 회로 컴포넌트들이 결합된다. 이러한 2개의 클립핑 컴포넌트들은, 일 실시예에서, 원하는 클립핑을 달성하기 위해 서로 병렬로 연결된다. 클립핑 회로 또는 회로들이 수신기-측 IC 다이(308) 상에 포함되도록 설계할 때, 전송-측 IC 다이(302)에 포함된 구동기들의 수 그리고/또는 이러한 구동기들에 의해 일어나는 노이즈의 양이 고려될 수 있다. 다이(308) 상에 포함된 클립핑 회로들의 수 및 클립핑 회로들의 파라미터들은 이러한 인자들에 근거하여 최적화될 수 있다.
도 4는 수신기-측 IC 다이(508)를 도시한 블록도이고, 여기서 수신기-측 IC 다이(508)는 출력들(517A, 518B)을 각각 발생시키도록 구성된 복수의 수신기들(516A, 516B)을 포함하고 있다. 일 실시예에서, 수신기들(516A, 516B) 각각은 차동 수신기(differential receiver)로서 구현된다. 통신 시스템(500)에서, 수신기-측 IC 다이(502)는 제 1 신호를 제 1 전송 라인(506A)을 통해 수신기-측 IC 다이(508)에 전송하기 위한 구동기(504A)를 포함한다. 전송기-측 IC 다이(502)는 또한, 제 2 신호를 제 2 전송 라인(506A)을 통해 수신기-측 IC 다이(508)에 전송하기 위한 구동기(504B)를 포함한다. 수신기-측 IC 다이(508)는 제 1 입력 노드(507A)에서 제 1 신호를 수신하고, 제 2 입력 노드(507B)에서 제 2 신호를 수신한다. 입력 노드들(507A, 507B)은 수신기들(516A, 516B)의 입력 단자들에 각각 결합된다. 저항기(514A)는 수신기-측 IC 다이(508)의 파워 레일(512)과 입력 노드(507A) 사이에 결합되고, 저항기(514b)는 입력 노드(507B)와 파워 레일(512) 사이에 결합된다. 수신기-측 IC 다이(508)의 파워 레일은 오프-다이 PCB의 파워 서플라이 전압(Vbrd)(510)으로부터 전압을 수신한다. 파워 레일(512)과 파워 서플라이 전압(Vbrd)(510) 간의 연결 상의 기생 인덕턴스는 도 4에서 인덕터(540)에 의해 나타나 있다.
파워 레일(512)로부터의 노이즈가 저항기들(514a, 514b)을 통해 제 1 신호 및 제 2 신호에 커플링되는 것을 억제하기 위해, 다이(508)는 다이(508)의 파워 레일(512)과 그라운드 레일(518) 사이에 결합되는 다이오드(520) 및 저항기(521)를 포함한다. 파워 레일(512)로부터의 노이즈가 제 1 신호 및 제2 신호에 커플링되는 것을 억제할 때의 다이오드(520) 및 저항기(521)의 사용이 도 2 및 도 3을 참조하여 앞에서 설명되었다.
다이오드(520) 및 저항기(521)의 사용에도 불구하고, 파워 레일(512)로부터의 일정 양의 노이즈가 제 1 신호 및 제2 신호에 커플링될 수 있다. 본 개시내용의 일 실시예에서, 신호들에 커플링되는 노이즈의 적어도 일부분을 제거하기 위해, 수신기-측 IC 다이(508)는 기준 전압을 발생시키는 방식을 사용한다. 구체적으로, 다이(508) 상에 포함된 수신기들(516A, 516B) 각각은, (ⅰ) 다이(508)의 입력 노드에 결합된 제 1 입력, 그리고 (ⅱ) 기준 전압을 수신하도록 구성된 제 2 입력을 포함한다. 따라서, 도 4에서 제시된 바와 같이, 수신기(516A)는 제1 입력 노드(507A)에 결합된 제 1 입력, 그리고 기준 전압(550A)을 수신하도록 구성된 제 2 입력을 갖는다. 유사하게, 수신기(516B)는 입력 노드(507B)에 결합된 제 1 입력, 그리고 기준 전압(550B)을 수신하도록 구성된 제 2 입력을 갖는다.
수신기들(516A, 516B)이 차동 수신기들로 구현되는 실시예에서, 수신기(516A)에 의해 발생된 출력(517A)은 수신기(516A)의 제 1 입력을 통해 수신된 신호와 제 2 입력을 통해 수신된 기준 전압(550A) 간의 차이에 기반을 둔다. 유사하게, 이러한 실시예에서, 수신기(516B)에 의해 발생된 출력(517B)은 수신기(516B)의 제 1 입력을 통해 수신된 신호와 제 2 입력을 통해 수신된 기준 전압(550B) 간의 차이에 기반을 둔다. 기준 전압(550A)은 저항(514A)을 통해 제 1 신호에 커플링되는 노이즈를 "추적(track)"한다고 말할 수 있고, 기준 전압(550B)은 저항기(514B)를 통해 제 2 신호에 커플링되는 노이즈를 "추적(track)"한다고 말할 수 있다. 구체적으로, 제 1 신호 및 제 2 신호에 커플링되는 노이즈는, (ⅰ) 제 1 신호의 전압이 △V1의 양(amount) 만큼 그 각각의 공칭값을 초과하도록 할 수 있고, (ⅱ) 제 2 신호의 전압이 △V2의 양만큼 그 각각의 공칭값을 초과하도록 할 수 있으며, 기준 전압(550A) 및 기준 전압(550B)도 마찬가지로 △V1의 양 및 △V2의 양만큼 각각 증가할 수 있다. 따라서, 예를 들어, 만약 제 1 신호에 커플링되는 노이즈가 제 1 신호의 전압으로 하여금 임의의 기간 동안 그 공칭값을 0.15V만큼 초과하도록 한다면, 기준 전압(550A)도 또한 이러한 기간 동안 0.15V만큼 증가할 수 있다. 일 실시예에서, 기준 전압들(550a, 550B)은 △V1의 양 및 △V2의 양만큼 각각 증가하는데, 왜냐하면 이러한 전압 증가(△V1 및 △V2)는 파워 레일(512) 상의 노이즈의 결과이며 파워 레일(512) 상의 노이즈는 파워 레일(512)과 기준 전압들(550A, 550B) 사이에서 파워 레일(512)과 제 1 입력 노드(507A) 및 제 2 입력 노드(507b) 사이에서와 동일한 방식으로 커플링되기 때문이다.
수신기들(516A, 516B)에 의해 감산 동작(subtraction operation)이 수행될 때, 제 1 신호 및 제 2 신호에 커플링된 노이즈의 적어도 일부분은 출력들(517A, 517B)에서 제거된다. 수신기-측 IC 다이(508)는 다이(508)에서 낮은-노이즈 신호들을 유지시키기 위한 두 가지 메커니즘들(즉, (ⅰ) 다이오드(520) 및 저항기(521)가 파워 레일(512) 상의 노이즈를 낮추고 따라서 파워 레일(512)로부터 제 1 신호 및 제 2 신호에 커플링되는 노이즈의 양을 감소시키는 것, 그리고 (ⅱ) 기준 전압을 발생시키는 방식은 신호들에 커플링되는 노이즈를 제거하기 위해 감산 동작을 통해 제 1 신호 및 제 2 신호를 필터링하는 것)을 포함함에 유의해야 한다.
도 5는 본 개시내용의 실시예에 따른, 코어 전압 레일(660) 및 (코어 전압 레일(660) 상의 전류의 일부분을 누출시키도록 구성된) 클립핑 회로(664)를 포함하는 수신기-측 IC 다이(608)를 도시한 블록도이다. IC 다이는 복수의 전압 레일들을 포함할 수 있다. 도 5에 예시된 본 개시내용의 실시예에서, IC 다이(608)는 파워 레일(612) 및 코어 전압 레일(660)을 포함한다. 파워 레일(612)은 다이(608)의 다양한 컴포넌트들에 동작 전압을 제공하도록 구성되고, 오프-다이 PCB의 파워 서플라이 전압(Vbrd)(610)에 결합된다. 코어 전압 레일(660)은, IC 다이(608)의 서브-회로(662) 및/또는 다이(608)의 다른 컴포넌트들에 동작 전압을 제공하도록 구성된다.
전송-측 IC 다이(602)의 구동기(604)에 의해 발생되는 신호의 토글링으로 인해 파워 레일(612) 상에 노이즈가 형성될 수 있다. 도 5에 예시된 바와 같이, IC 다이(608)는 종단 회로(614)를 통해 파워 레일(612)에 결합되는 전송 라인(606)을 통해 신호를 수신한다. 구체적으로, IC 다이(608)의 입력 노드(607)에서 신호가 수신되고, 이 경우 입력 노드(607)는 수신기(616)의 입력 단자에 결합되어 있다. 종단 회로(614)를 통해 파워 레일(612)로부터의 노이즈가 그 수신된 신호에 커플링되는 것을 억제하기 위해, IC 다이(608)는 회로 컴포넌트(620)를 포함한다. 회로 컴포넌트(620)는 IC 다이(608)의 파워 레일(612)과 그라운드 레일(618) 사이에 결합되고, 파워 레일(612)로부터의 노이즈가 그 수신된 신호에 커플링되는 것을 억제하기 위해 하나 이상의 능동 및/또는 수동 전기 회로 컴포넌트들을 포함할 수 있다. 회로 컴포넌트(620)의 특징들은 도 1a 내지 도 4를 참조하여 앞에서 설명되었다. 예를 들어, 도 5의 회로 컴포넌트(620)는 도 1a의 회로 컴포넌트(120), 도 2의 다이오드(220) 및 저항기(221), 도 3의 다이오드(320) 및 저항기(321), 도 4의 다이오드(520) 및 저항기(521), 또는 다른 적절한 능동 컴포넌트들 혹은 가능한 컴포넌트들을 사용하여 구현될 수 있다.
코어 전압 레일(660) 상에 또한 노이즈가 형성될 수 있다. 코어 전압 레일(660) 상의 노이즈는 공진 노이즈를 포함하는 다양한 형태들을 취할 수 있다. 공진 노이즈는 코어 파워 레일(660) 상의 전압이 특정 주파수 또는 복수의 상이한 주파수들에서 최대 전압과 최소 전압 사이를 진동하게 하는바, 이러한 진동하는 전압들은 제 2 고전압 임계치를 초과하는 섹션(section)들을 포함한다. 본 개시내용의 일 실시예에서, 코어 전압 레일(660) 상의 노이즈를 억제하기 위해, IC 다이(608)는 코어 전압 레일(660)과 그라운드 레일(618) 사이에 결합되는 클리핑 회로(664)를 포함한다.
클리핑 회로(664)는 코어 전압 레일(660) 상의 전압이 제 2 고전압 임계치에 도달한다는 결정 혹은 제 2 고전압 임계치를 초과한다는 결정에 근거하여 코어 전압 레일(660) 상의 전류의 일부분을 누출시키도록 구성된다. 클리핑 회로(664)가 수동 회로를 사용하여 구현되는 일 실시예에서, 이러한 결정은 코어 전압 레일(660) 상의 전압이 제 2 고전압 임계치에 도달한다는 결정 혹은 제 2 고전압 임계치를 초과한다는 결정을 포함한다. 전류의 일부분의 이러한 누출은 코어 전압 레일(660)의 전압을 제 2 고전압 임계치보다 낮은 전압으로 낮아지게 하며, 따라서, 코어 전압 레일(660) 상의 노이즈를 감소시킨다. 클리핑 회로(664)는 또한, 코어 전압 레일(660) 상의 전압이 제 2 고전압 임계치보다 낮다는 결정에 근거하여 코어 전압 레일(660) 상의 전류의 더 작은 일부분을 누출시키도록 구성된다. 이와 같이 전류의 더 작은 일부분이 코어 전압 레일(660)에서 누출될 때, 코어 전압 레일(660) 상의 전압은 현저하게 영향을 받지 않는다. 따라서, 클리핑 회로(664)는 코어 파워 레일(660) 상의 전압을 조절하기 위해 지속적으로 동작하는 것이 아니라, 오직 전압이 제 2 고전압 임계치를 초과하게 되는 그러한 상황에서만 전압을 낮추도록 동작한다.
본 개시내용의 일 실시예에서, 클리핑 회로(664)는 공진 노이즈가 발전할 것으로 예측되는 코어 전압 레일(660)의 위치에서 코어 전압 레일(660)에 결합된다. 본 개시내용의 또 다른 실시예에서, 클리핑 회로(664)와 유사한 다수의 클리핑 회로들이, 공진 노이즈가 발전할 것으로 예측되는 코어 전압 레일(660)의 위치에서 코어 전압 레일(660)에 결합된다. 클리핑 회로(664)는 코어 전압 레일(660)로부터 전류를 누출시키기 위해 하나 이상의 수동 전기 회로 컴포넌트들 및/또는 하나 이상의 능동 전기 회로 컴포넌트들을 포함할 수 있다. 본 개시내용의 일 실시예에서, 클리핑 회로(664)는 코어 전압 레일(660)에 직렬로 결합된 다이오드 및 저항기를 포함한다. 본 개시내용의 일 실시예에서, 코어 전압 레일(660)로부터 전압을 수신하는 서브-회로(662)는 중앙 처리 장치(Central Processing Unit, CPU)이다. CPU의 전류 서지들(current surges)은 파워 레일(660) 상에 큰 노이즈를 일으킬 수 있다. 본 개시내용의 일 실시예에서, 클리핑 회로(664)는 칩(608)에 통합된다. 이러한 실시예에서, 클리핑 회로(664)는 회로 컴포넌트(620)가 칩(608)에 통합되는지 혹은 통합되지 않는지에 상관없이 칩(608)에 통합될 수 있다. 더욱이, 도 5의 예가 회로 컴포넌트(620) 및 클리핑 회로(664)를 모두 포함하는 칩(608)을 도시하고 있지만, 다른 예들에서, 칩(608)은 클리핑 회로(664)는 포함하지만, 회로 컴포넌트(620)는 포함하지는 않는다. 이러한 다른 예들에서, 코어 전압 레일(660) 상의 노이즈는 클리핑 회로(664)에 의해 억제되며, 그리고 어떠한 대응하는 노이즈 억제 메커니즘도 파워 레일(612) 상의 노이즈를 억제하기 위해 동작하지 않을 수 있다.
도 6은 본 개시내용의 일 실시예에 따른 방법의 단계들을 도시한 흐름도(700)이다. 단계(702)에서, 집적 회로의 입력 노드에서 신호가 수신된다. 집적 회로는 입력 노드를 집적 회로의 파워 레일에 전기적으로 결합시키도록 구성된 종단 회로를 포함한다. 단계(704)에서, 파워 레일 상의 전압은 고전압 임계치에 도달한 것으로 결정되거나 혹은 고전압 임계치를 초과한 것으로 결정된다. 이러한 결정은 수동 회로에서 파워 레일 상의 전압이 고전압 임계치에 도달한 것으로 결정하는 것 혹은 고전압 임계치를 초과한 것으로 결정하는 것을 포함한다. 단계(706)에서, 파워 레일 상의 전압이 고전압 임계치에 도달한다는 결정 혹은 고전압 임계치를 초과한다는 결정에 응답하여 회로 컴포넌트에서 파워 레일 상의 전류의 일부분이 누출된다. 단계(708)에서, 파워 레일 상의 전압이 고전압 임계치보다 낮다고 결정된다. 단계(710)에서, 파워 레일 상의 전압이 고전압 임계치보다 낮다는 결정에 응답하여 회로 컴포넌트에서 파워 레일 상의 전류의 더 작은 일부분이 누출된다.
본 출원은 본 발명을 예시하기 위한 예들을 사용한다. 본 발명의 특허가능한 범위는 다른 예들을 포함할 수 있다.

Claims (20)

  1. 집적 회로(integrated circuit)로서,
    전송 라인(transmission line)을 통해 신호를 수신하도록 되어 있는 입력 노드(input node)와;
    상기 입력 노드를 상기 집적 회로의 파워 레일(power rail)에 전기적으로 결합시키도록 되어 있는 종단 회로(termination circuitry)와; 그리고
    상기 파워 레일에 결합된 회로 컴포넌트(circuit component)를 포함하여 구성되며,
    상기 회로 컴포넌트는, (ⅰ) 상기 파워 레일 상의 전압이 고전압 임계치(high voltage threshold)에 도달한다는 결정 혹은 상기 고전압 임계치를 초과한다는 결정에 근거하여 상기 파워 레일 상의 전류의 일부분을 누출(bleed off)시키도록 되어 있고, 그리고 (ⅱ) 상기 파워 레일 상의 전압이 상기 고전압 임계치보다 낮다는 결정에 근거하여 상기 파워 레일 상의 전류의 더 작은 일부분을 누출시키도록 되어 있는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서,
    상기 회로 컴포넌트는 상기 파워 레일에 직접 연결된 제 1 단자, 그리고 상기 집적 회로의 그라운드 레일(ground rail)에 직접 연결된 제 2 단자를 포함하는 것을 특징으로 하는 집적 회로.
  3. 제1항에 있어서,
    상기 회로 컴포넌트는 수동 전기 회로 컴포넌트(passive electrical circuit component)인 것을 특징으로 하는 집적 회로.
  4. 제3항에 있어서,
    상기 수동 전기 회로 컴포넌트는, 상기 파워 레일 상의 전압이 상기 고전압 임계치에 도달할 때 혹은 상기 고전압 임계치를 초과할 때, 상기 파워 레일 상의 전압이 상기 고전압 임계치보다 낮을 때와 비교하여, 현저하게 더 큰 조절되지 않은 전류량(unregulated quantity of current)을 누출시키도록 되어 있는 것을 특징으로 하는 집적 회로.
  5. 제4항에 있어서,
    상기 수동 전기 회로 컴포넌트는 상기 파워 레일 상의 전압이 상기 고전압 임계치에 도달할 때 혹은 상기 고전압 임계치보다 높을 때 상기 파워 레일 상의 전압을 낮추기 위해 상기 조절되지 않은 전류량을 누출시키도록 되어 있고, 상기 수동 전기 회로 컴포넌트는 상기 파워 레일 상의 전압이 상기 고전압 임계치보다 낮을 때 상기 파워 레일 상의 전압에 현저하게 영향을 미치지 않는 것을 특징으로 하는 집적 회로.
  6. 제1항에 있어서,
    상기 집적 회로는,
    제 2 전송 라인을 통해 제 2 신호를 수신하도록 되어 있는 제 2 입력 노드와; 그리고
    상기 제 2 입력 노드를 상기 집적 회로의 상기 파워 레일에 전기적으로 결합시키도록 되어 있는 제 2 종단 회로를 포함하며,
    상기 회로 컴포넌트에 의해 누출되는 전류의 양은 상기 파워 레일 상의 노이즈(noise)를 억제하는데 최적화되어 있고, 상기 노이즈는 상기 전송 라인, 상기 제 2 전송 라인, 및 상기 종단 회로를 통해 상기 파워 레일에 결합된 동시에 토글링되는 스위칭 요소(simultaneously-toggling switching element)들에 의해 발생되며,
    상기 동시에 토글링되는 스위칭 요소들은, (ⅰ) 상기 신호를 상기 전송 라인을 통해 상기 집적 회로에 전송하는 제 1 오프-다이 구동기 컴포넌트(off-die driver component), 그리고 (ⅱ) 상기 제 2 신호를 상기 제 2 전송 라인을 통해 상기 집적 회로에 전송하는 제 2 오프-다이 구동기 컴포넌트를 포함하는 것을 특징으로 하는 집적 회로.
  7. 제1항에 있어서,
    상기 집적 회로의 상기 파워 레일은 오프 다이 인쇄 회로(Printed Circuit, PC) 기판의 파워 서플라이 전압(power supply voltage)에 결합되고, 상기 PC 기판은 상기 파워 서플라이 전압을 통해 상기 집적 회로에 파워 공급을 제공하는 것을 특징으로 하는 집적 회로.
  8. 제1항에 있어서,
    상기 회로 컴포넌트는 상기 파워 레일 상의 전압을 낮춤으로써 상기 파워 레일 상의 공진(resonance)을 억제하기 위해 상기 파워 레일 상의 전류의 일부분을 누출시키도록 되어 있고, 상기 파워 레일 상의 상기 공진의 억제는 상기 집적 회로 내의 상기 신호 상의 신호 공진 파형을 억제하는 것을 특징으로 하는 집적 회로.
  9. 제1항에 있어서,
    상기 집적 회로는,
    상기 집적 회로의 서브 회로(sub-circuit)에 동작 전압(operating voltage)을 제공하도록 되어 있는 코어 전압 레일(core voltage rail)과; 그리고
    상기 코어 전압 레일과 그라운드 레일 사이에 결합된 제 2 회로 컴포넌트를 포함하고,
    상기 제 2 회로 컴포넌트는,
    상기 코어 전압 레일 상의 전압이 제 2 고전압 임계치에 도달한다는 결정 혹은 상기 제 2 고전압 임계치를 초과한다는 결정에 근거하여 상기 코어 전압 레일 상의 전류의 일부분을 누출시키도록 되어 있고; 그리고
    상기 코어 전압 레일 상의 전압이 상기 제 2 고전압 임계치보다 낮다는 결정에 근거하여 상기 코어 전압 레일 상의 전류의 더 작은 일부분을 누출시키도록 되어 있는 것을 특징으로 하는 집적 회로.
  10. 제9항에 있어서,
    상기 서브 회로는 중앙 처리 장치(Central Processing Unit, CPU)를 포함하는 것을 특징으로 하는 집적 회로.
  11. 제1항에 있어서,
    상기 회로 컴포넌트는 상기 파워 레일 상의 전압을 상기 고전압 임계치보다 낮은 임의의 조절되지 않은 전압까지 낮추도록 되어 있는 것을 특징으로 하는 집적 회로.
  12. 시스템으로서,
    상기 신호를 발생시키도록 되어 있는 구동기 회로 컴포넌트(driver circuit component)를 포함하는 전송측 집적 회로(transmission-side integrated circuit)와; 그리고
    청구항 제1항에 기재된 집적 회로를 포함하여 구성되며, 여기서 상기 전송 라인은 상기 구동기 회로 컴포넌트를 상기 입력 노드에 결합시키는 것을 특징으로 하는 시스템.
  13. 집적 회로로서,
    상기 집적 회로의 서브 회로에 동작 전압을 제공하도록 되어 있는 코어 전압 레일과; 그리고
    상기 코어 전압 레일과 그라운드 레일 사이에 결합된 회로 컴포넌트를 포함하여 구성되고,
    상기 회로 컴포넌트는,
    상기 코어 전압 레일 상의 전압이 고전압 임계치에 도달한다는 결정 혹은 상기 고전압 임계치를 초과한다는 결정에 근거하여 상기 코어 전압 레일 상의 전류의 일부분을 누출시키도록 되어 있고; 그리고
    상기 코어 전압 레일 상의 전압이 상기 고전압 임계치보다 낮다는 결정에 근거하여 상기 코어 전압 레일 상의 전류의 더 작은 일부분을 누출시키도록 되어 있는 것을 특징으로 하는 집적 회로.
  14. 집적 회로의 입력 노드에서 신호를 수신하는 단계와, 여기서 상기 집적 회로는 상기 입력 노드를 상기 집적 회로의 파워 레일에 전기적으로 결합시키도록 되어 있는 종단 회로를 포함하며;
    상기 파워 레일 상의 전압이 고전압 임계치에 도달함 혹은 상기 고전압 임계치를 초과함을 결정하는 단계와;
    상기 파워 레일 상의 전압이 상기 고전압 임계치에 도달한다는 결정 혹은 상기 고전압 임계치를 초과한다는 결정에 응답하여 회로 컴포넌트에서 상기 파워 레일 상의 전류의 일부분을 누출시키는 단계와;
    상기 파워 레일 상의 전압이 상기 고전압 임계치보다 낮음을 결정하는 단계와; 그리고
    상기 파워 레일 상의 전압이 상기 고전압 임계치보다 낮다는 결정에 응답하여 상기 회로 컴포넌트에서 상기 파워 레일 상의 전류의 더 작은 일부분을 누출시키는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서,
    상기 파워 레일에서 누출된 전류의 상기 일부분은 상기 전류의 상기 더 작은 일부분보다 현저하게 더 큰 제1의 조절되지 않은 전류량이고, 상기 전류의 상기 더 작은 일부분은 상기 파워 레일에서 누출된 제2의 조절되지 않은 전류량인 것을 특징으로 하는 방법.
  16. 제15항에 있어서,
    상기 파워 레일 상의 전압이 상기 고전압 임계치에 도달할 때 혹은 상기 고전압 임계치를 초과할 때 상기 제1의 조절되지 않은 전류량의 누출은 상기 파워 레일 상의 전압을 낮추며, 상기 제2의 조절되지 않은 전류량이 상기 파워 레일에서 누출될 때 상기 파워 레일 상의 전압은 현저하게 영향을 받지 않는 것을 특징으로 하는 방법.
  17. 제14항에 있어서,
    상기 방법은, 상기 집적 회로의 제 2 입력 노드에서 제 2 신호를 수신하는 단계를 포함하고,
    상기 집적 회로는 상기 제 2 입력 노드를 상기 집적 회로의 상기 파워 레일에 전기적으로 결합시키도록 되어 있는 제 2 종단 회로를 포함하며, 상기 회로 컴포넌트에 의해 누출되는 전류의 양은 상기 파워 레일 상의 노이즈를 억제하는데 최적화되어 있고, 상기 노이즈는 상기 종단 회로 및 상기 제 2 종단 회로를 통해 상기 파워 레일에 결합된 동시에 토글링되는 스위칭 요소들에 의해 발생되는 것을 특징으로 하는 방법.
  18. 제14항에 있어서,
    상기 파워 레일 상의 전류의 상기 일부분의 누출은 상기 파워 레일 상의 전압을 낮추어 상기 파워 레일 상의 공진을 억제하고, 상기 파워 레일 상의 공진의 억제는 상기 집적 회로 내의 상기 신호 상의 신호 공진 파형을 억제하는 것을 특징으로 하는 방법.
  19. 제14항에 있어서,
    코어 전압 레일을 사용하여 상기 집적 회로의 서브 회로에 동작 전압을 제공하는 단계와;
    상기 코어 전압 레일 상의 전압이 제 2 고전압 임계치에 도달함 혹은 상기 제 2 고전압 임계치를 초과함을 결정하는 단계와;
    상기 코어 전압 레일 상의 전압이 상기 제 2 고전압 임계치에 도달한다는 결정 혹은 상기 고전압 임계치를 초과한다는 결정에 응답하여 제 2 회로 컴포넌트에서 상기 코어 전압 레일 상의 전류의 일부분을 누출시키는 단계와;
    상기 코어 전압 레일 상의 전압이 상기 제 2 고전압 임계치보다 낮음을 결정하는 단계와; 그리고
    상기 코어 전압 레일 상의 전압이 상기 제 2 고전압 임계치보다 낮다는 결정에 응답하여 상기 제 2 회로 컴포넌트에서 상기 코어 전압 레일 상의 전류의 더 작은 일부분을 누출시키는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제14항에 있어서,
    상기 회로 컴포넌트에서 상기 파워 레일 상의 전류의 일부분을 누출시키는 것은 상기 파워 레일 상의 전압을 상기 고전압 임계치보다 낮은 임의의 조절되지 않은 전압까지 낮추는 것을 특징으로 하는 방법.
KR1020140187479A 2013-12-23 2014-12-23 파워 서플라이 노이즈 감소 회로 및 파워 서플라이 노이즈 감소 방법 KR20150073875A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361920166P 2013-12-23 2013-12-23
US61/920,166 2013-12-23

Publications (1)

Publication Number Publication Date
KR20150073875A true KR20150073875A (ko) 2015-07-01

Family

ID=53399943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140187479A KR20150073875A (ko) 2013-12-23 2014-12-23 파워 서플라이 노이즈 감소 회로 및 파워 서플라이 노이즈 감소 방법

Country Status (4)

Country Link
US (1) US9921596B2 (ko)
KR (1) KR20150073875A (ko)
CN (1) CN104734687B (ko)
TW (1) TWI551971B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210098791A (ko) 2020-02-03 2021-08-11 엘에스일렉트릭(주) 서브 모듈

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9921596B2 (en) * 2013-12-23 2018-03-20 Marvell Israel (M.I.S.L) Ltd Power supply noise reduction circuit and power supply noise reduction method
US11522459B2 (en) 2017-03-22 2022-12-06 Renesas Electronics America Inc. Combining temperature monitoring and true different current sensing in a multiphase voltage regulator
CN108282719B (zh) * 2018-02-07 2023-12-05 合肥联宝信息技术有限公司 一种声音信号的控制方法及设备
JP7145671B2 (ja) * 2018-07-18 2022-10-03 キヤノン株式会社 バイアス出力装置及び画像形成装置
CN109358560A (zh) * 2018-12-17 2019-02-19 成都国腾实业集团有限公司 一种适用于高速采样系统的噪声抑制方法
US20230317150A1 (en) * 2022-03-30 2023-10-05 Qualcomm Incorporated Memory with Bitcell Power Boosting

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2186452B (en) * 1986-02-07 1989-12-06 Plessey Co Plc A bias current circuit,and cascade and ring circuits incorporating same
FR2718259A1 (fr) * 1994-03-30 1995-10-06 Philips Composants Circuit régulateur fournissant une tension indépendante de l'alimentation et de la température.
JP2002204154A (ja) * 2000-11-02 2002-07-19 California Micro Devices Corp 終端回路およびその方法
US6661279B2 (en) * 2001-04-11 2003-12-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage
US7061734B2 (en) * 2003-02-14 2006-06-13 Visteon Global Technologies, Inc. Class II bus negative transient protection
US6838907B1 (en) * 2003-02-27 2005-01-04 Marvell Semiconductor Israel Ltd. Supplying logic values for sampling on high-speed interfaces
TWI225727B (en) * 2003-05-22 2004-12-21 Cn 092113910
US7046157B2 (en) * 2003-11-17 2006-05-16 Relcom, Inc. Short circuit detector for shield conductor in a fieldbus network
US20100237904A1 (en) * 2005-04-05 2010-09-23 Uniram Technology Inc. High Performance Output Drivers and Anti-Reflection Circuits
US7456655B1 (en) * 2005-05-16 2008-11-25 Marvell Israel (Misl) Ltd. System and process for overcoming wire-bond originated cross-talk
KR100651579B1 (ko) * 2005-11-15 2006-11-29 매그나칩 반도체 유한회사 이에스디 보호회로
US8144441B2 (en) * 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
TWI329407B (en) * 2007-02-16 2010-08-21 Richtek Technology Corp Charge pump regulator and method for producing a regulated voltage
US9448567B2 (en) * 2010-11-19 2016-09-20 Google Inc. Power management in single circuit HVAC systems and in multiple circuit HVAC systems
US9124461B2 (en) * 2011-07-18 2015-09-01 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for reducing jitter
US9337644B2 (en) * 2011-11-09 2016-05-10 Mediatek Inc. ESD protection circuit
KR20130072089A (ko) 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 집적회로
US8611437B2 (en) * 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
US9343413B2 (en) 2012-05-18 2016-05-17 Globalfoundries Singapore Pte. Ltd. ESD protection for high voltage applications
US9921596B2 (en) * 2013-12-23 2018-03-20 Marvell Israel (M.I.S.L) Ltd Power supply noise reduction circuit and power supply noise reduction method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210098791A (ko) 2020-02-03 2021-08-11 엘에스일렉트릭(주) 서브 모듈

Also Published As

Publication number Publication date
CN104734687B (zh) 2019-07-12
TW201539172A (zh) 2015-10-16
TWI551971B (zh) 2016-10-01
CN104734687A (zh) 2015-06-24
US9921596B2 (en) 2018-03-20
US20150177773A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
KR20150073875A (ko) 파워 서플라이 노이즈 감소 회로 및 파워 서플라이 노이즈 감소 방법
US9240784B2 (en) Single-ended configurable multi-mode driver
US8487663B2 (en) Driver circuit with EMI immunity
US10181852B1 (en) Voltage translator with output slew rate control
CN109714234B (zh) 用于经由差分总线传输数据的收发器单元
US20180248540A1 (en) Switching circuit
JPWO2010095368A1 (ja) 受信回路及び信号受信方法
KR100453760B1 (ko) 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법
US20050057275A1 (en) Adaptive impedance output driver circuit
US20050123013A1 (en) Laser diode driver circuit and optical communication device
KR20110060720A (ko) 출력 드라이버
US20060158224A1 (en) Output driver with feedback slew rate control
KR20190138549A (ko) 진폭을 제어하는 임피던스 매칭된 클럭 드라이버
US7863961B2 (en) Vehicle communication system
US6476663B1 (en) Method for reducing supply noise near an on-die thermal sensor
US6556040B2 (en) Method and apparatus for non-linear termination of a transmission line
US7889584B2 (en) Semiconductor memory device having input first-stage circuit
US7768311B2 (en) Suppressing ringing in high speed CMOS output buffers driving transmission line load
US9148130B1 (en) System and method for boosting a selective portion of a drive signal for chip-to-chip transmission
US7915915B1 (en) Circuit system for data transmission
US6977540B2 (en) High-speed isolated port
US6618277B2 (en) Apparatus for reducing the supply noise near large clock drivers
US9473142B2 (en) Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus
US9094001B2 (en) Integrated circuit and method for reduction of supply voltage changes by using a current consuming component to temporarily modify overall current consumption before a newly changed input signal being processed
US20100327915A1 (en) Semiconductor device and method for resetting the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment