CN1357973A

CN1357973A - 终端电路及其方法

Info

Publication number: CN1357973A
Application number: CN 01134385
Authority: CN
Inventors: 亚当·J·惠特沃思; 多米尼克·里基乌索
Original assignee: MICRO EQUIPMENT CO OF GALIFORNIA
Current assignee: MICRO EQUIPMENT CO OF GALIFORNIA
Priority date: 2000-11-02
Filing date: 2001-11-01
Publication date: 2002-07-10
Also published as: JP2002204154A

Abstract

一种用于钳位电子装置内传输线上的信号的有源终端电路,该终端电路被配置成将传输线上的信号钳位为第一参考电压值与第二参考电压值之一。在一个实施例中,该有源终端电路包括连接到第一电势的底部钳位考晶体管,该第一电势具有配置成在大约第一参考电压处钳位信号的底部钳位晶体管控制节点;该有源终端电路还包括连接到第二电势的顶部钳位考晶体管,该第二电势具有配置成在大约第二参考电压处钳位信号的顶部钳位晶体管控制节点。

Description

终端电路及其方法

发明领域

本发明的涉及终端电路及其方法，尤其是本发明涉及可对电子系统中通过传输线传送的信号进行快速而有效钳位的终端电路。

背景技术

在电子系统(如数字计算机、消费/商业电子设备等)的设计与实现中，特别是那些使用集成电路的应用中，不想要的传输线效应是一个特别关注的问题，由于信号沿着传输线传送，即沿着印刷电路板的轨迹，在线路上就会发生反射，这种反射是由于例如驱动器电路与该线路之间不匹配的阻抗，它会导致信号来回反射，引起振铃。这些反射及其它的不想要的传输线效应通常随着信号的运行速度的增加而恶化。如果不进行纠正的话，则该反射会导致信号电压在所定义的“0”或“1”电压值之外摆动，由此会导致接收设备不正确地解释所接收的信号并产生错误的结果。

为了解决驱动器(或接收器)电路与传输线之间的阻抗匹配，在现有技术中已尝试过很多的技术。图1示出了一种电阻终接方法，其中电阻102被插在传输线端点与地之间或与电源之间。电阻102(其值被选择成与传输线106阻抗匹配)由此就可以防止传输线106上的电压摆动出信号的定义操作范围之外。

图1B示出一个可替换的电阻终接方法，其中在驱动器电路104与传输线106之间插入一个阻抗匹配电阻152，该电阻与传输线106可实现阻抗匹配，该系统依赖于沿着该线路传送的半电压信号，其在幅度上是双倍的并且传送回该驱动端点，在该点处于就可以看见一正确的终接线路并稳定化。

尽管对于某些系统来说电阻终接方法被证明是合适的，但是它还存在着某些缺点。例如，使用阻抗匹配电阻器衰减了信号，在动态地增加功率浪费的同时降低了噪声免疫力。为了说明，电阻器102的存在本质上在线路106的特性阻抗与电阻102之间形成了一个电阻分配器电路，由此降低了在接收电路处的电压值。

而且，电阻器102的存在增加了功率的消耗，它增加了驱动器电路上的负载并使得产生了额外的热量以及需要系统提供更多的能量。在图1B中电阻152的存在产生这样一种环境：对于连接到该传输线上的所有其它设备的输入处于半幅度，以及在整定(settle)线路时产生一种不想要的环境。再进一步，对于其特性会随着系统的配置而变化的传输线来说实现阻抗匹配也是很困难的。通过示例，与计算机的存储器系统耦合在一起的传输线可以在多个存储器插槽处终接。根据所提供的存储器的数量，可以使用一些或所有存储器插槽。从前述中可以了解，这些传输线的特性匹配可以取决于所使用的存储器插槽的数量。这些传输线的变化的阻抗使用得利用电阻解决阻抗匹配的问题很难。

二极管终接匹配电路代表了最小化传输线上反射的另一种方法。图2中示出一个简化的二极管终接匹配电路200，包括二极管202和204。如图2所示的，二极管202连接在共用端子206与一个轨(rail)电压(接地的情形)之间，二极管204连接在共用端子206与另一个轨电压(在本情形中是V_DD)之间。随着信号沿着线路106的进行，反射增加了其上的电压，引起二极管导通并在预定的钳位(clamp)电压处钳位线路106上的电压。在图2的情形中，钳位电压是V_DD+V_TD与地-V_TD，其中V_TD代表二极管的正向压降。为了确保当线路的电压处于预定的钳位电压之内时二极管的快速关断，一般地使用肖特基二极管。

在二极管终接的方法中，阻抗匹配不是关键的，因此二极管终接的方法更适合于阻抗特性变化的传输线中。自从1960年以后这种方法一直广为使用。但是，随着电子设备的运行电压下降，二极管终接的钳位电路被证明是不够的。借助一个示例，可以想到使用0.1微米技术的微处理器或存储器电路可以以1伏的低压运行。由于肖特基二极管的正向压降一般是0.6伏，该二极管终接钳位电路直到传输线上的电压在1.6V(V_DD+V_TD)以上以及-0.6V(-V_TD)以下时才开始钳位。换句话说，在传输线上的电压可以在钳位前最高变化到60％。这种在钳位电压与操作电压之间宽范围的不一致性将使得二极管的应用变得无效。

尽电子系统的制造商们一直以来期望找到一种简便易施行的终端电路设计，以便为现在的高速、低电压信号提供有效的钳位，但是大多数的尝试一直沿着改进二极管终接方法(例如通过降低二极管终接方法中二极管的正向偏压)或电阻终接方法。这是因为解决板一级(board level)的阻抗匹配的任务一般地分配给了VLSI数字工程师，他们更熟悉比模拟线路终端复杂的数字系统技术。如果将该项任务分配给模拟工程师，他们一般地更熟悉模拟电路。举个例说，当二极管的压降太高时，工程师们一般地使用电阻器来调谐该终端系统。这样做，就会增中功率耗散或者，象上面所指出的，影响系统的性能。

利用当前的制造技术，还没有发现可靠的零电压正向偏置二极管，因此，对于现代的低压电路来说，这种二极管终接方法不合适。而且，即使可以获得这种二极管，二极管终接钳位电路(以及电阻器终接钳位电路)不能容易地集成进现代的CMOS(互补金属氧化物二极管)接收或驱动电路中，如微处理器或存储器电路，一般地这些电路要求做为一个独立芯片来实现。对于形式因素受到限制的设计，如小或可移动的电子系统来说，该要求更是不可接受的，因它要求电路板上额外的空间并增加了费用。

通过前面所述，期望有一种改进的终端电路及其方法，以便快速且有效地钳位电子系统中通过传输线传送的信号，尤其是具有低的操作电压范围的信号。

发明内容

在本发明一个实施例中描述一种有效地钳位电子设备传输线上的信号的有源终端电路，该有源终端电路包括连接到具有一个底部钳位晶体管控制节点的第一电势的底部钳位晶体管，其中该控制节点配置成在大约第一参考电压处钳位该信号；连接到用于提供第一参考电压的第一参考电压源的底部阈值参考晶体管。该第一阈值参考晶体管向该底部钳位晶体管控制节点提供一个第一偏置电压，以便在高于第一参考电压的大约第一阈值电压处偏置该底部钳位晶体管控制节点。该第一阈值电压代表该底部钳位晶体管的一个阈值电压。该有源终端电路还包括一个连接到具有一个顶部钳位晶体管控制节点的第二电势的顶部钳位晶体管，该控制节点配置成在大约第二参考电压处钳位该信号；以及连接到用于提供第二参考电压的第二参考电压源的顶部阈值参考晶体管。该顶部阈值参考晶体管向该顶部钳位晶体管控制节点提供一个第二偏置电压，以便在低于第二参考电压的大约第二阈值电压处偏置该顶部钳位晶体管控制节点。该第二阈值电压代表该顶部钳位晶体管的阈值电压参考电压。

在另一个实施例中，描述了一种将传输线上的电压钳位为第一与第二参考电压之间的方法。

附图说明

本发明的这些及其它优点通过阅读下面的详细说明及附图会变得更清晰。

图1A与1B详细地描述了用于钳位信号的先有技术的电阻器终接方法；

图2描述了一个简化的用于钳位信号的先有技术的二极管终接方法；

图3按照本发明的一个实施描述了本发明的有源终端电路的一个CMOS实现；

图4按照本发明的一个实施例描述了用于三态信号信号的终端电路的一个CMOS实现；

图5按照本发明的一个实施描述了本发明的有源终端电路的一个双极型实现；

图6按照本发明的一个实施描述了本发明的终端电路的另一个CMOS实现；

图7描述了具有驱动器电路、传输线、接收器电路和与其相连的终端设备的一个通用电路配置以便于讨论；

图8A-8B描述了一个电压-电流图和电压-时间图，以便于讨论与没使用二极管钳位的传送系统相关联的问题；

图9是表示当传送系统的输入特性被一个并行放置的肖特基二极管补充时该传送系统的响应的电压-电流图；

图10表示当把电阻与肖特基二极管装置串联地插入时图9的传送系统的响应的电压-电流图；

图11是当运行电压降到大约1伏时该传送系统的响应的电压-电流图，以便于讨论该反射问题；

图12是当“零阈值”晶体管或具有轻微的负阈值的晶体管用于这种实现时该传送系统的响应的电压-电流图；

图13以一般地方式描述了一个终端装置，其中一个“零阈值”晶体管或具有轻微的负阈值的晶体管用于这种实现；

图14按照本发明的一个实施例描述一个改进的终端电路；

图15说明了按照本发明的一个实施例的提高了整定时间的改进的终端电路；

图16说明了作为装置终端之间的集中元件的具有结寄生电容的一个典型的MOSFET1600；

图17按照本发明的一个实施例描述了具有稳定电容的终端电路。

图18和19描述图17所示的终端电路的另一个实施例；

图20表示按照一个实施例总线终端电路；

图21描述了图20所示的终端电路的一个变例，其中每个钳位具有其自己的补偿电容；

图22示出了具有直接连接到每个稳定电容器的隔离(isolating)电阻的总线终端电路。

图23A和23B示出了按照本发明一个实施例的变化电流源(VCS)终端电路的一个特定实现；

图24说明了按照本发明的一个实施例的分裂轨型终端电路；

图25说明了按照本发明的一个实施例的低直流功率三态终端电路；

图26示出了图4所示的三态终端电路的减少的晶体管实现；

图27说明了图4的终端电路的传送门型三态实现；

图28示出图27的三态终端电路，其中该传送门中每一个都用一个相关的三态反相器来替换；

图29示出图4所示的三态终端电路的一个实现，具有集成进该偏置电压发生器电路的三态功能；

图30说明使用图3所示的终端电路的一个实施例作为输入ESD保护电路。

具体实施方式

下面参照附图中所示的几个优选的实施例详细地描述本发明。在下面的描述中，预先描述了大量的特定内容以便对本发明有一个非常清楚的了解，但是应明白，对于技术领域内的人来说，本发明可以在没有这些特定细节中一些或全部时实现。在其它的实例中，没有详细地描述众所周知的处理步骤和/或结构，防止没有必要地混淆了本发明。

按照本发明的一个实施例，提供了一种用于钳位在电子系统的传输线路上传输的信号的改进的有源终端电路。这种改进的有源终端电路使用了有源装置(如晶体管)来钳位信号，同时使其高速运行和降低功耗。不象先有技术中的二极管终接钳位电路，本发明的有源终端电路配置成在信号的轨电压或基本上在轨电压处提供满意的钳位，由此模拟了零阈二极管的效果并致使它们适用于现代电子装置的低压信号，而同时保留了与高电压装置的兼容性。

在该实施例中，本发明的有源装置包括一个具有连接到一个传输线的第一节点，通过一个第一稳定电容器连接到第一稳定电压源的第一栅极(gate)节点。该电路还包括一个具有连接到该传输线的第二节点的第二钳位晶体管和连接到一个第二稳定电压源的第二栅极节点，以便在第一或第二栅极节点处的任何栅极阈值电势偏移都被基本上减少了(相对于没有稳定电容器的情形)。

为了进一步地讨论本发明的优点与特征，图3按照本发明一个实施例说明了用于终接在电子系统的传输线上行进的信号的终端电路300。如图3所示，该终端电路300包括一个顶部有源钳位装置302和一个底部有源钳位装置304。在图3的实施例中，顶部有源钳位装置302是由一个P沟道MOS装置332来实现的，并用于在大约高于轨电压处(如VDD)钳位传输线306上的信号。另一方面，底部有源钳位装置304由一个n沟道MOS装置320来实现并用于在低于轨电压处(如地或GND)钳位传输线306上的信号。按照在此使用的传统技术，顶部装置用于在较高的范围(如一直到VDD)钳位传输线上的信号，而底部装置用于在较低的范围(如一直到0)钳位传输线上的信号。

MOS装置332的源极连接到VDD而MOS装置320的源极连接到地。装置332与320的漏极连接到传输线306，如图所示。现在参照底部有源钳位装置304，MOS装置320的栅极连接到底部阈值参考装置312的栅极和漏极。如图3所示，底部阈参考装置312包括一个n沟道MOS装置318，它被配置成栅极-漏极的连接方式。

当有足够的电流流进n沟道MOS装置318的漏极(电流可以发源自任何传统的电流源，如图3中示意性由电流源316表示)，底部有源钳位装置304的栅极314在n沟道MOS装置318的大约地以上的一个阈值电压V_T处被偏置，一般地，栅极314的电压被偏置了n沟道MOS装置318的阈值电压V_T再加上维持通过装置318的电流所必须的小量的过载电压。应明白，电流源316既可以是恒流源或可变的电流源，这取决于使用该终端电路300的具体应用。

当传输线306上的信号开始反射并落到地以下时，即，只要底部有源钳位装置304的n沟道MOS装置320的栅极与它的源之间的电压差超过V_T，n沟道装置320就开始导通，传导来自其漏极的源电流(如图3所示它连接到地)。因此，在大约或稍低于地处信号被钳位。如所指出的，n沟道装置320的栅极314一般被偏置稍高于V_T。因此，典型的情形是，当传输线306上的信号稍高于地时(即大约在地上0.1伏)n沟道装置320开始导通。以这种方式，当传输线306上的信号处于地以下，n沟道装置320将完全导通。

由于n沟道装置318与n沟道装置320可以在同一模(die)上制作，它们的阈值电压不管工艺过程如何变化基本上相等，因此，传输线306上的信号一低于地以下(或接近于地)其栅极电势被偏置了n沟道装置318的V_T的n沟道装置320就可以很容易地导通。

参照顶部有源钳位装置302的P沟道MOS装置332也存在着类似的配置，栅极330连接到P沟道MOS装置334的栅极和漏极。P沟道MOS装置330的源极连接到VDD，如图所示。当有足够的电流流进P沟道MOS装置334的漏极时，P沟道MOS装置332的栅极330在V_DD-V_T处被偏置，其中V_T是P沟道MOS装置334的阈值电压。实际上，由于维持通过P沟道MOS装置334的电流所必须的过载电压的存在，P沟道MOS装置332的栅极330被稍微地偏置在(VDD-V_T)以下。

当传输线306上的信号开始反射并升到VDD以上时，P沟道MOS装置332就会在大约VDD处导通以钳位该信号。由于前面所述的过载电压的存在，P沟道MOS装置332一般地会在传输线306上的信号的电压值达到VDD时轻微地导通，由此确保在信号电压值超过VDD时P沟道MOS装置302完全地导通。再者，两个P沟道MOS装置332和334可以在同一模上制造的事实，也可以确保它们的阈值电压V_T基本上相等，而不论工艺过程如何变化。

P沟道MOS装置332和N沟道MOS装置320最好被定制尺寸以便当它们导通时的钳位阻抗基本上低于传输线306上的特性阻抗(在一个实施例中低于50Ω)。在某些情况下，N沟道MOS装置320的漏-栅极寄生电容会导致栅极314上的电压随着传输线306上的信号的电压值的变化而变化(在看进N沟道MOS装置318的节点344处的阻抗一般地很高，因为较少的电流流过N沟道MOS装置318)。在某些情况下，利用电压稳定电路使N沟道MOS装置320的栅极314处的电压值稳定是非常有利的。

在一个实施例中，也可以将节点344连接到相应大小的内部或外部电容器(例如大约10倍的漏-栅极寄生电容)。注意的是对于节点342也存在类似的问题，有利的是，向节点342提供类似的电压稳定电路以确保当传输线306上的信号电压值试图跳到VDD轨时P沟道MOS装置332可靠地导通。

对于本技术领域内的人应明白，当信号的电压试图超过轨时，终端电路300优先地钳位传输线上的电压到轨电压。由于使用阈值参考装置(装置310和312)，顶部有源钳位装置302和底部有源钳位装置304作用相当于零阈值晶体管，即当信号电压一超过VDD和地时它们就钳位。这对于先有技术的二极管终接方法来说是非常有利的，它直到信号电压超过轨以电极的正向压降时(如大约0.6伏)才开始钳位。如此一来，本发明的终端电路非常适用于现代低电压信号。

图3的终端电路可以制造在外部终端部件内(如通过将多个终端电路300放置在独立的芯片上与已有的接收器/驱动器电路一起使用)。同样有利的是，终端电路300也可以很容易地集成CMOS接收器或驱动器电路，例如CMOS微处理器或CMOS存储器装置。使用常规的VLSI设计技术可以将终端电路300集成进CMOS接收器或驱动器电路的容易性也将解决了工业上的长期需要，因为它便于简单终接而同时在CMOS接收器或驱动器电路的制造中仅需要较少的处理步骤(如果有的话)。将终端电路集成进已有的接收器或驱动器电路的能力消除了对外部终端部件的需要，由此节省了电路板上的空间，而这对于考虑较小的形式因素的电子系统的设计者来说是非常关心的问题。

而且，与图1A和1B的电阻器终接的方案相比，终端电路300基本上消耗较少的功率，尽管阈值参考装置的P沟道MOS装置334和N沟道MOS装置318一直工作，但这些装置仅导通较少的电流(一般地为1或2mA，小于图1A中所消耗的)，因为它们只是导通足够的电流以维护在栅极330和340处的阈值电压。当钳位装置的MOS装置332和320导通时(即传输线306上的信号的电压值超过轨电压时)，低钳位电压最小化功率消耗。这些特征使得终端电路300特别地适用于电池操作的电子系统。

另外，应明白在终端电路300中使用有源装置便于快速钳位，因为一旦传输线306上的电压值超过轨电压(或者甚至稍微超前一点)钳位就会发生并且本质上独立于传输线的特性阻抗，终端电路300在本质上是自调谐的。因此，终端电路300高度地适用于终接传输线，该传输线的特性阻抗可依赖于电子系统的配置(如通向存储器库的数据线)而变化。

图3中所提出的有源终端实施例特别地适用于与CMOS三态电路一起使用。作为一个示例，图4示出了具有一个输出驱动器404、输入接收器414和三态控制信号的三态终端电路400，如果节点406连接到大约VDD-V_T的偏置电压(如由电压参考模块410产生的)而不是VDD，并且节点408连接到大约+V_T的偏置电压(如由电压参考模块412产生的)而不是地，当控制信号将三态电路416置于“三态”模式时，三态电路416也可以作为一个终端电路钳位传输线402上的信号的电压值。

应明白，通过示例，图3的顶部阈值参考装置310的节点342也可以用作图4的节点406的参考电压。类似地，电压参考电路410的其它实施例也可以用于提供一个偏置电压给节点406。以类似的方式，图3的底部阈值参考装置312的节点344也可以用作图4的节点408的参考电压。类似地，电压参考电路412的其它实施例也可以用于提供偏置电压给节点408，尽管图4给出了有源终端三态电路的一个特定的实现方式，本技术领域内的人可以想到在此所公开的技术也可以适用于其它的三态设计。

还应明白，上面提到的技术还可以用于非三态的驱动器，象在图4中描述的这种电路或模拟电路可以很容易地集成进已有的CMOS I/O电路，由此允许该驱动器电路以较小设计变化和/或模上最小的额外空间完成驱动器(三态或非三态)功能和终端功能。

图5示出按照本发明的一个实施例的有源终端电路的一个双极实现方式。在图5的终端电路的操作原理类似于图3的终端电路，其区别在于图5的顶部和底部钳位装置以及顶部和底部阈值参考装置是使用双极技术而实现的，双极技术使得该终端电路可以很容易地集成一个双极接收器/驱动器电路(尽管独立实现也是可行以允许图5的终端电路与已有的电子装置一起工作)。而且，双极技术还有很多优点，如更高的速度和更小尺寸。另外，在某些情况下，双极终端可以具有比CMOS实现方式更低的有效阻抗。

参照图5，示出一个底部阈值设置装置502，它包括一个n-p-n型晶体管504，配置成集电极与基极连接的晶体管504具有连接到地的发射极和连接到底部钳位装置508的n-p-n型晶体管506的基极的基极。该底部阈值装置502的功能是当有足够的电流流过n-p-n型晶体管504时(利用一个传统的晶体管源配置来产生电流进入n-p-n晶体管504)提供高于地的大约+V_BE的电压给n-p-n型晶体管506。

在传输线520上的电压稍低于地时，n-p-n晶体管506开始导通，由此在大约地以上钳位该电压。再者，维护晶体管504的导通的小的过载电路的存在也使得n-p-n晶体管506的基极被偏置在略高于+VBE，使得在信号电压达到地之前n-p-n晶体管506轻微导通。以这种方式，可以确保当信号电压落在地以下时晶体管506完全地导通。

注意的是n-p-n晶体管506的集电极优选地连接到V_DD而不是地以确保晶体管506是充分地断开，直到钳位开始。如果晶体管506的集电极连接到地，晶体管的高β会导致非无效电流流动，即使是当传输线520上的信号电压值在轨范围内，由此极大地增加功耗。

顶部阈值装置534的集电极-基极连接的p-n-p晶体管530偏置顶部钳位装置542的p-n-p晶体管540的基极处的电压大约VDD-VBE，随着传输线520上的信号电压超过VDD(或者由于维持晶体管530的导通所需要的过载电压的存在而稍低于VDD)，该p-n-p晶体管540导通以在大约VDD处钳位电压值。

在某些情况下，晶体管506和540的基极-发射极寄生电容可要求有连接到这些晶体管的栅极上的附加的电压稳定电路以确保当传输线520上的电压变化时这些晶体管可靠地钳位。传统的电压稳定方法包括结合图3所公开的那些可以用于电压稳定。

应明白，图5的终端电路具有同样的自调谐、灵活实现(独立地或集成该接收器/驱动器电路)以及前面结合图3所讨论的低的钳位电压特征。但是，图5电路实现的功耗可能稍高于图3，这是因为当信号电压超过VDD时电流发源自地，也就是说来自p-n-p晶体管540的集电极端(而不是图3情况下来自VDD)。当导通时晶体管540两端较高的电压发生可导致功耗的增加。类似的，当信号电压超过地时电流源自VDD，也来自n-p-n晶体管506(而不是来自图3中的地)。晶体管506两端较高的电压可导致功耗的增加。

图6示出一个替换的CMOS实施例，其中顶部钳位装置604的P沟道装置602连接到地(而不是图3情况下的VDD)。反之，底部钳位装置608的n沟道装置606连接到VDD而不是地。图6终端电路的其余部件类似于图3终端电路的其余部份。

当传输线620上的电压值低于地(或由于前述的过载电压的存在而接近于地)时，将电压钳位为地的电流来自VDD而不是地(如在图3的情形)。反之，当传输线620上的电压值超过VDD(或由于前述的过载电压的存在而接近于VDD)时，钳位电压为VDD的电流来自地而不是VDD(如图3中的情形)。这种配置类似于图4的情况，可以确保在传输线620上的电压值处于轨范围内时P沟道装置602和n沟道装置606更完全地关断。

附加地，在钳位时从漏极到源极跨越这些晶体管有一个大的电压，这种增加的导通允许这些晶体管的尺寸更小，由此有利地降低了区域和容量，导致速度增加。应明白，图6的终端电路还具有相同的自调谐、灵活实现(独立地或集成进该驱动器/接收器电路)以及低的钳位电压特征。但是在钳位期间跨越钳位晶体管602的大电压可增加功耗。与前面一样，前面提到的电压稳定电路可以在某些情况下连接到晶体管602和606的栅极以确保顶部钳位装置604和底钳位装置608可靠地钳位，即使传输线620上的电压变化。

为了更充分地讨论本发明的理论与应用，下面的讨论有助于补充理解。特别地，包含阻抗匹配的论题在下面进行更详细的讨论以便于理解先有技术方法中所固有的困难和本发明的优点。

在电子系统如计算机、客户/商业电子装置特别是是那些使用集成电路(IC)的设计与实现中，传输线终端是一个主要关注的问题。当信号沿着一个传输线传送并在线路的一端遇到阻抗不匹配时，它们就会在线路上来回反射，引起所谓的振铃(ringing)。

对于该问题的典型的响应是利用一个等于线路的特性阻抗的阻抗来终接该传输线，问题是这种系统大大地增加了系统的功耗，增加了所要求的电路的驱动能力，导致连接在线路中间的其它装置出现问题，或者很多其它问题。

结果，设计者更喜欢不要求这种终端器的逻辑系统。当TTL(晶体管-晶体管逻辑)电路正变得流行时，它们不使用终端但却遭到严重的振铃和噪声问题，同时建造大型系统也是不可能的。

另一个方法是使用在输入端处具有钳位二极管的TTL电路。尽管这些二极管不会对该装置的操作范围内的终端匹配产生影响并因而不会浪费额外的功率，可是一旦在输入处的波形超越(overshot)或下冲(undershot)该钳位电压(一般地轨电压+/-该二极管正向压降)，该二极管钳位就会发生，钳位反射并使操作信号保持在预定的值范围内。采用这种终端系统的基本思想是可以使用非线性终端装置，在正常操作范围外提供正确的终接，同时在操作范围内保持高的特性阻抗。

图7示出了应用于所有下面这些讨论的通用电路配置。它表示一个利用另一端上的接收装置驱动传输线的电路。点划框表示在接收端应用一个钳位或其它形式的终接。

图8A和8B说明这些问题，它表示一个传统的CMOS或TTL环境，而没有使用专栅极的二极管钳位。(需注意的是下面的讨论特别涉及在本文中表示的所钳位电路的下降波形和低半部分，但是类似的讨论也可以关于钳位电路的上升波型和上半部分)。

图8A是描述在传输线上所发生的电压-电流图。如果一个50欧姆的传输线最初稳定在5V(在图8A标注“开始”的右侧)并且一个驱动器的输出导通(输出低)，沿着线路传送的电流波形可以通过从该“开始”点画一个50欧姆的阻抗线与驱动器(点“A”)的输出阻抗曲线交叉来导出)。在这种情况下，输出电压最初被拉下为大约0.9V并大约80ma。电流波形被沿着传输线发送。在此讨论中，定义电流极性以便沿着传输线从接收器到驱动器流动的电流是正向的，电压按传统方式以地为参照。

如果在图8B中在其一侧进行同样的绘制就可以看到同样的转换。沿着“t”轴的每个方块代表沿着传输线的波形的一个跳闸(trip)，因此首先该输出电压降到电压点“A”并且然后一个传送时间之后(一个方块)，接收端开始变化。

在接收端处的平衡点(在到达接收端的波形与负载阻抗之间的平衡)可以通过从点“A”画出一个-50欧姆的阻抗线与接收栅极的阻抗曲线交叉。因此在接收端，驱动端从5伏到0.9伏的转换将被看作是从5V到-2.5伏的转换(点B)，引起向驱动端发送回的另一个反射。画另一个50欧姆的传输线再次与点“C”处的驱动端交叉表明，可以看到被驱动成大约-.3V的驱动器的输出具有正被沿着线路发送到接收端的另一个电流波形。在图8B的图中可以看出每个时间间隔的每一个转换。

当来自输出(点“C”)的反射回到接收端(点“D”)时，就会引起一个问题，因为新反射会将接收端带进.9V的范围(点“D”)，超过该接收装置的最坏的噪声水平并有可能引起差错信号，这可能导致接收装置错误地解释输入电压并产生错误数据。

参照图9，该接收装置的正常的输入特性已通过将一个肖特基二极管与其并行放置而得到补充。注意的是当第一转换中的电流波形与图8A中的一样时，二极管的钳位动作会改变接收端处的平衡点以便输入电压不会过度地变负，并因此降低沿着线路反射回的能量。这就不可避免地导致接收装置从来不会看见前例中的损坏的正向反射。

图10表示图9情形的一种特定情形，其中一个电阻器与肖特基二极管串联联接，选择该电阻器的值以便在平衡点处的等阻抗选择成与50欧姆的传输线密切匹配。在这种环境下，沿着该传输线从接收端反射回来的电流是沿着一个反射方向整定传输线所必须的量。

不管该方法在现实生活环境中是否实用(要求驱动器和传输线的全部特征都要理解)，从上面的分析中可以想到如果在操作范围外的接收线上的装置的组合的特征阻抗大于在平衡点处的传输线阻抗，该系统将维持反射并最终导致进入该装置的操作范围的正向反射，并有可能导致噪声问题。另一方面，如果平衡点处接收端上的组合特性阻抗低于传输线的阻抗，则不会产生正反射，而且，在传输线与平衡点的终端之间的匹配越密切，系统整定就越快。

但是，还有其它问题需要考虑，首先，平衡点是在它之前出现的所有条件的函数，特别是该系统的初始起动电压，但是更重要的是，二极管有效阻抗会随电流变化，而且由于肖特基二极管的低于.5V的操作范围表示一个更高的等效阻抗，在该区域的平衡点将导致不可预料的反射。

图11表示了这些点。在操作电压降到1伏的情形(3伏操作电压是肖特基二极管有效的大致交叉点)，在传输线的接收端处的平衡点发生在二极管的高等效阻抗区域，导致沿该传输线回来的反射的成比例的高电平。这种环境是非常可怕的。因为二极管阻抗在低电压区域是如此地高，在引入钳位二极管之前，反射问题比起使用TTL的年代来显得更突出。

因为与基于二极管的方案相关的反射问题，特别是在低压时，设计者现在可以再次转向电阻器终接系统，但是这会消耗大量的功耗，这在移动与其它小型系统是非常重要的。对于硬件来说，获得精确的终接也是很困难的，尤其是在有疑问的总线行涉及具有可变的负载数量的插槽的情况下，因为这会改变有效的阻抗。

图12示出一种新型终端，它具有二极管的低的电源好处，并且仍然工作在低压下。在该终端内，一个“零阈值”晶体管或类似的具有稍微负阈值的一个用于终接。参见图13的电路图，在总线操作的有源区内，这些装置是导通的，大概是1或2ma，但是与本例中终端电阻器正常消耗的20ma或更多的电流相比，这已是非常小了。一旦传输线电压反射到操作范围外，该零阈值装置就会导通并提供更轻微的导通。

这种系统节省了大量的电源，而且，可以利用两个附加的移植和屏蔽步骤被最终集成IC中。而且二极管终端在象存储器总线这样的应用中特别地有用，在此大量的卡可以插入该存储器总线。在这样的应用中也很难确定正确的终端阻抗，并且该方案的二极管基本上自调谐的。如果其它的二极管进行了更多的钳位/终接，二极管的作用就会变小，并且它对传输线的精确的特性阻抗不太敏感。由于从电源消耗电阻器网络中解放出来，芯片的设计者因为负载减少就可以使用更小的驱动电路，并且可以使用全部的轨电压摆动以获得更大的内在噪声余量(margin)。

负的二极管型终端是一个“nT”类型的终接器，其中n是总线充分地稳定以进行下一步动作之前所要求的总线传送的数量，并行终端是一个1T类型的终接器，在该终接器中传输线的所有点都被正确地终接并且没有反射。串行终端是2T终接器，在该终接器中它依赖于沿着该传输线传播的半高波，被双倍后，反射回源端以完成该设置。在两种理论情况中，通常终端中的不精确性要求比这更多的整定。

对于第一级的近似，二极管是一个3+T终接器，它要求波形沿着传输线传播，被反射回源，并且随后在它被有效地整定之前反射回接收端。因此在总线的操作电压与总线的长度相比相对较高的情况下，当下一个转变发生之前，该总线可能不会完全地设置。在这种条件下，转变之间的线路电压可能稍微不同，引起信号中明显的边缘抖动。只所以发生这个是因为从一个周期到另一个周期输出可能具有或多或少的电压转变。随着现在的系统具有更快的上升和下降次数，它可能不超过一纳秒的几十分之一，这在任何情况下都是要考虑的。

这种终端器的一个有利的应用可以在SDRAM上使用的存储器总线中发现，在此负载特性会依赖于插入的装置的数量而变化，并且对于标准部分而言电压摆动可能很高。但是，如果总线长度相对于操作频率不是太长并且边缘抖动不是重要的，在大多数这样的系统中都可以使用。

但是这种实现也存在着一个问题，如果“零阈值装置”的阈值非常接近于零电压，这种关注就不存在。但是关注区域是0V到3V的区域，在CMOS工艺中阈值的正常变化是+/-0.2V。这意味着取决于工艺的变化，在操作范围内二极管可以是从不导通到高度导通的任何状态，这在很多应用场合是不可接受的。

图14给出了针对该问题的一个电路方案。在该情形中，钳位晶体管的栅极没有连接到电源轨，而是连接到设计成跟踪阈值电压的变化的参考电压。因此如果该阈值电压在高端，该栅极节点就偏置得更高。如果该阈值电压更低，则该栅极也被偏置得更低。结果，当钳位上的电压达到轨电压的一个时，该晶体管就会被正确地偏置以提供正确的阻抗特性并且相当于一个零阈值装置，通过该钳位晶体管将存在某些导通，但是如前面所讨论的，这相对于使用电阻器终端的电流是非常小的。

图15示出本发明的终端电路的一个双极型实现方式。在图15中，偏置一个钳位晶体以便在该总线的正常有源范围内它是不导通的，但是在电源范围之外提供一个钳位动作。在某些情况下，该双极型电路可具有甚至比MOS型装置更低的有效阻抗。

这可以用于两种方式。首先，对于某些应用来说，希望有较低的钳位电压。但是在其它情形下，可能还包括一个图15中的串联电路以提供一个更容易整定该传输线的阻抗。当利用低压系统(2.5V或更小)时，最初的下冲电压可以是-0.75V的数量级，这种幅度的电压不会严重地正向偏置接收装置的衬底二极管，如果有的话，只是会引起电荷问题。利用电阻器，线路几乎可以立即整定。对于较低的电源电压，根本就不关心下冲的幅度，双极型系统也可以用于这样的系统。双极型系统也具有的优点是，当传输线的操作电平位于电源的限制之内时没有偏置电流通过该输出装置。

最后，利用CMOS技术可以做出与双极型电路等价的电路，对于在集成电路上包含的这种钳位，这将是非常适用的替代，并且最接近该双极型装置的性能，在操作范围内也几乎没有电流泄露。

对于这种钳位来说，存在两种有利的潜在的应用，一个是作为一个独立装置(例如，离散石英尺寸小外形封装或QSOP装置)，用于其原始装置不具有这种钳位电路的系统。可替换地，人们也可以将这种类型的钳位加到所制造的每个CMOS集成电路中。

如本技术领域所公知的，所有的结型装置(包括晶体管)在各个结之间具有固有的电容负载，一般地称为寄生电容。与本发明的终端电路相关的一个这样的寄生电容是MOSFET电容。这些寄生部件主要会造成逻辑栅极的内在延迟。图16示出一个具有结型寄生电容的典型MOSFET1600，该电容被表示为在装置的终端之间的集中元件。根据它们的物理起源，该寄生装置电容可以被分成两个主要组：(1)与氧化物相关的电容和(2)结电容。在所示的例子中，该栅极氧化物相关电容是C_gd(栅极-漏极电容)，C_gs(栅极源极电容)和C_gb(栅极基底电容)。在本技术领域已知的是该栅极-沟道电容是分布的并依赖于电压，因此在此描述的所有的氧化物相关电容随着晶体管的偏置状态的改变而变化。需注意的是整个栅极氧化物主要是由该栅极与下面的结构之间的并行板电容确定的，因此，氧化物相关电容的幅度与(1)栅极氧化物厚度以及(2)MOSFET栅极的区域紧密相关的。

典型地，该栅极到漏极寄生电容C_gd1(与晶体管332相关)和C_gd2(与晶体管320相关)通过导致钳位晶体管332和320的栅极电压关于传输线306上的输入电压的升或降变化降低了终端电路300的钳位性能。在某些情况下，栅极电压内的变化可以高达200mV。但是，通过结合稳定电容器1702和1704，这种栅极电压的变化可以减少为大约50mV。

利用这种思想，图17示出了按照本发明的实施例具有稳定电容1702和1704的终端电路1700。在所描述的实施例中，该稳定电容器1702和1704用于补偿栅极氧化物寄生电容。应指出的是该终端电路1700是图3所示终端电路300的一个潜在实施例并且不是限制本发明的精神和范围。

如图17所示，该终端电路1700包括顶部有源钳位装置302和底部有源钳位装置304，在图17的实施例中，顶部有源钳位装置302通过其源极连接到第二电势的P沟道MOS装置332来实现(具有栅极到漏极寄生电容C_gd1)，用于在大约第二参考电压(如VDD)处钳位传输线306上的信号。另一方面，底部有源钳位装置304是由其源极连接到第一电势的n沟道MOS装置320(具有栅极到漏极的寄生电容C_gd2)来实现，并用于在第一参考电压(如地或GND)处钳位传输线306上的信号。应指出的是即使本发明的钳位电路是按照MOS装置来描述的，但本技术领域内的人可想到也可以使用其它的相应装置如双极型。

对于本讨论的剩下部分，第二电势可以假定为VDD以及第一电势是GND。但是，应指出的是，这些标记只是为了讨论的方便，不能看成是对本发明精神和范围的限制。因此在本例中，MOS装置332的源极连接到VDD，同时MOS装置320的源极连接到地，装置332与320的漏极都连接到传输线306，如所示的。现在参照底部有源钳位装置304，MOS装置320的栅极3 14连接到底部阈值参考装置312的栅极和漏极。为了补偿MOS装置320的寄生电容引入的在晶体管栅极电压内的变化，该稳定电容器1704将栅极314连接到任何合适的稳定电压源如第一参考电压源。但应指出的是，可以使用任意的电压源，如图18和19所示。通过将栅极330和314连接到一个合适的电压源(在本例中分别是VDD和GND)，由寄生电容C_gd1和C_gd2引起的电压转变所造成的钳位晶体管栅极电压的任何变化在这些没有电容1702和1704的终端电路上都基本上被减少了。

例如当传输线306上的信号开始从高(高)信号或逻辑1(接近VDD)向逻辑0(接近GND)转变时，该稳定电容器1704动作以减少在栅极314上的瞬态压降，由此将n沟道MOS装置320的栅极314维持在V_T，当传输线306上的信号开始反射并落在地以下时(即，一旦底部有源钳位装置304的n沟道MOS装置320的栅极与它的源之间的电势差超过V_T时)，n沟道装置320开始导通并从它的漏极发出电流，如图17所示该漏极连接到地，因此在306上的信号在大约地附近被钳位。

类似地，当传输线306上的信号开始从低(低)信号或逻辑0(接近GND)向逻辑1(接近VDD)转变时，该稳定电容器1702动作以减少在栅极330上的瞬态电压，由此将p沟道MOS装置332的栅极330维持在VDD-V_T，当传输线306上的信号开始反射并升到VDD以上时，p沟道装置332导通并在大约VDD处钳位信号，因此在306上的信号在大约VDD附近被钳位。

图18和19按照本发明的一个实施例示出终端电路的其它实施方式，应指出的是稳定电容器可以将晶体管332与320的栅极330和314连接任何稳定、合适的电压源。例如，在图18中，该终端电路1800具有将栅极330和314连接到GND和VDD的稳定电容器1802和1804，而在图19中，该稳定电容器1902和1904将栅极330和314连接到一个分散的稳定电压源电路1906和1908。应指出的是，该分散的稳定电压源电路1906和1908在某些情形下可以是相同或基本相同的电路。

在某些情况下，要被钳位的传输线可以是多种传输线中的一种，典型地是总线，如数据线、地址线、存储器线等。在图20中示出了这种环境，它按照本发明一个实施例示出总线终端电路2000。在所描述的实施例中，该总线终端电路2000被相应地配置成终接被汇集一起形成总线2003的多个传输线2002-1到2002-n。在图20所示的环境中，连接到第二参考电压源的第一稳定电容器2001，第一共享线2005-1依次连接到顶部钳位晶体管2006-1到2006-n(每个晶体管的源极连接到第二电势)中的每个栅极。电路2000还包括一个第二稳定电容器2004，该电容器连接第一参考电压源，以及依次连接到底部钳位晶体管2008-1到2008-n(每个晶体管的源极连接到第一电势)中的每个栅极的第二共享线2005-2。通过这种方式，形成总线2003的传输线2002-1到2002-n中每一线可单独地由它们各自的顶部和底部钳位晶体管钳位。例如，传输线2002-1通过顶部钳位晶体管2006-1被钳位为VDD(假定第二参考电压是VDD)，并且通过底部钳位晶体管2008-1钳位为GND(假定第一参考电压是GND)。应明白在图20的配置中，稳定电容器2001和2004应足够大以便能补偿在所有的晶体管中出现的寄生电容。在某些情况下，由于可提供足够补偿的电容器对于某些特定应用来说太大而会出现某些困难。

在这些情形下，图21描述了总线终端电路2000的变化，其中钳位晶体管2006-1，n和2008-1，n中每一个具有其自己的补偿电容。尤其是，在图21中总线终端电路2100是图20所示的总线终端电路2000的一个实施例，区别在于不是使用一个单一的补偿电容器2001和2004，而是多个顶部钳位晶体管2006-1到2006-n和底部钳位晶体管2008-1到2008-n中的每一个都分别具有相关的稳定电容器2102-1，n，和2104-1，n，直接连接到相应的晶体管栅极。通过这种方式，每个电容器2102-1，n，和2104-1，n基本上小于2001和2004，因为每一个仅仅是补偿单一的栅极节点。应注意的一个隔离的电阻器或电感器可以连接到钳位晶体管的每个栅极。

在另一个实施例中，在图22中所示的总线终端电路2200具有直接连接到相关联的电容器2102-1，n中的一个的第一隔离电阻2202-1，n，以及直接连接到相关联的电容器2104-1，n中的一个的第二隔离电阻2204-1，n。通过将这些电阻器相加，该总线终端电路2200可以将钳位晶体管2006与2008中的每个彼此隔离以便减少或基本上消除本技术领域内的人所熟悉的各种传输线之间的串音。应注意的电感器也可以用于替换电阻器，并且在IC内的连接轨迹也将具有电阻和电感，并且也可以用于替换这些电阻器。

在某些情形中可能想向阈值参考装置310和312提供可变的电流源，这样的情形包括那些要求终端电路300的低DC功耗的场合，或者关机模式所期望的电路或系统。图23给出了一种按照本发明的一个实施例的可变电流源(VCS)终端电路的一个特定实现，应明白的是该VCS终端电路2300仅是图3中终端电路300的一个实施例，它适用于想要低DC电源或关机功能(如睡眠模式)的场合。在所示的实现方式中，该VCS终端电路2300包括一个连接该阈值参考装置310和312的可变电流源(VCS)2302(请再参照图3和图17的电流源3)。一个有效输入管脚2304提供一个有效/无效信号给VCS 2302，该信号的值决定提供给该阈值参考装置310和312的偏置电流。在所描述的实施例中，VCS 2302包括一个由漏—栅极连接的晶体管2306形成的电流镜象2305，该晶体管2306的漏极和栅极连接到电阻器2308、源极连接到第一参考电压源(如GND)，而同时它的栅极连接到晶体管2310的栅极。在特定的实现中，该晶体管2310的源极连接到第一参考电压源(如GND)并且它的漏极连接到晶体管334的漏极和栅极。而且，电阻2308与将晶体管318的漏极和栅极连接到有效输入管脚2304的电阻器2312并行连接，以便由VS2302提供的偏置电流(I)被直接与由有效输入管脚2304提供的电压相关联。

例如，如果增加有效输入管脚2304上的电压，在320的栅极上的偏置电压就会增加，提高它的钳位电压。而且，在有效输入管脚2304上的电压增加将降低332的栅极的偏置电压，由此提高它的钳位电压。在将终端电路2300置于睡眠状态的情形，在有效管脚2304上的电压可被减少到非常低的阈值电压V_t，在这种情况下，没有DC电流，因此没有DC功耗，这也就是电路或系统的典型停机模式，这是睡眠或低功耗模式所希望的。应指出的是，在钳位电压性能与良好的DC功率耗散之间存在着一种折衷，因为改进的钳位性能要求由VCS2302提供更高的偏置电流，反之亦然。

在某些实施例中，有效输入管脚2304可以由一个控制器与图23B中所示的VCS终端电路2350一起控制。在该实施例中，一个微处理器单元2352通过一个外部电阻器2354连接到有效输入管脚2304，此时由微处理器2352产生的有效/无效信号将被设置在GND以去除终端电路2352的电源(使无效)，并且当要求钳位时，该微处理器2352可以产生一个设置为VDD的有效信号，此时电阻器2354将确定钳位电压和相关的DC功耗。例如，如果电阻器2354的值增加，DC功耗将下降，其代价是钳位效率变差，反之亦如此。

如我们所知的，没有哪种导体好到无论何时当流经电流时，因为其阻抗而只有很小的压降，这可在所有的终端电路中导致一个问题，在此各种钳位装置和相关的偏置电压发生器连接到同一轨。例如，如果输入电压高于VDD并且上钳位晶体管332是导通的，那么大量的电流就会流进VDD线，该电流会导致局部VDD电压升高并且，如果偏置晶体管334连接到该局部VDD线，那么它的栅极/漏极电压也会升高同样的值，由此提升了332的栅极电压，这种效果是基于这样的事实，如果电流I是恒定的，那么334的栅极电压的源也必须是恒定的。在这种环境下，332的栅极电压的升高将导致钳位电压升高了同样的量，由此降低了上钳位装置302的功效。解决该问题的一个方案示于图24中，图24表示按照本发明的一个分裂轨型终端电路2400。从中可以很容易地看出，它具有两个独立的轨线VDD2和VDD1，分别连接到上钳位晶体管332和上阈值参考晶体管334，由晶体管332泄入轨线VDD2的所有电流将不会在轨线VDD1上导致瞬态电压。一个类似的分析是为底部钳位晶体管320和底部参考阈值装置318提供一个独立的GND轨线对GND2和GND1。

因此，增加电源轨的数量有效地消除的这个问题，因为VDD2携带了大量的电流并且在VDD2中所导致的增加并不会影响仅用于偏置电压发生器电路的VDD1。

图25-29说明了上面讨论的三态电路400的各种其它实现方式，其中在图25中示出的一种表示按照本发明的一个低DC电源的三态终端电路2500，该电路2500被配置成：当电路2500作为一个输出缓冲器时引出一个比三态终端电路400更低的直流功率耗散，这是因为从VDD流经晶体管320和332并进入GND的图腾柱电流的原因使电路400消耗更多DC功率。为了消除这种图腾柱电流，晶体管2502和2504被分别连接到电源轨VDD和GND，而不是象在终端电路400中的那样连接到偏置电压发生器410。通过这种方式，当输出缓冲器断言逻辑“0”时，332的栅极将被一直拉到VDD轨以确保在332中没有电流。类似地，当输出缓冲器断言逻辑“1”时，320的栅极被一直拉到GND轨以确保在晶体管320中没有电流。

图26给出了减少了晶体管的三态终端电路2600，它具有减少数量的晶体管。通过使用更少的晶体管，该终端电路2600潜在地要比终端电路2500和/或400快且紧凑。在图27中示出了另一个三态终端电路400的实现方式，这是一个传送门型三态终端电路2700。而且，与三态终端电路2500一样，当电路2700处于输出缓冲模式时没有图腾柱电流流经晶体管332和320。应指出的是每一个传送门2702和2704都可以用于一个三态反相器(没有示出)来替代，它在输出路径中按需要增加了一个反相。利用这种思想，图28示出传送门2702和2704被三态反相器2802和2804分别替代的三态终端电路2700，以形成一个低DC电源三态终端电路2800。

图29示出按照本发明另一个实施例具有溶合进图3的偏置电压发生器电路310和312的三态功能的三态终端电路2900。在这种配置中，当三态信号是高时(即，三态信号(棒(bar))是低)，晶体管334的栅极被晶体管2906(即晶体管334是二极管连接的)短路到它的漏极，并且一个三态有效电流源2908(即，当三态信号是高时才发出电流)导致电流I₁流过晶体管334，导致在上钳位晶体管332的栅极342上电压为V_DD-V_t。对于三态信号是低的情况，电流源2908被无效，n沟道晶体管2910关断，P沟道晶体管2906被关断以便信号经过三个反相可以从OUT(棒)传播到I/O(即332的漏极)。

再次参照图3，顶部和底部钳位晶体管332和320可分别提供充分的静电放电(ESD)保护，用于保护集成电路。如本技术领域所知的，晶体管332和320都具有内在的、连接到各自的电源轨的二极管，如图30所示。用于晶体管332的内在的二极管3002连接到VDD与输入节点3004之间，而用于晶体管320的内在的二极管3006连接到GND与输入节点3004之间，需着重注意的是，当输入节点3004上的输入信号介于两轨电压(即VDD与GND)之间时二极管3002与3006都没有导通。增加内在二极管3002和3006所能承受的ESD保护的两种途径是对于晶体管320和332增加源/漏接触与栅极接触之间的间隔，以及通过增加两个晶体管的栅极长度来达到。但是，应指出提，通过增加ESD保护到大约10kV(与标准的二极管ESD的2kV相比)，由于上面讨论过的结型和氧化物寄生电容的增加，电路的速度受到相反的影响。

尽管已经按照几个优选实施例对本发明进行描述，但也存在着其它变换、替代或等价物落在本发明的范围内，应明白，有很多方式可以实现本发明的方法和装置，并且下面所附的权利要求倾向于覆盖所有这些替换和等价。

Claims

1、一种用于将传输线上的信号钳位为第一参考电压和第二参考电压之一的有源终端电路，包括

连接到具有一个底部钳位晶体管控制节点的第一电势的底部钳位晶体管，其中该控制节点配置成在大约第一参考电压处钳位该信号；

连接到用于提供第一参考电压的第一参考电压源的底部阈值参考晶体管，其中该第一阈值参考晶体管向该底部钳位晶体管控制节点提供一个第一偏置电压，以便在高于第一参考电压的大约第一阈值电压处偏置该底部钳位晶体管控制节点，该第一阈值电压代表该底部钳位晶体管的一个阈值电压；

连接到具有一个顶部钳位晶体管控制节点的第二电势的顶部钳位晶体管，该控制节点配置成在大约第二参考电压处钳位该信号；以及

连接到用于提供第二参考电压的第二参考电压源的顶部阈值参考晶体管，其中该顶部阈值参考晶体管向该顶部钳位晶体管控制节点提供一个第二偏置电压，以便在低于第二参考电压的大约第二阈值电压处偏置该顶部钳位晶体管控制节点，该第二阈值电压代表该顶部钳位晶体管的阈值电压。

2、一种用于终接电子装置的传输线上的信号的有源终端电路，包括：

连接到用于提供第一参考电压的第一参考电压源的底部阈值参考晶体管，其中该底部阈值参考晶体管向该底部钳位晶体管控制节点提供一个第一偏置电压，以便在高于第一参考电压的大约第一阈值电压处偏置该底部钳位晶体管控制节点，该第一阈值电压代表该底部钳位晶体管的一个阈值电压；

连接到用于提供第二参考电压的第二参考电压源的顶部阈值参考晶体管，其中该顶部阈值参考晶体管向该顶部钳位晶体管控制节点提供一个第二偏置电压，以便在低于第二参考电压的大约第二阈值电压处偏置该顶部钳位晶体管控制节点，该第二阈值电压代表该顶部钳位晶体管的阈值电压；

连接在所述的底部钳位晶体管控制节点与第一稳定电压源之间的第一稳定电容器；以及

连接在所述的顶部钳位晶体管控制节点与第二稳定电压源之间的第二稳定电容器。

3、一种用于终接电子装置内多个传输线的有源终端电路，所述的有源终端电路被配置成将每个传输线上的信号钳位为第一参考电压与第二参考电压之一，所述的有源终端电路包括：

多个第一钳位晶体管，用于在大约第一参考电压处钳位该信号，每个晶体管连接到一个相关联的传输线端子和第一端子，其中该传输线端子被配置成连接到所述电子装置内的相关传输线，以及其中第一端子连接到所述电子装置内的第一电势；

多个第二钳位晶体管，其中每个晶体管与所述的多个第一钳位晶体管中特定的一个相关联并且连接到所述的相关的传输线端子和第二端子，其中第二端子配置成连接到所述电子装置内的第二电势；

连接到第一偏置电压源的第一阈值参考装置，该电压源用于提供第一偏置电压给多个第一钳位晶体管控制节点中的每一个，以便每个第一钳位晶体管控制节点在大约第一阈值电压处从所述的第一参考电压被偏置，其中该第一阈值电压代表第一钳位晶体管阈值电压；以及

连接到第二偏置电压源的第二阈值参考装置，该电压源用于提供第二偏置电压给多个第二钳位晶体管控制节点中的每一个，以便每个第二钳位晶体管控制节点在大约第二阈值电压处从所述的第二参考电压被偏置，其中该第二阈值电压代表第二钳位晶体管阈值电压。

4、一种用于终接横向在具有可选的DC功耗的传输线上的信号的有源终端电路，包括：

连接到具有第一钳位晶体管控制节点的第一电势的第一钳位晶体管，其中该控制节点配置成在大约第一参考电压处钳位该信号；

连接到用于提供第一参考电压的第一参考电压源的第一阈值参考晶体管，其中该第一阈值参考晶体管向该第一钳位晶体管控制节点提供一个第一偏置电压，以便在大约第一阈值电压处从所述的第一参考电压偏置该第一钳位晶体管控制节点，该第一阈值电压代表该第一钳位晶体管的一个阈值电压；

连接到具有一个第二钳位晶体管控制节点的第二电势的第二钳位晶体管，该控制节点配置成在大约第二参考电压处钳位该信号；以及

连接到用于提供第二参考电压的第二参考电压源的第二阈值参考晶体管，其中该第二阈值参考晶体管向该第二钳位晶体管控制节点提供一个第二偏置电压，以便在大约第二阈值电压处从第二参考电压偏置该第二钳位晶体管控制节点，该第二阈值电压代表该第二钳位晶体管阈值电压；以及

连接到所述第一阈值参考晶体管和第二阈值参考晶体管的可变电流源，配置成按照需要减少有源终端电路的DC功耗。

5、一种用于为节点提供静电放电保护的ESD保护电路，包括：

底部ESD保护晶体管，具有连接到第一电势的第一节点和反相偏置地将所述节点连接到第一参考电压源的底部ESD保护晶体管内部二极管；

连接到第一参考电压源的底部阈值参考晶体管，其中该底部阈值参考晶体管向该底部ESD保护晶体管栅极提供一个第一偏置电压，以便在大约第一阈值电压处从所述的第一参考电压偏置该底部钳位晶体管栅极，所述的该第一阈值电压代表该底部ESD保护晶体管的一个阈值电压；

具有连接到第二电势的第二节点和反相偏置地将所述节点连接到第二参考电压源的顶部ESD保护晶体管内在二极管的ESD保护晶体管；以及

连接到第二参考电压源的顶部阈值参考晶体管，其中该顶部阈值参考晶体管向该顶部ESD保护晶体管栅极提供一个第二偏置电压，以便在低于第二参考电压的大约第二阈值电压处偏置该顶部钳位晶体管栅极，所述的第二阈值电压代表所述顶部ESD保护晶体管的一个阈值电压，其中具有相关的ESD电压的静电放电事件过程中，该顶部和底内在二极管分别提供一个傍路电流路径给第二和第一参考电压，以便节点瞬态电压相对ESD电压充分被降低；

6、一种用于终接横向在一个传输线上的信号的有源终端电路，包括：

连接到具有一个底部钳位晶体管控制节点的第一局部电势的底部钳位晶体管，其中该控制节点配置成在大约第一参考电压处钳位该信号；

连接到用于提供第一参考电压的第一局部参考电压源的底部阈值参考晶体管，其中该底部阈值参考晶体管向该底部钳位晶体管控制节点提供一个第一偏置电压，以便在高于第一参考电压的大约第一阈值电压处偏置该底部钳位晶体管控制节点，该第一阈值电压代表该底部钳位晶体管的一个阈值电压；

连接到具有一个顶部钳位晶体管控制节点的第二局部电势的顶部钳位晶体管，该控制节点配置成在大约第二参考电压处钳位该信号；以及

连接到用于提供第二参考电压的第二局部参考电压源的顶部阈值参考晶体管，其中该顶部阈值参考晶体管向该顶部钳位晶体管控制节点提供一个第二偏置电压，以便在低于第二参考电压的大约第二阈值电压处偏置该顶部钳位晶体管控制节点，该第二阈值电压代表该顶部钳位晶体管的阈值电压；

其中在第一局部电势处的任何电压偏移不会影响所述的第一局部参考电压，反之亦然；以及其中在所第二局部电势处的任何电压偏移不会影响第二局部参考电压，反之亦然。

7、一种用于终接横向在三态模式的传输线上的信号的有源终端电路，包括：

三态输出缓冲器；

连接到GND和三态输出缓冲器的底部钳位晶体管，具有用于在大约GND处钳位所述信号的底部钳位晶体管控制节点；

连接到用于提供第一参考电压的第一参考电压源的底部阈值参考晶体管，其中该底部阈值参考晶体管向该底部钳位晶体管控制节点提供一个第一偏置电压，以便在高于GND的大约第一阈值电压处偏置该底部钳位晶体管控制节点，该第一阈值电压代表该底部钳位晶体管的一个阈值电压；

连接到VDD和三态输出缓冲器的顶部钳位晶体管，具有用于在大约VDD处钳位所述信号的顶部钳位晶体管控制节点；以及

连接到用于提供第二参考电压的第二参考电压源的顶部阈值参考晶体管，其中该顶部阈值参考晶体管向该顶部钳位晶体管控制节点提供一个第二偏置电压，以便在大约第二阈值电压处从VDD偏置该顶部钳位晶体管控制节点，该第二阈值电压代表该顶部钳位晶体管的阈值电压。