CN102656802A - 具体用于超声应用的传输信道 - Google Patents

Abstract

描述一种如下类型的传输信道(1)，该传输信道包括至少一个高电压缓冲块(4)，高电压缓冲块(4)包括插入于相应电压参考(HVP0，HVP1，HVM0，HVM1)之间的缓冲晶体管(MB1，MB2，MB3，MB4)和相应缓冲二极管(DB1，DB2，DB3，DB4)，这些缓冲晶体管(MB1，MB2，MB3，MB4)也连接到钳位块(5)，钳位块(5)继而包括经过二极管(DC1，DC2)与这一传输信道(1)的至少一个输出端子(HVout)连接的钳位晶体管(MC1，MC2)，二极管(DC1，DC2)被连接成防止钳位晶体管(MC1，MC2)的体二极管导通。有利地根据本发明，传输信道(1)包括至少一个重置电路(20)，重置电路(20)包括二极管(DME1，DME2，DME3，DME4)并且插入于高电压缓冲块(4)和钳位块(5)的电路节点(XME1，XME2，XME3，XME4，XC1，XC2)之间，这些电路节点(XME1，XME2，XME3，XME4，XC1，XC2)与高电压缓冲块(4)中和钳位块(5)中包括的晶体管(MB1，MB2，MB3，MB4；MC1，MC2)的传导端子通信。

Description

具体用于超声应用的传输信道

技术领域

本发明涉及一种传输信道。

更具体而言，本发明涉及一种如下类型的传输信道，该传输信道包括连接到钳位块并继而连接到所述传输信道的至少一个输出端子的至少一个高电压缓冲块。

本发明具体地但是并非排他地涉及一种具体用于超声应用的传输信道，并且仅通过示例参照这一应用领域进行以下描述。

背景技术

众所周知，声纳扫描或者超声扫描是使用超声波或者超声并且基于超声传输和回波发射的原理而且广泛使用于内科、外科和放射领域的医学诊断测试系统。

通常使用的超声介于2MHz与20MHz之间。通过考虑更高频率具有更大图像分辨能力、但是在受检查的受试者中穿透更少深度来选择频率。

这些超声通常由插入于如下探测器中的压电陶瓷晶体生成，该探测器被维持与受试者的皮肤直接接触而适当凝胶(适合于消除在探测器与受试者的皮肤之间的空气，从而允许超声在受检查的解剖分段中穿透)介于其间。相同探测器能够收集返回信号或者回波，该信号或者回波由计算机适当处理并且显示于监视器上。

具体而言，到达声阻抗的变化点以及因此例如到达内部器官的超声被部分地反射，并且反射百分比传达关于在穿越的组织之间的阻抗差的信息。注意，考虑在骨骼与组织之间的大阻抗差，利用声纳扫描不可能看见骨骼后面，这引起超声的全反射，而空气或者气体区域给予“阴影”，从而引起超声的部分反射。

向计算机提供由超声波运用于完成去往、反射和返回路径的时间，该计算机计算回波来源处的深度、因此标识在穿越的组织之间的划分表面(对应于声阻抗的变化点并且因此对应于回波来源处的深度)。

基本上，超声扫描器(具体为基于超声声纳扫描的诊断装置)实质上包括三个部分：

-探测器，包括具体为超声类型的至少一个换能器，该换能器发送和接收超声信号；

-电子系统，驱动换能器用于生成待发送的超声信号或者脉冲并且接收这一脉冲在探测器的返回回波信号，从而因此处理接收的回波信号；并且

-从探测器接收的回波信号开始处理的对应声纳扫描图像的显示系统。

具体而言，字换能器(word transducer)一般指示将关于机械和物理量的能量类型转换成电信号的电气或者电子设备。在广义上，换能器有时定义为任何如下设备，该设备将能量从一种形式转换成另一形式，从而这后一形式可以由人或者由其它机器重新处理。许多换能器为传感器和致动器二者。超声换能器通常包括被适当地偏置用于引起它的变形以及生成超声信号或者脉冲的压电晶体。

在图1中示意地示出了在这些应用中使用的典型传输信道或者TX信道(用1总体上指示)。

具体而言，传输信道1包括与输入总线BUS_IN通信地驱动电平移位器3的输入逻辑2，该电平移位器3继而连接到高电压缓冲块4。高电压缓冲块4插入于高电压参考配对(分别为更高HVP0和HVP1以及更低HVM0和HVM1)之间并且具有连接到电平移位器3的输入端子INB1和INB2配对以及连接到输入端子对应配对(钳位块5的INC1和INC2)的输出端子OUTB1和OUTB2配对。

另外，钳位块5连接到钳位电压参考PGND并且具有与传输信道的第一输出端子HVout对应的输出端子，该第一输出端子继而经过抗噪声块6连接到连接端子Xdcr用于经过传输信道1驱动换能器。

最后，高电压开关7插入于连接端子Xdcr与传输信道1的第二输出端子LVout之间。

更具体而言，高电压缓冲块4包括第一支路，该第一支路包括相互串联插入于第一更高电压参考HVP0与缓冲中心节点XBc之间的第一缓冲晶体管MB1和第一缓冲二极管DB1以及相互串联插入于缓冲中心节点XBc与第一更低电压参考HVM0之间的第二缓冲二极管DB2与第二缓冲晶体管MB2。第一缓冲晶体管MB1和第二缓冲晶体管MB2具有与高电压缓冲块4的第一XB1和第二内电路节点XB2通信的相应控制或者栅极端子，并且该控制或者栅极端子连接到第一DRB1和第二缓冲输入驱动器DRB2并且由第一DRB1和第二缓冲输入驱动器DRB2驱动，第一DRB1和第二缓冲输入驱动器DRB2继而连接到与高电压缓冲块4的第一输入端子INB1和第二输入端子INB2通信的电平移位器3。

高电压缓冲块4也包括与第一支路并联的第二支路，该第二支路继而包括相互串联耦合于第二更高电压参考HVP1与缓冲中心节点XBc之间的第三缓冲晶体管MB3与第三缓冲二极管DB3以及相互串联插入于缓冲中心节点XBc与第二更低电压参考HVM1之间的第四缓冲二极管DB4和第四缓冲晶体管MB4。第三缓冲晶体管MB3和第四缓冲晶体管MB4具有与高电压缓冲块4的第三XB3和第四内电路节点XB4通信的相应控制或者栅极端子，并且该控制或者栅极端子连接到第三DRB3和第四缓冲输入驱动器DRB4并且由第三DRB3和第四缓冲输入驱动器DRB4驱动，第三DRB3和第四缓冲输入驱动器DRB4继而分别连接到第一XB1和第二内电路节点XB2，并且然后连接到第一DRB1和第二缓冲输入驱动器DRB2以及连接到第一OUTB1和第二输出端子OUTB2。

具体而言，在该图的例子中，第一缓冲晶体管MB1和第三缓冲晶体管MB3为高电压P沟道MOS晶体管(HV Pmos)，而第二缓冲晶体管MB2和第四缓冲晶体管MB4为高电压N沟道MOS晶体管(HV Nmos)。另外，缓冲二极管DB1、DB2、DB3和DB4为高电压二极管(HV二极管)。

钳位块5继而具有第一INC1和第二输入端子INC2，这些输入端子分别连接到高电压缓冲块4的第一OUTB1和第二输出端子OUTB2。

具体而言，钳位块5包括连接于第一输入端子INC1与第一钳位晶体管MC1的控制或者栅极端子之间的第一钳位驱动器DRC1，第一钳位晶体管MC1继而与第一钳位二极管DC1串联插入于钳位电压参考PGND(具体为接地)与钳位中心节点XCc之间。第一钳位晶体管MC1和第一钳位二极管DC1与第一钳位电路节点XC1通信地互连。

钳位块5也包括连接于第二输入端子INC2与第二钳位晶体管MC2的控制或者栅极端子之间的第二钳位驱动器DRC2，第二钳位晶体管MC2继而与第二钳位二极管DC2串联插入于钳位中心节点XCc与钳位电压参考PGND之间。第二钳位晶体管MC2和第二钳位二极管DC2与第二钳位电路节点XC2通信地互连。

钳位中心节点XCc也连接到传输信道1的第一输出端子HVout，该端子HVout继而经过抗噪声块6连接到连接端子Xdcr，该抗噪声块包括在第一输出端子HVout与连接端子Xdcr之间反向并联连接(即通过让第一二极管的阳极端子连接到第二二极管的阴极端子并且反之亦然)的第一抗噪声二极管DN1和第二抗噪声二极管DN2。

具体而言，在该图的例子中，第一钳位晶体管MC1为高电压P沟道MOS晶体管(HV Pmos)，而第二钳位晶体管MC2为高电压N沟道MOS晶体管(HV Nmos)。另外，钳位二极管DC1和钳位二极管DC2为高电压二极管(HV二极管)，而抗噪声二极管DN1和抗噪声二极管DN2为低电压二极管(LV二极管)。

当钳位块5接通时，第一输出端子HVout处于与接地电压值GND基本上对应的电压值。

在脉冲周期之后，第一DB1和第三缓冲二极管DB3的阳极端子以及第二DB2和第四缓冲二极管DB4的阴极端子使它们本身稳定于如下电压，该电压取决于诸如电源电压值、内电容值、哪一个和多少个晶体管用于切换、切换频率等不同因素。

这意味着每个相继脉冲串列发现不同的、未定义的初始条件。

通过改变初始状态、也修改输出波形从而输入控制相同，可以获得不同输出。换而言之，输出信号的波形取决于输入信号和因先前出现的切换而获得的初始条件，从而产生一类“记忆效应”。

本发明的技术问题在于提供一种用于能够保证正确和可预测的初始切换条件的传输信道的配置，该配置因而适合用于超声应用并且具有关于允许克服对根据现有技术实现的信道仍然有影响的限制和缺点这样的结构和功能特征。

发明内容

本发明所依据的解决方案思想在于使用与传输信道的高电压缓冲块的内节点连接的适当高电压二极管以用于正确偏置传输信道在一个脉冲周期与另一脉冲周期之间的条件。

基于这一解决方案思想，通过如下类型的传输信道解决技术问题，该传输信道包括至少一个高电压缓冲块，该高电压缓冲块包括插入于相应电压参考之间的缓冲晶体管和相应缓冲二极管，所述缓冲晶体管也连接到钳位块，该钳位块继而包括经过如下二极管与所述传输信道的至少一个输出端子连接的钳位晶体管，该二极管被连接成防止所述钳位晶体管的体二极管导通，其特征在于它包括至少一个重置电路，该重置电路包括二极管并且插入于所述高电压缓冲块和所述钳位块的电路节点之间，所述电路节点与所述高电压缓冲块和所述钳位块中包括的所述晶体管的传导端子通信。

更具体而言，本发明包括如果需要则独自或者组合采用的以下补充和可选特征。

根据本发明的一个方面，所述钳位块可以包括与第一钳位二极管串联插入于钳位电压参考与钳位中心节点之间并且与第一钳位电路节点通信地互连的至少一个第一钳位晶体管以及与第二钳位二极管串联插入于所述钳位电压参考与所述钳位中心节点之间并且与第二钳位电路节点通信地互连的第二钳位晶体管，并且其中所述高电压缓冲块包括至少一个第一支路，第一支路继而包括相互串联连接于第一更高电压参考与缓冲中心节点之间并且与第一存储节点通信地互连的第一缓冲晶体管和第一缓冲二极管以及相互串联插入于所述缓冲中心节点与第一更低电压参考之间并且与第二存储节点通信地互连的第二缓冲二极管和第二缓冲晶体管，其特征在于所述重置电路包括：

-第一存储二极管，插入于所述第一存储节点与所述第一钳位电路节点之间；以及

-第二存储二极管，插入于所述第二存储节点与所述第二钳位电路节点之间。

根据本发明的这一方面，所述第一存储二极管的阴极端子可以连接到所述第一存储节点而阳极端子连接到所述第一钳位电路节点，并且所述第二存储二极管的阳极端子可以连接到所述第二存储节点而阴极端子连接到所述第二钳位电路节点。

也根据本发明的这一方面，所述第一存储节点可以连接到所述第一缓冲二极管的阳极端子并且所述第一钳位电路节点可以连接到所述第一钳位二极管的阳极端子，并且所述第二存储二极管可以连接到所述第二缓冲二极管的阴极端子并且所述第二钳位电路节点可以连接到所述第二钳位二极管的阴极端子。

另外根据本发明的这一方面，所述第一存储节点可以与所述第一缓冲晶体管的漏极端子通信，并且所述第二存储节点可以与所述第二缓冲晶体管的漏极端子通信。

根据本发明的另一方面，所述高电压缓冲块也可以包括与所述第一支路并联的第二支路，第二支路继而包括相互串联插入于第二更高电压参考与所述缓冲中心节点之间并且与第三存储节点通信地互连的第三缓冲晶体管和第三缓冲二极管以及相互串联插入于所述缓冲中心节点与第二更低电压参考之间并且与第四存储节点通信地互连的第四缓冲二极管和第四缓冲晶体管，其特征在于所述重置电路还可以包括：

-第三存储二极管，插入于所述第三存储节点与所述第一钳位电路节点之间；以及

-第四存储二极管，插入于所述第四存储节点与所述第二钳位电路节点之间。

根据本发明的这一方面，所述第三存储二极管的阴极端子可以连接到所述第三存储二极管而阳极端子连接到所述第一钳位电路节点，并且所述第四存储二极管的阳极端子可以连接到所述第四存储节点而阴极端子连接到所述第二钳位电路节点。

也根据本发明的这一方面，所述第三存储节点可以连接到所述第三缓冲二极管的阳极端子并且所述第一钳位电路节点可以连接到所述第一钳位二极管的阳极端子，并且所述第四存储节点可以连接到所述第四缓冲二极管的阴极端子并且所述第二钳位电路节点可以连接到所述第二钳位二极管的阴极端子。

另外根据本发明的这一方面，所述第三存储节点可以与所述第三缓冲晶体管的漏极端子通信，并且所述第四存储节点可以与所述第四缓冲晶体管的漏极端子通信。

另外根据本发明的另一方面，所述钳位块可以包括与所述第一和第二钳位晶体管的控制端子连接的相应的第一和第二钳位驱动器。

另外根据本发明的另一方面，所述高电压缓冲块可以包括与所述缓冲晶体管的控制端子连接的相应缓冲驱动器。

根据本发明的一个优选方面，所述传输信道还可以包括插入于所述至少一个输出端子与一个连接端子之间用于驱动负载的抗噪声块。

根据本发明的这一方面，所述负载可以是压电换能器。

最后根据本发明的另一方面，所述传输信道还可以包括插入于所述连接端子与这样的传输信道的又一输出端子之间的高电压开关。

根据本发明的传输信道的特征和优点将从参照附图通过指示性而非限制性的例子给出的对其实施例的下文描述中变得清楚。

附图说明

在这些附图中：

-图1示意地示出了根据现有技术实现的用于超声应用的传输信道；

-图2示意地示出了根据本发明实现的具体用于超声应用的传输信道。

具体实施方式

参照这些图并且具体参照图2来描述总是用1总体上指示的用于超声应用的传输信道。

为了简便起见，将向结构上和功能上与关于现有技术描述的并且在图1中示出的传输信道对应的元件给予相同数字标号。

传输信道1在它的更一般形式中为如下类型，该类型包括至少一个高电压缓冲块4，该缓冲块4继而包括插入于相应电压之间的缓冲晶体管和相应缓冲二极管。缓冲晶体管也连接到钳位块5，该钳位块5继而包括经过如下二极管与传输信道1的至少一个输出端子HVout连接的钳位晶体管，该二极管被连接成防止钳位晶体管的体二极管导通。另外，传输信道1包括至少一个重置电路20，该电路包括二极管并且插入于高电压缓冲块4和钳位块5的电路节点之间，所述电路节点与包括到高电压缓冲块4中和钳位块5中的晶体管的传导传导端子通信。

根据本发明的一个实施例，重置电路20适当连接到高电压缓冲块4和钳位块5的待被正确“重新定位”的内节点。

更具体而言，根据本发明的一个实施例，重置电路20连接到在高电压缓冲块4的晶体管与缓冲二极管之间的互连电路节点以及钳位块5的钳位电路节点。具体而言，重置电路20连接到：

-在第一缓冲晶体管MB1与第一缓冲二极管DB1之间的第一存储节点XME1；

-在第二缓冲晶体管MB2与第二缓冲二极管DB2之间的第二存储节点XME2；

-在第三缓冲晶体管MB3与第三缓冲二极管DB3之间的第三存储节点XME3；

-在第四缓冲晶体管MB4与第四缓冲二极管DB4之间的第四存储节点XME4；

-在第一钳位晶体管MC1与第一钳位二极管DC1之间的第一钳位电路节点XC1；以及

-在第二钳位晶体管MC2与第二钳位二极管DC2之间的第二钳位电路节点XC2。

事实上，如先前所见，钳位块5包括与第一钳位二极管DC1串联插入于钳位电压参考PGND与钳位中心节点XCc之间并且与第一钳位电路节点XC1通信地互连的第一钳位晶体管MC1以及与第二钳位二极管DC2串联插入于钳位电压参考PGND与钳位中心节点XCc之间并且与第二钳位电路节点XC2通信地互连的第二钳位晶体管MC2。

另外，高电压缓冲块4包括至少一个第一支路，该第一支路继而包括相互串联插入于第一更高电压参考HVP0与缓冲中心节点XBc之间并且与第一存储节点XME1通信地互连的第一缓冲晶体管MB1和第一缓冲二极管DB1以及相互串联插入于缓冲中心节点XBc与第一更低电压参考HVM0之间并且与第二存储节点XME2通信地互连的第二缓冲二极管DB2与第二缓冲晶体管MB2。

根据本发明的一个实施例，重置电路20包括插入于这些电路节点之间并且具体至少为以下存储二极管的相应存储节点：

-第一存储二极管DME1，插入于第一存储节点XME1与第一钳位电路节点XC1之间；以及

-第二存储二极管DME2，插入于第二存储节点XME2与第二钳位电路节点XC2之间。

具体而言，第一存储二极管DME1具有连接到第一存储节点XME 1的阴极端子和连接到第一钳位电路节点XC1的阳极端子。以双重方式，第二存储二极管DME2具有连接到第二存储节点XME2的阳极端子和连接到第二钳位电路节点XC2的阴极端子。

另外如先前所见，高电压缓冲块4包括与第一支路并联的第二支路，该第二支路继而包括相互串联插入于第二更高电压参考HVP1与缓冲中心节点XBc之间并且与第三存储节点XME3通信地互连的第三缓冲晶体管MB3和第三缓冲二极管DB3以及相互串联插入于缓冲中心节点XBc与第二更低电压参考HVM1之间并且与第四存储节点XME4通信地互连的第四缓冲二极管DB4和第四缓冲晶体管MB4。

另外，重置电路20然后包括：

-第三存储二极管DME3，插入于第三存储节点XME3与第一钳位电路节点XC1之间；以及

-第四存储二极管DME4，插入于第四存储节点XME4与第二钳位电路节点XC2之间。

具体而言，第三存储二极管DME3具有连接到第三存储节点XME3的阴极端子和连接到第一钳位电路节点XC1的阳极端子。以双重方式，第四存储二极管DME4具有连接到第四存储节点XME4的阳极端子和连接到第二钳位电路节点XC2的阴极端子。

根据本发明的一个实施例，存储二极管DME1、DME2、DME3和DME4为高电压二极管(HV二极管)。

实质上，重置电路20迫使它连接到的所有电路节点在接地参考值附近并且允许传输信道1在任何脉冲周期在相同条件之下重启。

注意，存储电路节点对应于高电压缓冲块4的对应缓冲晶体管的漏极端子。另外，连接存储二极管以便具有与缓冲二极管不相同的端子。

具体而言，第一存储二极管DME1的阴极端子与第一缓冲二极管DB1的阳极端子连接，第二存储二极管DME2的阳极端子与第二缓冲二极管DB2的阴极端子连接，第三存储二极管DME3的阴极端子与第三缓冲二极管DB3的阳极端子连接，并且第四存储二极管DME4的阳极端子与第四缓冲二极管DB4的阴极端子连接。

如先前所见，钳位块5和高电压缓冲块4分别包括与钳位和缓冲晶体管的控制端子连接的相应钳位和缓冲驱动器。

另外，传输信道1包括插入于输出端子HVout与连接端子Xdcr之间用于驱动负载(具体为压电换能器)的抗噪声块6。

最后，传输信道1包括插入于连接端子Xdcr与其又一输出端子LVout之间的高电压开关。

根据本发明的一个实施例，传输信道1具体用于驱动用于超声应用的压电换能器。

实质上，重置电路20在钳位块5实现的每个钳位步骤之后迫使高电压缓冲块4中包括的缓冲晶体管(这些晶体管为高功率MOS晶体管)的漏极端子电压值接近接地参考值，从而应用于传输信道1的相继脉冲周期从相同初始条件重启。具体而言，在超声应用的情况下，这限制超声脉冲与超声脉冲之间的差值。

显然，将允许本领域技术人员以满足偶然和具体需要为目的引入对上文描述的电路的全部在如所附权利要求限定的本发明保护范围内的若干修改和变化。

Claims (15)

1.一种如下类型的传输信道(1)，所述传输信道(1)包括至少一个高电压缓冲块(4)，所述至少一个高电压缓冲块(4)包括插入于相应电压参考(HVP0，HVP1，HVM0，HVM1)之间的缓冲晶体管(MB1，MB2，MB3，MB4)和相应缓冲二极管(DB1，DB2，DB3，DB4)，所述缓冲晶体管(MB1，MB2，MB3，MB4)还连接到钳位块(5)，所述钳位块(5)继而包括经过二极管(DC1，DC2)与所述传输信道(1)的至少一个输出端子(HVout)连接的钳位晶体管(MC1，MC2)，所述二极管(DC1，DC2)被连接成防止所述钳位晶体管(MC1，MC2)的体二极管导通，其特征在于它包括至少一个重置电路(20)，所述重置电路(20)包括二极管(DME1，DME2，DME3，DME4)并且插入于所述高电压缓冲块(4)和所述钳位块(5)的电路节点(XME1，XME2，XME3，XME4，XC1，XC2)之间，所述电路节点(XME1，XME2，XME3，XME4，XC1，XC2)与所述高电压缓冲块(4)和所述钳位块(5)中包括的所述晶体管(MB1，MB2，MB3，MB4；MC1，MC2)的传导端子通信。

2.根据权利要求1所述的传输信道(1)，其中所述钳位块(5)包括与第一钳位二极管(DC1)串联插入于钳位电压参考(PGND)与钳位中心节点(XCc)之间并且与第一钳位电路节点(XC1)通信地互连的至少一个第一钳位晶体管(MC1)以及与第二钳位二极管(DC2)串联插入于所述钳位电压参考(PGND)与所述钳位中心节点(XCc)之间并且与第二钳位电路节点(XC2)通信地互连的第二钳位晶体管(MC2)，并且其中所述高电压缓冲块(4)包括至少一个第一支路，所述第一支路继而包括相互串联插入于第一更高电压参考(HVP0)与缓冲中心节点(XBc)之间并且与第一存储节点(XME1)通信地互连的第一缓冲晶体管(MB1)和第一缓冲二极管(DB1)以及相互串联插入于所述缓冲中心节点(XBc)与第一更低电压参考(HVM0)之间并且与第二存储节点(XME2)通信地互连的第二缓冲二极管(DB2)和第二缓冲晶体管(MB2)，其特征在于所述重置电路(20)包括：

-第一存储二极管(DME1)，插入于所述第一存储节点(XME1)与所述第一钳位电路节点(XC1)之间；以及

-第二存储二极管(DME2)，插入于所述第二存储节点(XME2)与所述第二钳位电路节点(XC2)之间。

3.根据权利要求2所述的传输信道(1)，其特征在于所述第一存储二极管(DME1)的阴极端子连接到所述第一存储节点(XME1)而阳极端子连接到所述第一钳位电路节点(XC1)，并且所述第二存储二极管(DME2)的阳极端子连接到所述第二存储节点(XME2)而阴极端子连接到所述第二钳位电路节点(XC2)。

4.根据权利要求3所述的传输信道(1)，其特征在于所述第一存储节点(XME1)连接到所述第一缓冲二极管(DB1)的阳极端子并且所述第一钳位电路节点(XC1)连接到所述第一钳位二极管(DC1)的阳极端子，并且所述第二存储二极管(XME2)连接到所述第二缓冲二极管(DB2)的阴极端子并且所述第二钳位电路节点(XC2)连接到所述第二钳位二极管(DC2)的阴极端子。

5.根据权利要求3所述的传输信道(1)，其特征在于所述第一存储节点(XME1)与所述第一缓冲晶体管(MB1)的漏极端子通信，并且所述第二存储节点(XME2)与所述第二缓冲晶体管(MB2)的漏极端子通信。

6.根据权利要求2所述的传输信道(1)，其中所述高电压缓冲块(4)还包括与所述第一支路并联的第二支路，所述第二支路继而包括相互串联插入于第二更高电压参考(HVP1)与所述缓冲中心节点(XBc)之间并且与第三存储节点(XME3)通信地互连的第三缓冲晶体管(MB3)和第三缓冲二极管(DB3)以及相互串联插入于所述缓冲中心节点(XBc)与第二更低电压参考(HVM1)之间并且与第四存储节点(XME4)通信地互连的第四缓冲二极管(DB4)和第四缓冲晶体管(MB4)，其特征在于所述重置电路(20)还包括：

-第三存储二极管(DME3)，插入于所述第三存储节点(XME3)与所述第一钳位电路节点(XC1)之间；以及

-第四存储二极管(DME4)，插入于所述第四存储节点(XME4)与所述第二钳位电路节点(XC2)之间。

7.根据权利要求6所述的传输信道(1)，其特征在于所述第三存储二极管(DME3)的阴极端子连接到所述第三存储节点(XME3)而阳极端子连接到所述第一钳位电路节点(XC1)，并且所述第四存储二极管(DME4)的阳极端子连接到所述第四存储节点(XME4)而阴极端子连接到所述第二钳位电路节点(XC2)。

8.根据权利要求6所述的传输信道(1)，其特征在于所述第三存储节点(XME3)连接到所述第三缓冲二极管(DB3)的阳极端子并且所述第一钳位电路节点(XC1)连接到所述第一钳位二极管(DC1)的阳极端子，并且所述第四存储节点(XME4)连接到所述第四缓冲二极管(DB4)的阴极端子并且所述第二钳位电路节点(XC2)连接到所述第二钳位二极管(DC2)的阴极端子。

9.根据权利要求6所述的传输信道(1)，其特征在于所述第三存储节点(XME3)与所述第三缓冲晶体管(MB3)的漏极端子通信，并且所述第四存储节点(XME4)与所述第四缓冲晶体管(MB4)的漏极端子通信。

10.根据权利要求2所述的传输信道(1)，其特征在于所述钳位块(5)包括与所述第一钳位晶体管和所述第二钳位晶体管(MC1，MC2)的控制端子连接的相应第一钳位驱动器和第二钳位驱动器(DRC1，DRC2)。

11.根据权利要求2所述的传输信道(1)，其特征在于所述高电压缓冲块(4)包括与所述缓冲晶体管(MB1，MB2，MB3，MB4)的控制端子连接的相应缓冲驱动器(DRB1，DRB2，DRB3，DRB4)。

12.根据任一前述权利要求所述的传输信道(1)，其特征在于它还包括插入于所述至少一个输出端子(Hvout)与一个连接端子(Xdcr)之间用于驱动负载的抗噪声块(6)。

13.根据权利要求12所述的传输信道(1)，其特征在于所述负载为压电换能器。

14.根据任一前述权利要求所述的传输信道(1)，其特征在于它还包括插入于所述连接端子(Xdcr)与这样的传输信道(1)的又一输出端子(LVout)之间的高电压开关(7)。

15.一种将根据任一前述权利要求所述的传输信道(1)用于驱动压电换能器的用途。

Images