CN104733303A - 伪栅的去除方法和mos晶体管的形成方法 - Google Patents
伪栅的去除方法和mos晶体管的形成方法 Download PDFInfo
- Publication number
- CN104733303A CN104733303A CN201310697874.2A CN201310697874A CN104733303A CN 104733303 A CN104733303 A CN 104733303A CN 201310697874 A CN201310697874 A CN 201310697874A CN 104733303 A CN104733303 A CN 104733303A
- Authority
- CN
- China
- Prior art keywords
- grid
- pseudo
- etching
- etching technics
- etch step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 103
- 238000001020 plasma etching Methods 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000007789 gas Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000001257 hydrogen Substances 0.000 claims abstract description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 6
- 238000009616 inductively coupled plasma Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 116
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000007547 defect Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910004490 TaAl Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种伪栅的去除方法和MOS晶体管的形成方法，所述伪栅的去除方法包括：提供半导体衬底，所述半导体衬底上具有栅介质层、位于所述栅介质层上的功函数层和位于所述功函数层上的伪栅；采用脉冲等离子体刻蚀工艺刻蚀所述伪栅，直至暴露出所述功函数层；其中，所述脉冲等离子体刻蚀工艺的刻蚀气体包括氢气。本发明伪栅的去除方法，有利于提高后续形成的MOS晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种伪栅的去除方法和一种MOS晶体管的形成方法。
背景技术
随着半导体技术的不断发展，MOS晶体管的特征尺寸不断缩小，MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄。虽然栅介质层的厚度在不断降低，但由于栅极电压不会持续降低，使得所述栅介质层受到的电场强度变大，与时间相关的介质击穿（TDDB:time dependent dielectricbreakdown）也更容易发生，尤其在NMOS晶体管中更为明显，更容易导致器件失效。
现有技术中，通常采用高K栅介质层替代氧化硅栅介质层，可以在保持等效氧化层厚度（EOT）不变的情况下增加其物理厚度，可以减少栅介质层的漏电流。但是现有技术的MOS晶体管的TDDB特性依然不佳。
发明内容
本发明解决的问题是提供一种伪栅的去除方法和一种MOS晶体管的形成方法。
为解决上述问题，本发明实施例提供了一种伪栅的去除方法，包括：提供半导体衬底，所述半导体衬底上具有栅介质层、位于所述栅介质层上的功函数层和位于所述功函数层上的伪栅；采用脉冲等离子体刻蚀工艺刻蚀所述伪栅，直至暴露出所述功函数层；其中，所述脉冲等离子体刻蚀工艺的刻蚀气体包括氢气。
可选的，所述脉冲等离子体刻蚀工艺的刻蚀气体还包括氦气或者氧气中的一种或两种。
可选的，所述脉冲等离子体刻蚀工艺包括循环进行的第一刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤的刻蚀功率大于所述第二刻蚀步骤的刻蚀功率。
可选的，所述第一刻蚀步骤的刻蚀功率为100～1000W；所述第二刻蚀步骤的刻蚀功率为0～200W。
可选的，所述第一刻蚀步骤的刻蚀时间为10～1000μs，所述第二刻蚀步骤的刻蚀时间为10～1000μs。
可选的，所述脉冲等离子体刻蚀工艺采用电感耦合等离子体刻蚀设备。
可选的，所述伪栅的材料为多晶硅、氮化硅或者非晶碳。
可选的，所述功函数层的材料为氮化钛，所述栅介质层的材料为高介电常数材料。
可选的，还包括覆盖所述伪栅顶表面的阻挡层，所述阻挡层的材料为氮化钛。
可选的，还包括，在所述脉冲等离子体刻蚀工艺之前，进行贯穿刻蚀工艺，以去除所述阻挡层。
可选的，还包括，在所述脉冲等离子体刻蚀工艺之后，进行后刻蚀工艺，所述后刻蚀工艺的刻蚀气体包括CF4、NF3、SF6或其任意组合。
可选的，所述后刻蚀工艺的刻蚀气体还包括N2。
另外，本发明实施例还提供了一种MOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有栅介质层、位于所述栅介质层上的功函数层、位于所述功函数层上的伪栅、以及位于所述伪栅两侧的半导体衬底内的源区和漏区；采用脉冲等离子体刻蚀工艺刻蚀所述伪栅，直至暴露出所述功函数层，形成第一开口，所述脉冲等离子体刻蚀工艺的刻蚀气体包括氢气；在所述第一开口内形成金属栅极。
可选的，所述脉冲等离子体刻蚀工艺的刻蚀气体还包括氦气或者氧气中的一种或两种。
可选的，所述脉冲等离子体刻蚀工艺包括循环进行的第一刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤的刻蚀功率大于所述第二刻蚀步骤的刻蚀功率。
可选的，所述第一刻蚀步骤的刻蚀功率为100～1000W、刻蚀时间为10～1000μs，所述第二刻蚀步骤的刻蚀功率为0～200W、刻蚀时间为10～1000μs。
可选的，所述伪栅的材料为多晶硅、氮化硅或者非晶碳，所述功函数层的材料为氮化钛，所述栅介质层的材料为高介电常数材料。
可选的，还包括，所述伪栅的顶表面具有阻挡层，在所述脉冲等离子体刻蚀工艺之前，进行贯穿刻蚀工艺，以去除所述阻挡层。
可选的，还包括，在所述脉冲等离子体刻蚀工艺之后，进行后刻蚀工艺，所述后刻蚀工艺的刻蚀气体包括CF4、NF3、SF6或其任意组合。
可选的，所述后刻蚀工艺的刻蚀气体还包括N2。
与现有技术相比，本发明技术方案具有以下优点：
本发明实施例的伪栅的去除方法中，采用脉冲等离子体刻蚀工艺刻蚀所述伪栅，所述脉冲等离子体刻蚀工艺的刻蚀气体包括氢气，氢气等离子体对伪栅和功函数层具有较高的刻蚀选择比，可以减少刻蚀过程中对功函数层的损伤，有利于保护栅介质层和功函数层的薄膜质量。而MOS晶体管的TDDB特性与栅介质层和功函数的薄膜质量有关，因此，本发明实施例的伪栅去除方法有利于提高后续形成的MOS晶体管的TDDB特性。
进一步的，本发明实施例的脉冲等离子体刻蚀工艺包括循环进行的第一刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤的刻蚀功率大于所述第二刻蚀步骤的刻蚀功率。由于所述第一刻蚀步骤的刻蚀功率较高，有利于等离子体密度和刻蚀速率的提高；第二刻蚀步骤的刻蚀功率较低，刻蚀过程中的光子辐照由于等离子体中电子能量的降低而显著降低，有利于减少栅介质层和功函数层中的光致缺陷，有利于提高栅介质层和功函数层的薄膜质量，有利于提高后续形成的MOS晶体管的TDDB特性
对应的，本发明实施例的MOS晶体管的形成方法所形成的MOS晶体管的TDDB特性佳。
附图说明
图1至图5是本发明一实施例的伪栅去除方法的过程中的中间结构的剖面结构示意图。
具体实施方式
本发明的发明人研究了现有技术的具有高介电常数栅介质层和金属栅极（HKMG）结构MOS晶体管的形成方法。发现现有技术中HKMG结构MOS晶体管通常采用后栅工艺形成，先形成伪栅，再形成位于伪栅两侧的侧墙、源区、漏区和层间介质层，再去除所述伪栅，最后形成金属栅电极。但是，去除伪栅的工艺通常为等离子刻蚀，在等离子体刻蚀的过程中，会对形成于伪栅下的高介电常数栅介质层和功函数层造成损伤，在栅介质层和功函数层中形成缺陷，如电荷中心（E′centers）等，导致栅介质层的薄膜质量下降，栅介质层容易被击穿，TDDB特性差。
基于以上研究，本发明的发明人提出一种伪栅的去除方法，可以减少伪栅去除过程中对栅介质层的损伤，提高MOS晶体管的TDDB特性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。
图1至图5是本发明实施例的伪栅去除方法的中间结构的剖面结构示意图。
请参考图1，提供半导体衬底200，所述半导体衬底上具有栅介质层201、位于所述栅介质层201上的功函数层202和位于所述功函数层上的伪栅203。
所述半导体衬底200可以是硅或者绝缘体上硅（SOI），所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗。本实施例中，所述半导体衬底200包括NMOS区域和PMOS区域，所述NMOS区域用于在其内形成NMOS晶体管，所述PMOS区域用于在其内形成PMOS晶体管。
在一些实施例中，所述栅介质层201为高介电常数材料，所述栅介质层201的材料可以为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。由于栅介质层201的材料具有较高的介电常数，与氧化硅相比，在相同厚度时能够提供更高的栅电容，对沟道的控制能力更强，有利于提高晶体管性能。在另一些实施例中，所述栅介质层201的材料也可以为氧化硅。
所述功函数层202可以用来调节MOS晶体管的阈值电压，同时对栅介质层201具有保护作用。本实施例中，所述功函数层201的材料为TiN。在其他实施例中，所述功函数层202还可以为TiC、TaAl等。
在一些实施例中，所述伪栅203的材料为多晶硅、氮化硅或者非晶碳。在后栅（gate-last）工艺中，后续需要去除所述伪栅203，再在伪栅203的位置形成金属栅极，形成HKMG结构。有利于提高晶体管击穿电压、减小漏电流、提高晶体管性能。
本实施例中，所述半导体衬底200上还具有：位于所述NMOS区域和PMOS区域之间的隔离结构204，所述隔离结构204用于隔离半导体衬底200内的有源区，所述隔离结构204可以为浅沟槽隔离结构（STI），所述浅沟槽隔离结构的材料可以为氧化硅；位于所述伪栅203、功函数层202和栅介质层201周围的侧墙205，所述侧墙205的材料可以为氮化硅、氧化硅或者氮氧化硅；覆盖所述半导体衬底200和所述侧墙205表面的层间介质层206，所述层间介质层206的顶表面与所述伪栅203的顶表面齐平，所述层间介质层206的材料为氧化硅、氮化硅或者低K介质材料；位于所述伪栅203两侧的半导体衬底200内的源区和漏区（未示出），所述NMOS区域的源区和漏区掺杂有N型杂质，所述PMOS区域的源区和漏区掺杂有P型杂质；位于所述层间介质层206上的阻挡层220，所述阻挡层220覆盖所述伪栅203的顶表面，所述阻挡层220用于保护NMOS区域和PMOS区域，防止氧化和污染。本实施例中，所述阻挡层220的材料为TiN，厚度为10～200埃。
在一些实施例中，所述侧墙205、源区和漏区的表面还形成应力层（未图示），所述应力层用于在MOS晶体管的沟道区域引入应力，提高载流子迁移率。
参考图2，形成掩膜层207，所述掩膜层207覆盖PMOS区域的表面。
本实施例中，形成所述掩膜层207的工艺包括：在所述半导体衬底200上旋涂光刻胶层，所述光刻胶层位于阻挡层220上、覆盖NMOS区域和PMOS区域；经过曝光显影后去除位于所述NMOS区域的光刻胶层，剩余的位于PMOS区域的光刻胶层构成掩膜层207。在其他实施例中，所述掩膜层207也可以为硬掩膜层，其材料可以为氮化硅、氮氧化硅、非晶碳等。
本实施例中，先去除NMOS区域的伪栅，再去除POMS区域的伪栅，因此，在进行去除NMOS区域的伪栅的刻蚀工艺之前，形成覆盖PMOS区域的掩膜层207，用于保护PMOS区域的半导体器件结构。在其他实施例中，也可以形成覆盖NMOS区域的掩膜层，先去除PMOS区域的伪栅，再去除NMOS区域的伪栅。
参考图3，采用脉冲等离子体工艺（pulsing plasma etch）刻蚀NMOS区域的伪栅203，直至暴露出所述功函数层202，形成第一开口208。
本实施例中，所述NMOS区域表面上具有阻挡层220，在采用脉冲等离子体工艺刻蚀所述伪栅203之前，还包括进行贯穿刻蚀（breakthrough etch），所述贯穿刻蚀用于去除NMOS区域表面的阻挡层220，暴露出NMOS区域的伪栅203。在一实施例中，所述阻挡层的材料为TiN，所述贯穿刻蚀工艺可以采用含氯气体或者含氟气体。
在一些实施例中，采用脉冲等离子体刻蚀工艺刻蚀所述伪栅203，所述脉冲等离子体刻蚀工艺包括循环进行的第一刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤的刻蚀功率大于所述第二刻蚀步骤。在脉冲等离子体刻蚀过程中，存在着光子辐照（photon radiation），所述光子辐照容易在栅介质层201和功函数层202中引入光致缺陷（photon-induced defects），如电荷中心（E′centers）等，影响栅介质层和功函数层的薄膜质量，导致栅介质层容易被击穿，后续形成的MOS晶体管的TDDB特性差。所述光致缺陷的数量与光子辐照的时间和强度有关，因此，本发明实施例中采用脉冲等离子体刻蚀工艺刻蚀所述伪栅203，首先采用第一刻蚀步骤刻蚀所述伪栅203，所述第一刻蚀步骤的刻蚀功率较高，有利于等离子体密度和刻蚀速率的提高；接着采用第二刻蚀步骤刻蚀所述伪栅203，所述第二刻蚀步骤的刻蚀功率较低，特别地，所述第二刻蚀步骤的刻蚀功率可以为零，在第二刻蚀步骤过程中，光子辐照由于等离子体中电子能量的降低而显著降低，有利于栅介质层201和功函数层202中的光致缺陷的降低。所述第一刻蚀步骤的时间为10～100μs，所述第二刻蚀步骤的时间为10～100μs，依次重复执行上述的第一刻蚀步骤和第二刻蚀步骤，直至去除NMOS区域的伪栅203（参考图2），暴露出功函数层202。与现有技术相比，采用脉冲等离子体刻蚀工艺刻蚀所述伪栅203，可以减少刻蚀过程中在所述栅介质层201和功函数层202中形成的缺陷，提高栅介质层201和功函数层202的薄膜质量，有利于提高后续形成的MOS晶体管的TDDB特性。
在一些实施例中，所述脉冲等离子体刻蚀工艺的刻蚀气体包括氢气。氢等离子体对所述伪栅203和所述功函数层202具有较高的刻蚀选择比，例如，对多晶硅材料的伪栅203的刻蚀速率较高，而对TiN材料的功函数层202的刻蚀速率较低。因此，采用氢等离子体刻蚀所述伪栅203，可以减少刻蚀过程中对功函数层202的损伤，有利于保护所述功函数层202和栅介质层201的薄膜质量，有利于提高后续形成的MOS晶体管的TDDB特性。
在一些实施例中，所述脉冲等离子体刻蚀工艺的刻蚀气体还包括氦气。氦等离子体可以进一步的减少在刻蚀过程中在所述栅介质层201和功函数层203中形成的缺陷。进一步的，所述氦等离子体作为稀释剂，有利于改善刻蚀的均匀性，增强物理刻蚀。例如，在NMOS区域和PMOS区域共用伪栅极的情况下，分别刻蚀去除NMOS区域和PMOS区域的伪栅极，不会留下残余，后续形成的NMOS区域金属栅电极和PMOS区域金属栅电极的界面干净，有利于提高晶体管性能。
在一些实施例中，所述脉冲等离子体刻蚀工艺的刻蚀气体还包括氧气。氧等离子体可以减少刻蚀过程中半导体结构中的氧元素的损失。例如，可以减少栅介质层201或层间介质层206中的氧元素损失。
在一些实施例中，所述脉冲等离子体刻蚀工艺采用电感耦合等离子体（ICP：inductively coupled plasma）刻蚀设备，所述电感耦合等离子体刻蚀设备通过在上下极板上施加同步的射频功率源以产生等离子体进行刻蚀。
在一实施例中，所述脉冲等离子体刻蚀工艺采用H2，He和O2的混合刻蚀气体，H2的流量为10～200sccm，He的流量为10～500sccm，O2的流量为5～200sccm；所述第一刻蚀步骤的时间为10～1000μs、功率为100～1000W；第二刻蚀步骤的时间为10～1000μs，功率为0～200W。
在一些实施例中，在所述脉冲等离子体刻蚀工艺后，还执行了后刻蚀工艺（post etch），用于去除所述功函数层202上的残余伪栅材料。所述后刻蚀工艺的刻蚀气体包括CF4、NF3、SF6或其任意组合。在一些实施例中，所述后刻蚀工艺的刻蚀气体还包括N2；N2有利于在后刻蚀工艺过程中减少TiN的损失，减少对功函数层202的损伤。
参考图4，在所述第一开口208内形成NMOS区域的金属栅电极209。
所述金属栅电极的材料可以为钴、钽、氮化钽、硅化镍或硅化钴中的一种或几种。形成所述金属栅电极209的工艺可以为化学气相沉积。所述金属栅电极209和具有高介电常数的栅介质层201共同构成NMOS区域的HKMG结构，有利于提高晶体管的击穿电压、减小漏电流、提高晶体管性能。
参考图5，去除所述掩膜层207；去除PMOS区域的阻挡层220和伪栅203（参考图4）；形成第二开口（未标示）；在所述第二开口内形成PMOS区域的金属栅极210。
去除PMOS区域的阻挡层220和伪栅203、以及形成PMOS区域的金属栅极210的具体工艺可参考上述的NMOS区域的伪栅去除方法和金属栅极形成方法，在此不再赘述。
对应的，本发明实施例还提供了一种MOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有栅介质层、位于所述栅介质层上的功函数层、位于所述功函数层上的伪栅、以及位于所述伪栅两侧的半导体衬底内的源区和漏区；采用脉冲等离子体刻蚀工艺刻蚀所述伪栅，直至暴露出所述功函数层，以形成第一开口，所述脉冲等离子体刻蚀工艺的刻蚀气体包括氢气，所述脉冲等离子体刻蚀工艺包括循环进行的第一刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤的刻蚀功率大于所述第二刻蚀步骤的刻蚀功率；在所述第一开口内形成金属栅极。
具体可参考上述的伪栅的去除方法的描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种伪栅的去除方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有栅介质层、位于所述栅介质层上的功函数层和位于所述功函数层上的伪栅；
采用脉冲等离子体刻蚀工艺刻蚀所述伪栅，直至暴露出所述功函数层；
其中，所述脉冲等离子体刻蚀工艺的刻蚀气体包括氢气。
2.如权利要求1所述的伪栅的去除方法，其特征在于，所述脉冲等离子体刻蚀工艺的刻蚀气体还包括氦气或者氧气中的一种或两种。
3.如权利要求1所述的伪栅的去除方法，其特征在于，所述脉冲等离子体刻蚀工艺包括循环进行的第一刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤的刻蚀功率大于所述第二刻蚀步骤的刻蚀功率。
4.如权利要求3所述的伪栅的去除方法，其特征在于，所述第一刻蚀步骤的刻蚀功率为100～1000W；所述第二刻蚀步骤的刻蚀功率为0～200W。
5.如权利要求3所述的伪栅的去除方法，其特征在于，所述第一刻蚀步骤的刻蚀时间为10～1000μs，所述第二刻蚀步骤的刻蚀时间为10～1000μs。
6.如权利要求1所述的伪栅的去除方法，其特征在于，所述脉冲等离子体刻蚀工艺采用电感耦合等离子体刻蚀设备。
7.如权利要求1所述的伪栅的去除方法，其特征在于，所述伪栅的材料为多晶硅、氮化硅或者非晶碳。
8.如权利要求1所述的伪栅的去除方法，其特征在于，所述功函数层的材料为氮化钛，所述栅介质层的材料为高介电常数材料。
9.如权利要求1所述的伪栅的去除方法，其特征在于，还包括覆盖所述伪栅顶表面的阻挡层，所述阻挡层的材料为氮化钛。
10.如权利要求9所述的伪栅的去除方法，其特征在于，还包括，在所述脉冲等离子体刻蚀工艺之前，进行贯穿刻蚀工艺，以去除所述阻挡层。
11.如权利要求1所述的伪栅的去除方法，其特征在于，还包括，在所述脉冲等离子体刻蚀工艺之后，进行后刻蚀工艺，所述后刻蚀工艺的刻蚀气体包括CF4、NF3、SF6或其任意组合。
12.如权利要求11所述的伪栅的去除方法，其特征在于，所述后刻蚀工艺的刻蚀气体还包括N2。
13.一种MOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有栅介质层、位于所述栅介质层上的功函数层、位于所述功函数层上的伪栅、以及位于所述伪栅两侧的半导体衬底内的源区和漏区；
采用脉冲等离子体刻蚀工艺刻蚀所述伪栅，直至暴露出所述功函数层，形成第一开口，所述脉冲等离子体刻蚀工艺的刻蚀气体包括氢气；
在所述第一开口内形成金属栅极。
14.如权利要求13所述的MOS晶体管的形成方法，其特征在于，所述脉冲等离子体刻蚀工艺的刻蚀气体还包括氦气或者氧气中的一种或两种。
15.如权利要求13所述的MOS晶体管的形成方法，其特征在于，所述脉冲等离子体刻蚀工艺包括循环进行的第一刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤的刻蚀功率大于所述第二刻蚀步骤的刻蚀功率。
16.如权利要求15所述的MOS晶体管的形成方法，其特征在于，所述第一刻蚀步骤的刻蚀功率为100～1000W、刻蚀时间为10～1000μs，所述第二刻蚀步骤的刻蚀功率为0～200W、刻蚀时间为10～1000μs。
17.如权利要求13所述的MOS晶体管的形成方法，其特征在于，所述伪栅的材料为多晶硅、氮化硅或者非晶碳，所述功函数层的材料为氮化钛，所述栅介质层的材料为高介电常数材料。
18.如权利要求13所述的MOS晶体管的形成方法，其特征在于，还包括，所述伪栅的顶表面具有阻挡层，在所述脉冲等离子体刻蚀工艺之前，进行贯穿刻蚀工艺，以去除所述阻挡层。
19.如权利要求13所述的MOS晶体管的形成方法，其特征在于，还包括，在所述脉冲等离子体刻蚀工艺之后，进行后刻蚀工艺，所述后刻蚀工艺的刻蚀气体包括CF4、NF3、SF6或其任意组合。
20.如权利要求19所述的MOS晶体管的形成方法，其特征在于，所述后刻蚀工艺的刻蚀气体还包括N2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310697874.2A CN104733303B (zh) | 2013-12-18 | 2013-12-18 | 伪栅的去除方法和mos晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310697874.2A CN104733303B (zh) | 2013-12-18 | 2013-12-18 | 伪栅的去除方法和mos晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104733303A true CN104733303A (zh) | 2015-06-24 |
| CN104733303B CN104733303B (zh) | 2017-12-01 |
Family
ID=53457099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310697874.2A Active CN104733303B (zh) | 2013-12-18 | 2013-12-18 | 伪栅的去除方法和mos晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104733303B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979174A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN106298539A (zh) * | 2015-06-26 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
| CN107046005A (zh) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 改善器件性能的方法 |
| CN113394110A (zh) * | 2021-05-31 | 2021-09-14 | 上海华力集成电路制造有限公司 | Hkmg结构制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020185739A1 (en) * | 2001-06-11 | 2002-12-12 | Yi Ma | Method of forming a reverse gate structure with a spin on glass process |
| CN101673765A (zh) * | 2008-09-12 | 2010-03-17 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN101840862A (zh) * | 2009-10-15 | 2010-09-22 | 中国科学院微电子研究所 | 高性能半导体器件的形成方法 |
| CN103367232A (zh) * | 2012-03-29 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2013
- 2013-12-18 CN CN201310697874.2A patent/CN104733303B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020185739A1 (en) * | 2001-06-11 | 2002-12-12 | Yi Ma | Method of forming a reverse gate structure with a spin on glass process |
| CN101673765A (zh) * | 2008-09-12 | 2010-03-17 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN101840862A (zh) * | 2009-10-15 | 2010-09-22 | 中国科学院微电子研究所 | 高性能半导体器件的形成方法 |
| CN103367232A (zh) * | 2012-03-29 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979174A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN106298539A (zh) * | 2015-06-26 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
| CN106298539B (zh) * | 2015-06-26 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
| CN107046005A (zh) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 改善器件性能的方法 |
| CN113394110A (zh) * | 2021-05-31 | 2021-09-14 | 上海华力集成电路制造有限公司 | Hkmg结构制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104733303B (zh) | 2017-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104347418A (zh) | Mos晶体管的形成方法 | |
| TWI553744B (zh) | 半導體元件和形成垂直結構的方法 | |
| US20110108894A1 (en) | Method of forming strained structures in semiconductor devices | |
| US20120146142A1 (en) | Mos transistor and method for manufacturing the same | |
| CN104810368A (zh) | Cmos晶体管及其形成方法 | |
| CN103855096B (zh) | Cmos晶体管的形成方法 | |
| CN105336620A (zh) | 半导体结构及其形成方法 | |
| US8669160B2 (en) | Method for manufacturing a semiconductor device | |
| CN104733303A (zh) | 伪栅的去除方法和mos晶体管的形成方法 | |
| CN103855014B (zh) | P型mosfet及其制造方法 | |
| US20150270399A1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN104217935A (zh) | 晶体管的形成方法 | |
| CN104183477A (zh) | 一种制作半导体器件的方法 | |
| US9159567B1 (en) | Replacement low-K spacer | |
| CN108122760B (zh) | 半导体结构及其形成方法 | |
| CN105826175A (zh) | 晶体管的形成方法 | |
| CN106847874A (zh) | 具有不同阈值电压的半导体器件的形成方法 | |
| CN104900519A (zh) | 晶体管的形成方法 | |
| CN103377930B (zh) | 半导体结构及其制造方法 | |
| CN104078358A (zh) | Mos晶体管的形成方法 | |
| CN109216192B (zh) | 半导体器件及其形成方法 | |
| CN106847695A (zh) | 鳍式场效应管的形成方法 | |
| CN103531541B (zh) | Cmos管的形成方法 | |
| CN106816368A (zh) | 半导体结构和cmos晶体管的形成方法 | |
| CN103107090B (zh) | 制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |