CN104716028B - 沟槽型绝缘栅双极晶体管的沟槽栅结构及其制备方法 - Google Patents
沟槽型绝缘栅双极晶体管的沟槽栅结构及其制备方法 Download PDFInfo
- Publication number
- CN104716028B CN104716028B CN201310675999.5A CN201310675999A CN104716028B CN 104716028 B CN104716028 B CN 104716028B CN 201310675999 A CN201310675999 A CN 201310675999A CN 104716028 B CN104716028 B CN 104716028B
- Authority
- CN
- China
- Prior art keywords
- lead
- groove
- gate
- polysilicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及一种沟槽型绝缘栅双极晶体管的沟槽栅结构的制备方法,按以下步骤进行,⑴、场限环制作,⑵、氧化、光刻有源区,⑶、淀积阻挡氧化层,⑷、刻蚀阻挡氧化层,⑸、刻蚀沟槽区,⑹、栅氧化、淀积多晶硅,⑺、刻蚀多晶硅,⑻、硼磷硅玻璃淀积,⑼、光刻、刻蚀栅极引线槽,⑽、金属层淀积及钝化层淀积和光刻。本发明在不增加其他工艺成本的基础上,省去多晶硅光刻工艺,而工艺对引线沟的槽宽度没有特别的要求,既简化了工艺要求,又缩减了制作成本。
Description
技术领域
本发明涉及一种沟槽型绝缘栅双极晶体管的沟槽栅结构及其制备方法,属于半导体器件技术领域。
背景技术
绝缘栅双极晶体管(IGBT)由于双极型三极管和绝缘栅型场效应管和成的复合全控型电压驱动式功率半导体器件,具有绝缘栅型场效应管的高输入阻抗及双极型三极管的低导通压降、以及驱动电路简单、没有二次击穿、安全工作区宽等优点。沟槽型绝缘栅双极晶体管(trench IGBT)相较于平面栅结构,改善了器件的导通特性和电流密度。在平面栅结构中,电流流向与表面平行的沟道时,栅极下面由P阱围起来的场效应管(JFET)是电流的必经之路,它成为电流通道上的一个串联电阻。在沟槽栅结构中,电流从基区直接流进垂直沟道而进入源区,剔除了JFET串联电阻的影响。因此沟槽型绝缘栅双极晶体管在应用的所占比例不断攀升,其工艺技术和参数仍在不断的改进和提高,应用到了电力电子的各个方面,并且有着更广阔的前景。
常规沟槽型绝缘栅双极晶体管沟槽栅结构,其沟槽的栅引线需要通过周边一圈多晶硅引线引出至栅极,而周边一圈多晶硅引线一般有两种做法,一种做法是在硅平面上走线,这种做法一般不需要特别考虑工艺对引线宽度的限制,但必需通过多晶硅光刻工艺刻出多晶硅引线孔。另一种做法是埋在沟槽内走线,由于栅极引线孔必须落在沟槽区内,才能保证足够的工艺余量,因此引线沟槽一般会大于器件区沟槽,考虑到工艺可靠性,大多数做法是栅引线埋在引线沟槽内,但用栅级引线孔引出至金属的多晶硅部分,一般还是在硅片平面上,因此仍然需要采用多晶硅光刻工艺。因此现有的两种工艺考虑到版图设计的可变动性及工艺的可靠性,均需要进行多晶硅光刻工艺。
发明内容
本发明的目的是提供一种能简化制作工艺,降低制作成本的沟槽型绝缘栅双极晶体管的沟槽栅结构。
本发明为达到上述目的的技术方案是:一种沟槽型绝缘栅双极晶体管的沟槽栅结构的制备方法,其特征在于:按以下步骤进行,
⑴、场限环制作:对硅片正面进行离子注入和推进,完成场限环;
⑵、氧化、光刻有源区:对硅片正面进行氧化处理,并形成场氧化层,且场氧化层的厚度控制在1~3um之间,在硅片正面涂覆光刻胶,进行曝光、显影、刻蚀,形成有源区窗口;
⑶、淀积阻挡氧化层,在硅片正面淀积阻挡氧化层,阻挡氧化层的厚度控制在100~1000nm;
⑷、刻蚀阻挡氧化层:在阻挡氧化层上涂覆光刻胶,显影后留下阻挡氧化层形成引线沟槽凸台部分的光刻胶,刻蚀干净光刻胶以外的阻挡氧化层;
⑸、刻蚀沟槽区:去除阻挡氧化层剩下的光刻胶,刻蚀沟槽区内的硅片和场氧化层,并在场氧化层上形成引线沟槽,阻挡氧化层形成引线沟槽的凸台,引线沟槽的凸台高度h1在100~1000nm之间,场氧化层的厚度h2大于50nm,硅片上的沟槽深度h3在1~10μm之间;
⑹、栅氧化、淀积多晶硅:在硅片正面进行氧化并形成栅氧化层,再在栅氧化层上淀积多晶硅层;
⑺、刻蚀多晶硅:刻蚀多晶硅层,使多晶硅栅引线区域的多晶硅平面低于沟槽凸台平面,并形成多晶硅栅引线;
⑻、硼磷硅玻璃淀积:在硅片正面用化学汽相沉积硼磷硅玻璃层;
⑼、光刻、刻蚀栅极引线槽:在硅片正面光刻、刻蚀形成栅极引线孔和发射极引线孔;
⑽、金属层淀积及钝化层淀积和光刻:对硅片正面溅射或蒸发金属层,在栅极引线孔和发射极引线孔内分别形成栅孔引线和发射极引线,通过光刻金属层形成栅极金属和发射极金属。
本发明的沟槽型绝缘栅双极晶体管的沟槽栅结构,其特征在于:所述沟槽栅的栅孔引线顶部与栅极金属相接、底部与阻挡氧化层和多晶硅栅引线相连,所述的多晶硅栅引线设置在由阻挡氧化层和场氧化层形成的引线沟槽内,多晶硅栅引线设置在硅片沟槽内的多晶硅层的外周,阻挡氧化层位于场氧化层的上部并形成引线沟槽的凸台。
本发明将多晶硅栅引线设置在由阻挡氧化层和场氧化层形成的引线沟槽,可以实现将器件区沟槽延伸至场氧化层的引线沟槽,并使周边的多晶硅栅引线能埋在由阻挡氧化层和场氧化层形成的引线沟槽内,在不增加其他工艺成本的基础上,不需要使用多晶硅光刻版工艺,同样可以实现多晶硅走线,而位于引线沟槽内的多晶硅引线只需要栅极引线孔落在上面即可,对栅极引线孔的宽度设计没有特殊要求,使工艺难度大大减小,也降低了制作成本。本发明将多晶硅栅引线设置在引线沟槽内走线,栅极引线孔的宽度只需遵循工艺平台设计规则,均能使栅极引线孔位置连接到引线沟槽处,保证多晶硅引出即可,即使栅极引线孔的宽度超过阻挡氧化层的引线槽的槽宽,由于引线槽的周边都氧化层,因此不用出现短路等问题。
附图说明
下面结合附图对本发明的实施例作进一步的详细描述。
图1至图8是本发明沟槽型绝缘栅双极晶体管的沟槽栅结构制作工艺流程实施例示意图。
图9是制作本发明沟槽型绝缘栅双极晶体管的沟槽栅结构的光刻版图。
其中:1—硅片,2—场氧化层,3—阻挡氧化层,4—栅氧化层,5—多晶硅层,5-1—多晶硅栅引线,6—硼磷硅玻璃层,7—栅极金属,8—栅孔引线,9—光刻版图的栅孔引线,10—光刻版图的有源区,11—光刻版图的发射极引线,12—光刻版图的沟槽区。
具体实施方式
本发明的沟槽型绝缘栅双极晶体管的沟槽栅结构的制备方法,按以下步骤进行,
⑴、场限环制作:对硅片1正面进行离子注入和推进,完成场限环。
⑵、氧化、光刻有源区:对硅片1正面进行氧化处理,并形成场氧化层2,见图1所示,场氧化层2的厚度控制在1~3um之间,见图2所示,在硅片1正面涂覆光刻胶,进行曝光、显影、刻蚀,形成有源区窗口,可利用有源区光刻版进行光刻,刻蚀有源区内的场氧化层2。
⑶、淀积阻挡氧化层,在硅片1正面淀积阻挡氧化层3,见图3所示,阻挡氧化层3的厚度控制在100~1000nm,如该阻挡氧化层3的厚度控制在500nm或800nm等,通过阻挡氧化层3作为硅片刻蚀时的阻挡层,保证覆盖此阻挡氧化层3的区域内的硅片1和场氧化层2都不会刻蚀。
⑷、刻蚀阻挡氧化层:见图4所示,在阻挡氧化层3上涂覆光刻胶,显影后留下阻挡氧化层3形成引线沟槽凸台部分的光刻胶,刻蚀干净光刻胶以外的阻挡氧化层。
⑸、刻蚀沟槽区:见图5所示,去除阻挡氧化层3剩下的光刻胶,刻蚀硅片1及场氧化层2上的沟槽区形成引线沟槽,阻挡氧化层形成引线沟槽的凸台,引线沟槽的凸台高度h1在100~1000nm之间,场氧化层的厚度h2大于50nm,硅片上的沟槽深度h3在1~10μm之间。本发明的引线沟槽的凸台h1在300~800nm之间,如引线沟槽的凸台h1在500nm或600nm等,而场氧化层的厚度h2在1500~2500nm,如场氧化层2的深度h2在1800nm或2000nm或2200nm等,硅片上的沟槽区深度h3在3~6μm之间,如硅片1上的沟槽区深度h3在4μm或5μm,因此能通过控制硅片1和场氧化层2刻蚀比,在保证阻挡氧化层3不会被刻透的同时,使硅片1上的沟槽区深度能达到设计要求。
⑹、栅氧化、淀积多晶硅:见图6所示,在硅片1正面进行氧化并形成栅氧化层4,再在栅氧化层4上淀积多晶硅层5。
⑺、刻蚀多晶硅:见图7所示,刻蚀多晶硅层次,使多晶硅栅引线区域的多晶硅平面低于沟槽凸台平面,并形成多晶硅栅引线5-1,通过对多晶硅层进行刻蚀,将场氧化层2的沟槽和硅片1沟槽内的多晶硅被留下,其余地方的多晶硅全被刻蚀去除,使多晶硅自然形成了多晶硅栅引线。
⑻、硼磷硅玻璃淀积:见图8所示,在硅片1正面用化学汽相沉积硼磷硅玻璃层6。
⑼、光刻、刻蚀栅极引线槽:见图8所示,在硅片1正面光刻、刻蚀形成栅极引线孔和发射极引线孔。
⑽、金属层淀积及钝化层淀积和光刻:见图8所示,对硅片1正面溅射或蒸发金属层,在栅极引线孔和发射极引线孔内分别形成栅孔引线8和发射极引线,通过光刻金属层形成栅极金属7和发射极金属,可以看出栅孔引线只需要落在多晶硅栅引线上,就能连接到多晶硅,对栅极引线孔尺寸没有任何特殊要求,即使栅极引线孔的尺寸大于引线沟槽的宽度,也不用担心短路等工艺问题,而降低工艺难度。
见图8所示,本发明的沟槽型绝缘栅双极晶体管的沟槽栅结构,沟槽栅的栅孔引线8顶部与栅极金属相接、底部与阻挡氧化层3和多晶硅栅引线5-1相连,多晶硅栅引线5-1设置在由阻挡氧化层3和场氧化层2形成的引线沟槽内,多晶硅栅引线5-1是在多晶硅层5的外周,阻挡氧化层3位于场氧化层2的上部并形成引线沟槽的凸台,本发明的引线沟槽超过有源区长度,是场氧化层2厚度的两倍以上,因此可将硅片沟槽区内的多晶硅通过其外周的多晶硅栅引线5-1埋在由场氧化层2和阻挡氧化层3形成的引线沟槽内。
图9是制作本发明沟槽型绝缘栅双极晶体管的沟槽栅结构的光刻版图,其A-A即为本发明的沟槽栅结构,该沟槽的光刻版图的栅孔引线9、光刻版图的有源区10以及光刻版图的发射极引线11和光刻版图的沟槽区12与常规沟槽光刻版图没有什么区别,但配合本发明工艺流程步骤,即可实现将器件区沟槽延伸至场氧化层2处的引线沟槽,将多晶硅周边的多晶硅引线埋在引线沟槽内。
Claims (3)
1.一种沟槽型绝缘栅双极晶体管的沟槽栅结构的制备方法,其特征在于:按以下步骤进行,
⑴、场限环制作:对硅片正面进行离子注入和推进,完成场限环;
⑵、氧化、光刻有源区:对硅片正面进行氧化处理,并形成场氧化层,且场氧化层的厚度控制在1~3um之间,在硅片正面涂覆光刻胶,进行曝光、显影、刻蚀,形成有源区窗口;
⑶、淀积阻挡氧化层,在硅片正面淀积阻挡氧化层,阻挡氧化层的厚度控制在100~1000nm;所述的阻挡氧化层作为硅片刻蚀时的阻挡层,用于保证覆盖此阻挡氧化层的区域内的硅片和场氧化层都不会刻蚀;⑷、刻蚀阻挡氧化层:在阻挡氧化层上涂覆光刻胶,显影后留下阻挡氧化层形成引线沟槽凸台部分的光刻胶,刻蚀干净光刻胶以外的阻挡氧化层;
⑸、刻蚀沟槽区:去除阻挡氧化层剩下的光刻胶,刻蚀沟槽区内的硅片和场氧化层,并在场氧化层上形成引线沟槽,阻挡氧化层形成引线沟槽的凸台,引线沟槽的凸台高度h1在100~1000nm之间,场氧化层的厚度h2大于50nm,硅片上的沟槽深度h3在1~10μm之间;
⑹、栅氧化、淀积多晶硅:在硅片正面进行氧化并形成栅氧化层,再在栅氧化层上淀积多晶硅层;
⑺、刻蚀多晶硅:刻蚀多晶硅层,使多晶硅栅引线区域的多晶硅平面低于沟槽凸台平面,将场氧化层的沟槽和硅片沟槽内的多晶硅被留下,其余地方的多晶硅全被刻蚀去除,并形成多晶硅栅引线;
⑻、硼磷硅玻璃淀积:在硅片正面用化学汽相沉积硼磷硅玻璃层;
⑼、光刻、刻蚀栅极引线槽:在硅片正面光刻、刻蚀形成栅极引线孔和发射极引线孔;
⑽、金属层淀积及钝化层淀积和光刻:对硅片正面溅射或蒸发金属层,在栅极引线孔和发射极引线孔内分别形成栅孔引线和发射极引线,通过光刻金属层形成栅极金属和发射极金属。
2.根据权利要求1所述的沟槽型绝缘栅双极晶体管的沟槽栅结构的制备方法,其特征在于:在所述刻蚀沟槽区步骤中,引线沟槽的凸台高度h1在300~800nm之间,场氧化层的厚度h2在1500~2500nm,硅片上的沟槽区深度h3在3~6μm之间。
3.根据权利要求1所述的沟槽型绝缘栅双极晶体管的沟槽栅结构的制备方法制得的沟槽栅结构,其特征在于:所述沟槽栅的栅孔引线(8)顶部与栅极金属(7)相接、底部与阻挡氧化层(3)和多晶硅栅引线(5-1)相连,所述的多晶硅栅引线(5-1)设置在由阻挡氧化层(3)和场氧化层(2)形成的引线沟槽内,多晶硅栅引线(5-1)是在硅片沟槽内的多晶硅层(5)的外周,阻挡氧化层(3)位于场氧化层(2)的上部并形成引线沟槽的凸台。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310675999.5A CN104716028B (zh) | 2013-12-12 | 2013-12-12 | 沟槽型绝缘栅双极晶体管的沟槽栅结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310675999.5A CN104716028B (zh) | 2013-12-12 | 2013-12-12 | 沟槽型绝缘栅双极晶体管的沟槽栅结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104716028A CN104716028A (zh) | 2015-06-17 |
CN104716028B true CN104716028B (zh) | 2018-10-19 |
Family
ID=53415240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310675999.5A Active CN104716028B (zh) | 2013-12-12 | 2013-12-12 | 沟槽型绝缘栅双极晶体管的沟槽栅结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104716028B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101399227A (zh) * | 2007-09-26 | 2009-04-01 | 中国科学院微电子研究所 | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 |
CN102142372A (zh) * | 2010-12-24 | 2011-08-03 | 江苏宏微科技有限公司 | 制备场阻断型绝缘栅双极晶体管的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4854868B2 (ja) * | 2001-06-14 | 2012-01-18 | ローム株式会社 | 半導体装置 |
TWI223448B (en) * | 2003-04-29 | 2004-11-01 | Mosel Vitelic Inc | DMOS device having a trenched bus structure |
US7449354B2 (en) * | 2006-01-05 | 2008-11-11 | Fairchild Semiconductor Corporation | Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch |
CN203118953U (zh) * | 2012-12-26 | 2013-08-07 | 无锡凤凰半导体科技有限公司 | 沟槽型半导体功率器件 |
-
2013
- 2013-12-12 CN CN201310675999.5A patent/CN104716028B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101399227A (zh) * | 2007-09-26 | 2009-04-01 | 中国科学院微电子研究所 | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 |
CN102142372A (zh) * | 2010-12-24 | 2011-08-03 | 江苏宏微科技有限公司 | 制备场阻断型绝缘栅双极晶体管的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104716028A (zh) | 2015-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104332494B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
CN105047700B (zh) | 一种轻穿通igbt器件的制备方法 | |
CN106898651B (zh) | 一种选择性刻蚀的ldmos器件的制造方法 | |
CN109216446A (zh) | 半导体器件及其制造方法 | |
CN107342326A (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
CN106558620A (zh) | 半导体元件及其形成方法 | |
CN106611784A (zh) | 半导体器件及其制造方法 | |
CN106783983A (zh) | 一种绝缘栅双极型晶体管器件及其制造方法 | |
CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
CN109065448A (zh) | 形成晶体管的方法、衬底图案化的方法及晶体管 | |
CN104465771B (zh) | 具有场电极的晶体管器件 | |
CN103247523A (zh) | 半导体结构的制造方法 | |
CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
CN105914227A (zh) | 一种走线结构、阵列基板及其制备方法、显示面板 | |
CN105977285A (zh) | 半导体器件及其制造方法 | |
CN104638011B (zh) | 一种沟槽mosfet器件及其制作方法 | |
CN104716028B (zh) | 沟槽型绝缘栅双极晶体管的沟槽栅结构及其制备方法 | |
CN108074968A (zh) | 具有自对准栅极的穿隧finfet | |
CN105762193A (zh) | 一种mosfet及其制备方法 | |
CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
CN105609544B (zh) | 绝缘隔离半导体器件及其制造方法 | |
CN108807506A (zh) | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 | |
CN205900549U (zh) | 一种mosfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |