CN104716026B - 掩膜版和利用掩膜版制备薄膜晶体管的方法 - Google Patents

掩膜版和利用掩膜版制备薄膜晶体管的方法 Download PDF

Info

Publication number
CN104716026B
CN104716026B CN201510122578.9A CN201510122578A CN104716026B CN 104716026 B CN104716026 B CN 104716026B CN 201510122578 A CN201510122578 A CN 201510122578A CN 104716026 B CN104716026 B CN 104716026B
Authority
CN
China
Prior art keywords
region
photoresist
reservation
mask plate
removes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510122578.9A
Other languages
English (en)
Other versions
CN104716026A (zh
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510122578.9A priority Critical patent/CN104716026B/zh
Publication of CN104716026A publication Critical patent/CN104716026A/zh
Priority to US15/126,955 priority patent/US10007175B2/en
Priority to PCT/CN2015/090252 priority patent/WO2016145814A1/zh
Application granted granted Critical
Publication of CN104716026B publication Critical patent/CN104716026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的实施例公开了一种掩膜版以及利用掩膜版制备阵列基板的像素区的薄膜晶体管的方法。该掩膜版包括掩膜版主体，所述掩膜版主体具有图案区域，所述图案区域包括：用于去除部分光刻胶的光刻胶部分去除区域；用于去除全部光刻胶的光刻胶完全去除区域；以及在光刻胶部分去除区域和光刻胶完全去除区域之间、与光刻胶部分去除区域和光刻胶完全去除区域邻接的用于保留光刻胶的第一光刻胶保留区域，第一光刻胶保留区域用于调整与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的外形。采用本发明的技术方案，改善了与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的外形。

Description

掩膜版和利用掩膜版制备薄膜晶体管的方法
技术领域
本发明的实施例涉及一种掩膜版和利用掩膜版制备薄膜晶体管的方法。
背景技术
在制造显示装置的阵列基板的像素区的薄膜晶体管时，采用传统的半色调或者灰色调掩膜版与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的外形与设计外形相差较大，例如实际尺寸与设计尺寸相差较大，影响了阵列基板的像素区的薄膜晶体管的质量。
发明内容
本发明的实施例的目的是提供一种掩膜版和利用掩膜版制备薄膜晶体管的方法，由此改善与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的外形。
根据本发明的实施例，提供了一种掩膜版，所述掩膜版包括掩膜版主体，所述掩膜版主体具有图案区域，所述图案区域包括：用于去除部分光刻胶的光刻胶部分去除区域；用于去除全部光刻胶的光刻胶完全去除区域；以及在光刻胶部分去除区域和光刻胶完全去除区域之间、与光刻胶部分去除区域和光刻胶完全去除区域邻接的用于保留光刻胶的第一光刻胶保留区域，第一光刻胶保留区域用于调整与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的外形。
根据本发明的实施例，所述图案区域还包括：第二光刻胶保留区域，所述光刻胶部分去除区域设置在第一光刻胶保留区域和所述第二光刻胶保留区域之间。
根据本发明的实施例，在所述图案区域中，所述光刻胶部分去除区域包括两个光刻胶部分去除区域，所述第一光刻胶保留区域是两个第一光刻胶保留区域，并且所述光刻胶完全去除区域是两个光刻胶完全去除区域，所述图案区域还包括：第二光刻胶保留区域，两个光刻胶完全去除区域中的一个、两个第一光刻胶保留区域中的一个、两个光刻胶部分去除区域中的一个、第二光刻胶保留区域、两个光刻胶部分去除区域中的另一个、两个第一光刻胶保留区域中的另一个、两个光刻胶完全去除区域中的另一个按照两个光刻胶完全去除区域中的一个、两个第一光刻胶保留区域中的一个、两个光刻胶部分去除区域中的一个、第二光刻胶保留区域、两个光刻胶部分去除区域中的另一个、两个第一光刻胶保留区域中的另一个、两个光刻胶完全去除区域中的另一个的顺序排列成一排。
根据本发明的实施例，掩膜版的所述图案区域用于形成阵列基板的像素区的薄膜晶体管，所述薄膜晶体管包括：金属氧化物半导体层；以及源电极和漏电极，所述金属氧化物半导体层具有分别与源电极的一部分和漏电极的一部分接触的接触部分，其中：所述光刻胶部分去除区域对应所述接触部分，并且所述光刻胶完全去除区域和第一光刻胶保留区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者所述光刻胶部分去除区域和第一光刻胶保留区域对应所述接触部分，并且所述光刻胶完全去除区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者所述光刻胶部分去除区域和相邻的第一光刻胶保留区域的一部分对应所述接触部分，并且所述光刻胶完全去除区域和相邻的第一光刻胶保留区域的其余部分对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分。
根据本发明的实施例，掩膜版的所述图案区域用于形成阵列基板的像素区的薄膜晶体管，所述薄膜晶体管包括：金属氧化物半导体层；
源电极和漏电极，所述金属氧化物半导体层具有分别与源电极的一部分和漏电极的一部分接触的接触部分；以及在源电极和漏电极之间的沟道区域的所述金属氧化物半导体层上的刻蚀阻挡层，其中所述第二光刻胶保留区域对应阵列基板的薄膜晶体管的刻蚀阻挡层，并且其中：所述光刻胶部分去除区域对应所述接触部分，并且所述光刻胶完全去除区域和第一光刻胶保留区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者所述光刻胶部分去除区域和第一光刻胶保留区域对应所述接触部分，并且所述光刻胶完全去除区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者所述光刻胶部分去除区域和相邻的第一光刻胶保留区域的一部分对应所述接触部分，并且所述光刻胶完全去除区域和相邻的第一光刻胶保留区域的其余部分对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分。
根据本发明的实施例，第一光刻胶保留区域的长度是0.5-6μm。
根据本发明的实施例，第一光刻胶保留区域的长度是1-3μm。
根据本发明的实施例，第一光刻胶保留区域的透光率与第二光刻胶保留区域的透光率大致相等。
根据本发明的实施例，所述光刻胶完全去除区域的长度是第一光刻胶保留区域的长度的20倍以上。
根据本发明的实施例，第一光刻胶保留区域用于使与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的尺寸与设计尺寸的差值小于预定值和/或使与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的位置与设计位置的差值小于预定值。
根据本发明的实施例，第一光刻胶保留区域用于使与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后满足预定的尺寸公差，形状公差和/或位置公差。
根据本发明的实施例，对于正性光刻胶，第一光刻胶保留区域形成不透光区域，光刻胶完全去除区域形成完全透光区域，光刻胶部分去除区域形成部分透光区域。
根据本发明的实施例，对于正性光刻胶，第一光刻胶保留区域和第二光刻胶保留区域形成不透光区域，光刻胶完全去除区域形成完全透光区域，光刻胶部分去除区域形成部分透光区域。
根据本发明的实施例，对于正性光刻胶，第一光刻胶保留区域的透光率小于或等于10％。
根据本发明的实施例，提供一种利用上述的掩膜版制备阵列基板的像素区的薄膜晶体管的方法，包括：在用于形成薄膜晶体管的多个层上形成光刻胶层，所述多个层包括：金属氧化物半导体层以及设置在金属氧化物半导体层的刻蚀阻挡层；以及利用所述掩膜版对光刻胶层进行曝光，其中所述第二光刻胶保留区域对应阵列基板的薄膜晶体管的刻蚀阻挡层，并且其中：所述光刻胶部分去除区域对应所述接触部分，并且所述光刻胶完全去除区域和第一光刻胶保留区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者所述光刻胶部分去除区域和第一光刻胶保留区域对应所述接触部分，并且所述光刻胶完全去除区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者所述光刻胶部分去除区域和相邻的第一光刻胶保留区域的一部分对应所述接触部分，并且所述光刻胶完全去除区域和相邻的第一光刻胶保留区域的其余部分对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分。
采用本发明的实施例的上述技术方案，例如，改善了与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的外形。
附图说明
图1为根据本发明的实施例的掩膜版的示意图，其中还示出了曝光并显影后的光刻胶层；
图2为根据本发明的实施例的阵列基板在完成TFT阵列之后的平面示意图；
图3为根据本发明的实施例的阵列基板沿图2中的AB线的、完成第一次光刻工艺之后的截面图；
图4为根据本发明的实施例的阵列基板沿图2中的AB线的、完成第二次光刻工艺的曝光显影之后的截面图；
图5为根据本发明的实施例的阵列基板沿图2中的AB线的、完成第二次光刻工艺的第一次刻蚀之后的截面图；
图6为根据本发明的实施例的阵列基板沿图2中的AB线的、完成第二次光刻工艺的灰化之后的截面图；
图7为根据本发明的实施例的阵列基板沿图2中的AB线的、完成第二次光刻工艺的第二次刻蚀之后的截面图；
图8为根据本发明的实施例的阵列基板沿图2中的AB线的、完成第三次光刻工艺之后的截面图；
图9为根据本发明的实施例的阵列基板沿图2中的AB线的、完成第四次光刻工艺之后的截面图；以及
图10为根据本发明的实施例的阵列基板沿图2中的AB线的、完成第五次光刻工艺之后的截面图。
具体实施方式
下面结合说明书附图来说明本发明的具体实施方式。
下面结合附图，对本发明实施例的具体实施方式进行详细地说明。另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。在其他情况下，公知的结构和装置以图示的方式体现以简化附图。
图1示出了根据本发明的实施例的掩膜版20。如图1所示，根据本发明的实施例的掩膜版20包括掩膜版主体21，所述掩膜版主体21具有图案区域22，所述图案区域22包括：用于去除部分光刻胶的光刻胶部分去除区域221；用于去除全部光刻胶的光刻胶完全去除区域223；以及在光刻胶部分去除区域221和光刻胶完全去除区域223之间、与光刻胶部分去除区域221和光刻胶完全去除区域223邻接的用于保留光刻胶的第一光刻胶保留区域222，第一光刻胶保留区域222用于调整与光刻胶部分去除区域221对应的光刻胶部分在曝光并显影后的外形。例如，改善该外形，使该外形与设计外形的偏差小于预定程度。例如，第一光刻胶保留区域222用于使与光刻胶部分去除区域221对应的光刻胶部分在曝光并显影后的尺寸与设计尺寸的差值小于预定值和/或使与光刻胶部分去除区域221对应的光刻胶部分在曝光并显影后的位置与设计位置的差值小于预定值；或例如，第一光刻胶保留区域222用于使与光刻胶部分去除区域221对应的光刻胶部分在曝光并显影后满足预定的尺寸公差，形状公差和/或位置公差。显然，也可以利用其它的量或数值来衡量该预定程度。
如图1、2所示，例如，掩膜版20可以通过在诸如石英材料的基板上形成图案层而形成。掩膜版20是半色调或者灰色调掩膜板。掩膜版20可以用于形成诸如液晶显示装置的显示装置的阵列基板30的像素区31的薄膜晶体管50或用于形成诸如液晶显示装置的显示装置的阵列基板30。
参见图1，根据本发明的一些实施例，所述图案区域22还可以包括：第二光刻胶保留区域224，所述光刻胶部分去除区域221设置在第一光刻胶保留区域222和所述第二光刻胶保留区域224之间。例如，第一光刻胶保留区域222的透光率与第二光刻胶保留区域224的透光率可以大致相等。
对于正性光刻胶，第一光刻胶保留区域222和第二光刻胶保留区域224形成不透光区域，光刻胶完全去除区域223形成完全透光区域，光刻胶部分去除区域221形成部分透光区域。根据本发明的实施例，对于正性光刻胶，例如，第一光刻胶保留区域222的透光率可以小于或等于10％。例如，对于正性光刻胶，第一光刻胶保留区域222的透光率可小于或等于5％。
对于负性光刻胶，第一光刻胶保留区域222和第二光刻胶保留区域224形成完全透光区域，光刻胶完全去除区域223形成不透光区域，光刻胶部分去除区域221形成部分透光区域。对于负性光刻胶，例如，第一光刻胶保留区域222的透光率可以大于或等于90％。例如，对于负性光刻胶，第一光刻胶保留区域222的透光率可大于或等于95％。
参见图1，根据本发明的另一些实施例，在所述图案区域22中，所述光刻胶部分去除区域221包括两个光刻胶部分去除区域221，所述第一光刻胶保留区域222是两个第一光刻胶保留区域222，并且所述光刻胶完全去除区域223是两个光刻胶完全去除区域223。所述图案区域22还包括：第二光刻胶保留区域224。两个光刻胶完全去除区域223中的一个、两个第一光刻胶保留区域222中的一个、两个光刻胶部分去除区域221中的一个、第二光刻胶保留区域224、两个光刻胶部分去除区域221中的另一个、两个第一光刻胶保留区域222中的另一个、两个光刻胶完全去除区域223中的另一个按照两个光刻胶完全去除区域223中的一个、两个第一光刻胶保留区域222中的一个、两个光刻胶部分去除区域221中的一个、第二光刻胶保留区域224、两个光刻胶部分去除区域221中的另一个、两个第一光刻胶保留区域222中的另一个、两个光刻胶完全去除区域223中的另一个的顺序排列成一排。
参见图1、2和图10，根据本发明的一些实施例，掩膜版20的所述图案区域22用于形成阵列基板30的像素区31的薄膜晶体管50。所述薄膜晶体管50包括：金属氧化物半导体层4；以及源电极6和漏电极7，所述金属氧化物半导体层4具有分别与源电极6的一部分和漏电极7的一部分接触的接触部分41。所述光刻胶部分去除区域221对应所述接触部分41，并且所述光刻胶完全去除区域223和第一光刻胶保留区域222对应阵列基板30的每一个像素区31的薄膜晶体管50周围的区域的至少一部分；或者所述光刻胶部分去除区域221和第一光刻胶保留区域222对应所述接触部分41，并且所述光刻胶完全去除区域223对应阵列基板30的每一个像素区31的薄膜晶体管50周围的区域的至少一部分；或者所述光刻胶部分去除区域221和相邻的第一光刻胶保留区域222的一部分对应所述接触部分41，并且所述光刻胶完全去除区域223和相邻的第一光刻胶保留区域222的其余部分对应阵列基板30的每一个像素区31的薄膜晶体管50周围的区域的至少一部分。
参见图1、2和图10，根据本发明的另一些实施例，掩膜版20的所述图案区域22用于形成阵列基板30的像素区31的薄膜晶体管50。所述薄膜晶体管50包括：金属氧化物半导体层4；源电极6和漏电极7，所述金属氧化物半导体层4具有分别与源电极6的一部分和漏电极7的一部分接触的接触部分41；以及在源电极6和漏电极7之间的沟道区域的所述金属氧化物半导体层4上的刻蚀阻挡层5。所述第二光刻胶保留区域224对应阵列基板30的薄膜晶体管50的刻蚀阻挡层5。所述光刻胶部分去除区域221对应所述接触部分41，并且所述光刻胶完全去除区域223和第一光刻胶保留区域222对应阵列基板30的每一个像素区31的薄膜晶体管50周围的区域的至少一部分；或者所述光刻胶部分去除区域221和第一光刻胶保留区域222对应所述接触部分41，并且所述光刻胶完全去除区域223对应阵列基板30的每一个像素区31的薄膜晶体管50周围的区域的至少一部分；或者所述光刻胶部分去除区域221和相邻的第一光刻胶保留区域222的一部分对应所述接触部分41，并且所述光刻胶完全去除区域223和相邻的第一光刻胶保留区域222的其余部分对应阵列基板30的每一个像素区31的薄膜晶体管50周围的区域的至少一部分。
如图1所示，根据本发明的一些实施例，为了调整与光刻胶部分去除区域221对应的光刻胶部分在曝光并显影后的外形或形貌，光刻胶部分去除区域221的长度L1为1-10μm，例如2-4μm，第二光刻胶保留区域224的长度L2为2-20μm，例如2-8μm。第一光刻胶保留区域222的长度或称为宽度L3为0.5-6μm，例如1-3μm。第一光刻胶保留区域222外侧的光刻胶完全去除区域223的长度L4远大于L3，例如，L4＞20*L3。即所述光刻胶完全去除区域223的长度是第一光刻胶保留区域222的长度的20倍以上。
下面描述根据本发明的实施例的利用上述掩膜版100制备阵列基板30的像素区31的薄膜晶体管50的方法。
参见图1至10，该方法包括：在用于形成薄膜晶体管50的多个层上形成光刻胶层10，所述多个层包括：金属氧化物半导体层4以及设置在金属氧化物半导体层4的刻蚀阻挡层5；以及利用所述掩膜版100对光刻胶层10进行曝光。所述第二光刻胶保留区域224对应阵列基板30的薄膜晶体管50的刻蚀阻挡层5。所述光刻胶部分去除区域221对应所述接触部分41，并且所述光刻胶完全去除区域223和第一光刻胶保留区域222对应阵列基板30的每一个像素区31的薄膜晶体管50周围的区域的至少一部分；或者所述光刻胶部分去除区域221和第一光刻胶保留区域222对应所述接触部分41，并且所述光刻胶完全去除区域223对应阵列基板30的每一个像素区31的薄膜晶体管50周围的区域的至少一部分；或者所述光刻胶部分去除区域221和相邻的第一光刻胶保留区域222的一部分对应所述接触部分41，并且所述光刻胶完全去除区域223和相邻的第一光刻胶保留区域222的其余部分对应阵列基板30的每一个像素区31的薄膜晶体管50周围的区域的至少一部分。
下面描述根据本发明的实施例的利用上述掩膜版100制备阵列基板30的像素区31的薄膜晶体管50的方法的一个示例。
步骤1，如图3所示，在基板1上采用溅射或热蒸发的方法沉积厚度约的栅金属膜。栅金属膜可以选用Cr、W、Cu、Ti、Ta、Mo、等金属或合金，由多层金属组成的栅金属层也能满足需要。通过一次光刻工艺后，形成栅电极2和栅极线12(图2)，如图3所示。
步骤2，如图4所示，在完成步骤1的基板1上通过PECVD方法连续沉积厚度为的栅极绝缘层3，绝缘层3可以选用氧化物、氮化物或者氧氮化合物，所述PECVD方法中形成氧化硅对应的反应气体采用SiH4，N2O；所述PECVD方法中形成氮化物或氧氮化合物对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2；然后在其上通过溅射或热蒸发的方法沉积上厚度约为的金属氧化物半导体层4，半导体层可以是采用非晶IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO：F、In2O3：Sn、In2O3：Mo、Cd2SnO4、ZnO：Al、TiO2：Nb、Cd-Sn-O或其他金属氧化物制成，接着再通过PECVD方法沉积厚度为的刻蚀阻挡层5，刻蚀阻挡层5可以选用氧化物、氮化物或者氧氮化合物，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体是SiH4，NH3，N2或SiH2Cl2，NH3，N2；阻挡层也可以使用Al2O3，或者双层的阻挡结构，最后形成光刻胶层10。然后使用根据本发明的实施例的掩膜板20曝光显影。对于正性光刻胶，第一光刻胶保留区域222和第二光刻胶保留区域224形成不透光区域，光刻胶完全去除区域223形成完全透光区域，光刻胶部分去除区域221形成部分透光区域(对于负性光刻胶，第一光刻胶保留区域222和第二光刻胶保留区域224形成完全透光区域，光刻胶完全去除区域223形成不透光区域，光刻胶部分去除区域221形成部分透光区域)，不透光区域对应于刻蚀阻挡层5(半导体保护层部分)，部分透光区域对应于源电极6和漏电极7与半导体层4的接触部分41，如图4所示。完全透光区区域只分布在薄膜晶体管50周围及每个像素区31的分离区，靠近部分透光区域的是大面积的完全透光区域。如图5所示，通过刻蚀工艺去除掉完全曝光区域的刻蚀阻挡层5和半导体层4。如图6所示，接着进行一次光刻胶10的灰化工艺，去除部分透光区域的光刻胶。如图7所示，接着进行一次刻蚀工艺，去除掉部分曝光区域的刻蚀阻挡层5，形成源电极6和漏电极7与半导体层4的接触部分41，如图7所示。
步骤3、在完成步骤2的基板1上采用溅射或热蒸发的方法沉积厚度为的源电极6和漏电极7的金属膜。金属膜可以选用Cr、W、Cu、Ti、Ta、Mo等金属或合金，由多层金属组成的金属层也能满足需要。通过一次普通的光刻工艺形成源电极6、漏电极7、及数据线32(图2)，如图8所示。
步骤4，如图9所示，在完成步骤3的基板1上通过PECVD方法沉积厚度为的金属氧化物保护层8，金属氧化物保护层8可以选用单层的氧化硅或氮化硅与氧化硅的复合结构，或者氮化硅/氮氧化硅/氧化硅的三层结构，氧化硅、氮氧化硅、氮化硅对应的反应气体可以为N2O，SiH4；N2O，SiH4，NH3，N2；SiH4，NH3，N2或SiH2Cl2，NH3，N2。通过一次普通的光刻工艺形成透明像素电极与漏电极的接触区域，即透明像素电极与漏电极接触过孔11，如图9所示。
步骤5，如图10所示，在完成步骤4的基板1上通过溅射或热蒸发的方法沉积上厚度约为的透明导电层和透明导电层可以是ITO或者IZO，或者其他的透明金属氧化物；通过一次光刻工艺形成像素电极9，如图8所示。
如上所述，根据本发明的实施例，提供了一种制作阵列基板的像素区的金属氧化物TFT的掩膜版以及利用掩膜版制备阵列基板的像素区的薄膜晶体管的方法。改善了与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的外形。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (13)

1.一种掩膜版，包括掩膜版主体，所述掩膜版主体具有图案区域，所述图案区域包括：
用于去除部分光刻胶的两个光刻胶部分去除区域；
用于去除全部光刻胶的两个光刻胶完全去除区域；以及
在光刻胶部分去除区域和光刻胶完全去除区域之间、与光刻胶部分去除区域和光刻胶完全去除区域邻接的用于保留光刻胶的两个第一光刻胶保留区域，第一光刻胶保留区域用于调整与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的外形；以及
第二光刻胶保留区域，
其中，按照两个光刻胶完全去除区域中的一个、两个第一光刻胶保留区域中的一个、两个光刻胶部分去除区域中的一个、第二光刻胶保留区域、两个光刻胶部分去除区域中的另一个、两个第一光刻胶保留区域中的另一个、两个光刻胶完全去除区域中的另一个的顺序将各个区域排列成一排。
2.根据权利要求1所述的掩膜版，其中：
掩膜版的所述图案区域用于形成阵列基板的像素区的薄膜晶体管，
所述薄膜晶体管包括：金属氧化物半导体层；以及
源电极和漏电极，所述金属氧化物半导体层具有分别与源电极的一部分和漏电极的一部分接触的接触部分，
其中：
所述光刻胶部分去除区域对应所述接触部分，并且所述光刻胶完全去除区域和第一光刻胶保留区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者
所述光刻胶部分去除区域和第一光刻胶保留区域对应所述接触部分，并且所述光刻胶完全去除区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者
所述光刻胶部分去除区域和相邻的第一光刻胶保留区域的一部分对应所述接触部分，并且所述光刻胶完全去除区域和相邻的第一光刻胶保留区域的其余部分对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分。
3.根据权利要求1所述的掩膜版，其中：
掩膜版的所述图案区域用于形成阵列基板的像素区的薄膜晶体管，
所述薄膜晶体管包括：
金属氧化物半导体层；
源电极和漏电极，所述金属氧化物半导体层具有分别与源电极的一部分和漏电极的一部分接触的接触部分；以及
在源电极和漏电极之间的沟道区域的所述金属氧化物半导体层上的刻蚀阻挡层，
其中所述第二光刻胶保留区域对应阵列基板的薄膜晶体管的刻蚀阻挡层，
并且其中：
所述光刻胶部分去除区域对应所述接触部分，并且所述光刻胶完全去除区域和第一光刻胶保留区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者
所述光刻胶部分去除区域和第一光刻胶保留区域对应所述接触部分，并且所述光刻胶完全去除区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者
所述光刻胶部分去除区域和相邻的第一光刻胶保留区域的一部分对应所述接触部分，并且所述光刻胶完全去除区域和相邻的第一光刻胶保留区域的其余部分对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分。
4.根据权利要求1至3中任一项所述的掩膜版，其中：
第一光刻胶保留区域的长度是0.5-6μm。
5.根据权利要求1至3中任一项所述的掩膜版，其中：
第一光刻胶保留区域的长度是1-3μm。
6.根据权利要求1至3中任一项所述的掩膜版，其中：
第一光刻胶保留区域的透光率与第二光刻胶保留区域的透光率大致相等。
7.根据权利要求1至3中任一项所述的掩膜版，其中：
所述光刻胶完全去除区域的长度是第一光刻胶保留区域的长度的20倍以上。
8.根据权利要求1至3中任一项所述的掩膜版，其中：
第一光刻胶保留区域用于使与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的尺寸与设计尺寸的差值小于预定值和/或使与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后的位置与设计位置的差值小于预定值。
9.根据权利要求1至3中任一项所述的掩膜版，其中：
第一光刻胶保留区域用于使与光刻胶部分去除区域对应的光刻胶部分在曝光并显影后满足预定的尺寸公差，形状公差和/或位置公差。
10.根据权利要求1至3中任一项所述的掩膜版，其中：
对于正性光刻胶，第一光刻胶保留区域形成不透光区域，光刻胶完全去除区域形成完全透光区域，光刻胶部分去除区域形成部分透光区域。
11.根据权利要求1或3所述的掩膜版，其中：
对于正性光刻胶，第一光刻胶保留区域和第二光刻胶保留区域形成不透光区域，光刻胶完全去除区域形成完全透光区域，光刻胶部分去除区域形成部分透光区域。
12.根据权利要求1至3中任一项所述的掩膜版，其中：
对于正性光刻胶，第一光刻胶保留区域的透光率小于或等于10％。
13.一种利用权利要求3所述的掩膜版制备阵列基板的像素区的薄膜晶体管的方法，包括：
在用于形成薄膜晶体管的多个层上形成光刻胶层，所述多个层包括：金属氧化物半导体层以及设置在金属氧化物半导体层的刻蚀阻挡层；以及
利用所述掩膜版对光刻胶层进行曝光，其中所述第二光刻胶保留区域对应阵列基板的薄膜晶体管的刻蚀阻挡层，
并且其中：
所述光刻胶部分去除区域对应所述接触部分，并且所述光刻胶完全去除区域和第一光刻胶保留区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者
所述光刻胶部分去除区域和第一光刻胶保留区域对应所述接触部分，并且所述光刻胶完全去除区域对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分；或者
所述光刻胶部分去除区域和相邻的第一光刻胶保留区域的一部分对应所述接触部分，并且所述光刻胶完全去除区域和相邻的第一光刻胶保留区域的其余部分对应阵列基板的每一个像素区的薄膜晶体管周围的区域的至少一部分。
CN201510122578.9A 2015-03-19 2015-03-19 掩膜版和利用掩膜版制备薄膜晶体管的方法 Active CN104716026B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510122578.9A CN104716026B (zh) 2015-03-19 2015-03-19 掩膜版和利用掩膜版制备薄膜晶体管的方法
US15/126,955 US10007175B2 (en) 2015-03-19 2015-09-22 Mask and method for manufacturing thin film transistor using the same
PCT/CN2015/090252 WO2016145814A1 (zh) 2015-03-19 2015-09-22 掩膜版和利用掩膜版制备薄膜晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510122578.9A CN104716026B (zh) 2015-03-19 2015-03-19 掩膜版和利用掩膜版制备薄膜晶体管的方法

Publications (2)

Publication Number Publication Date
CN104716026A CN104716026A (zh) 2015-06-17
CN104716026B true CN104716026B (zh) 2017-09-01

Family

ID=53415238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510122578.9A Active CN104716026B (zh) 2015-03-19 2015-03-19 掩膜版和利用掩膜版制备薄膜晶体管的方法

Country Status (3)

Country Link
US (1) US10007175B2 (zh)
CN (1) CN104716026B (zh)
WO (1) WO2016145814A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716026B (zh) * 2015-03-19 2017-09-01 京东方科技集团股份有限公司 掩膜版和利用掩膜版制备薄膜晶体管的方法
CN105655289B (zh) * 2016-01-04 2019-03-08 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
KR101328852B1 (ko) * 2006-12-12 2013-11-13 엘지디스플레이 주식회사 반 투과 마스크

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4896671B2 (ja) * 2006-11-06 2012-03-14 三菱電機株式会社 ハーフトーンマスク及びこれを用いたパターン基板の製造方法
CN104716026B (zh) 2015-03-19 2017-09-01 京东方科技集团股份有限公司 掩膜版和利用掩膜版制备薄膜晶体管的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328852B1 (ko) * 2006-12-12 2013-11-13 엘지디스플레이 주식회사 반 투과 마스크
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法

Also Published As

Publication number Publication date
US10007175B2 (en) 2018-06-26
US20170110490A1 (en) 2017-04-20
CN104716026A (zh) 2015-06-17
WO2016145814A1 (zh) 2016-09-22

Similar Documents

Publication Publication Date Title
TW505973B (en) Photo mask for fabricating a thin film transistor liquid crystal display
CN100580937C (zh) 薄膜晶体管阵列基板及其制造方法
US8563980B2 (en) Array substrate and manufacturing method
US7763490B2 (en) Thin film transistor substrate and method for fabricating the same
JP5275519B2 (ja) 表示装置用基板及びその製造方法、表示装置
TWI280457B (en) Gray scale mask and method of manufacturing the same
JP4740203B2 (ja) 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
JP4657587B2 (ja) 薄膜トランジスタ表示板
CN104576542B (zh) 阵列基板及其制作方法、显示装置
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
JP2007164197A (ja) 液晶表示装置及びその製造方法
JP2015108732A5 (zh)
CN101556935B (zh) 薄膜晶体管阵列基板制造方法
WO2019109473A1 (zh) Ffs模式阵列基板及其制造方法
US20090146151A1 (en) Thin film transistor array substrate and method of manufacturing the same
TW437096B (en) Manufacturing method for thin film transistor
CN104716026B (zh) 掩膜版和利用掩膜版制备薄膜晶体管的方法
TW201019045A (en) Multi-tone photomask, pattern transfer method and method of producing a display device using the multi-tone photomask
KR20100133170A (ko) 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
TWI459477B (zh) 畫素結構及其製作方法
CN101625492B (zh) 薄膜晶体管阵列基板制造方法
JP2002250934A (ja) 液晶用マトリクス基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant