CN104697593A - 一种基于fpga和dsp的气体超声流量计 - Google Patents

Abstract

一种基于FPGA和DSP的气体超声流量计，由气体超声换能器和传感器单元、发射/接收信号通道切换电路、驱动信号生成和放大电路、回波信号调理与采集电路、时序控制与信号处理电路、人机接口、串口通讯和电源管理模块组成，采用跟踪回波信号最大峰值的可变阈值过零检测方法，计算超声回波的传播时间，进而获得气体流量。

Description

一种基于FPGA和DSP的气体超声流量计

技术领域

本发明涉及流量测量领域，为一种气体超声流量计，特别是一种基于FPGA芯片和DSP芯片双核心架构，针对利用正弦波激励产生的超声回波信号，采用跟踪回波信号最高峰值的可变阈值法，同时结合过零检测方法的气体超声流量计。

背景技术

气体超声流量计在计量精度、可靠性、压力损失、维护费用以及制造成本等方面相比于其他气体流量计(如孔板、涡轮流量计等)具有独到的优势，尤其是在中、大口径管道流量测量方面，其优越性更加明显。其中，又以传播时间差式气体超声流量计应用最为广泛。气体超声流量计由两部分组成，一是换能器和传感器部分，包括1对或者多对超声波换能器、压力传感器和温度传感器；二是变送器，包括驱动信号的产生和调理部分、回波信号的调理和数字处理部分，以及人机交互部分。气体超声波流量计研制的关键在于选取合适的超声波驱动信号，同时克服回波信号中混杂的噪声信号的影响，然后根据回波信号的某一稳定特征点分别获得超声波顺流和逆流状态下的传播时间。

为了叙述清楚起见，定义加在发射超声波换能器上的信号为驱动信号，由发射超声波换能器发出超声波；由接收超声波换能器接收超声波，接收超声波换能器输出的信号为回波信号。超声波换能器既可以用作发射，也可以用作接收，由发射/接收信号通道切换电路控制其功能的转换。

国外率先将数字信号处理技术应用于气体超声流量计中，归纳起来有以下几种方法。

(1)基于能量突变的方法

美国Daniel公司采用检测能量突变的方法查找特征点的方法(William Freund,Winsor Letton,JamesMc-Clellan,Baocang Jia,Anni Wey,Wen Chang.Method and apparatus for measuring the time of flight of asignal,US patent NO.5983730,Nov.16,1999)。由于回波信号的能量经历了从弱到强，再从强到弱的过程，因此回波信号的能量变化率将先增大再减少，依据能量变化率的临界变化点，即可确定超声波传播时间。具体说来，此方法首先求取回波信号各点的幅值平方，幅值平方的大小表征了信号能量的大小。然后，利用滑动平均的方法，求取每一点的平均能量，再绘制出前、后两点平均能量之比的变化曲线，即能量变化率曲线。最后，通过能量变化率的临界点，确定超声波传播时间。但是，该专利中，没有披露实施过程中的关键技术，如滑动窗口的时间间隔，以及求取能量变化率时前、后两点之间的时间间隔等。

(2)基于相位突变的方法

奥地利AVL里斯托有限公司(Mario Kupnik,Andreas Schroder,Michael Wiesinger,Klaus-ChristophHarms.Ultrasonic gas flowmeter as well as device to measure exhaust flows of internal combustion enginesand method to determine flow of gases,US Patent NO.2005/0066744A1,Mar.31,2005)采用监测超声回波信号在从无到有的过程中相位的突变来实现流量测量。首先寻找到回波信号的幅值最大点，并且通过希尔伯特变化计算获得信号的相位信息，以回波信号的最大幅值点对应的时刻为起点，向前寻找相位停止持续变化的时间点，即相位突变点。通过这个相位突变点，确定回波信号的第一个过零点，进而获得超声传播时间。可是，这种方法计算量大，并且易受现场噪声的影响，不便于工业现场的实际应用。

(3)基于移位叠加的方法

为了提高回波信号的信噪比，荷兰的Instromet公司采用了移位叠加的方法(Eduard Johannes Botter.Ultrasonic signal processing method and applications thereof,US patent NO.7254494B2,Aug.7,2007)。此方法首先按照一定的时间间隔连续发送8次驱动信号，获得相应的8组回波信号，然后，将这8组回波信号按照预设的时间进行移位叠加，使回波信号获得增强，而噪声信号由于其随机性，在叠加的过程中会相互抵消而衰减。最后，再通过阈值检测的方法获得超声波传播时间。该方法利用回波信号和噪声信号各自的时域特征，有效地提高了信噪比。但是，重复发射超声驱动信号，延长了系统的测量时间，影响了流量计的动态响应。当流量发生突变时，将会产生较大的测量误差。

(4)基于互相关及其衍生的方法

由于在超声波流量计工作工程中，顺流和逆流时产生的回波信号之间具有相关性，而噪声信号之间不具有相关性，因此可以利用互相关及其衍生方法计算超声波的传播时间差。传统的互相关计算如式(1)所示，其中，假设顺流时产生的回波信号为x(t)，逆流时产生的回波为y(t)，那么，R_xy(τ)取得最大值时所对应的时间位移τ，即为顺流传与逆流传播时间之差。传统的互相关方法运算量大，难以利用单片机的有限资源实时实现。为了减少互相关的运算量，日本东京计装(Keiso)株式会社采用了一种互相关衍生算法(Tokio Sugl,Tadao Sasaki.Ultrasonic flow meter,US patent NO.007299150B1,Nov.20,2007)，如式(2)所示，其中，m为移位步数，N为采样点数，那么，S_xy(m)取得最大值时所对应的移位步数m表征了顺流和逆流传播时间之差。通过对比公式(1)和(2)，不难发现，这种互相关衍生算法利用加法取模运算代替了原互相关算法中的乘法运算，减少了运算量。可是，同时也带了测量的误差，尤其当噪声干扰较大的时候，极有可能出现计算错误。

$R_{\mathrm{xy}}\left(\mathrm{\τ}\right)={\lim }_{T\→\∞}\frac{1}{T}{\∫}_0^{T}x\left(t\right)y(t+\mathrm{\τ})\mathrm{dt}---\left(1\right)$

$S_{\mathrm{xy}}\left(m\right)={\mathrm{\Σ}}_{n=1}^N|x\left(n\right)-y(n+m)|---\left(2\right)$

(5)基于互相关和过零检测相结合的方法

德国西门子股份公司采用一种过零检测与互相关相结合的方法计算超声波顺流和逆流的绝对传播时间(Arthur Freund,Nils Kroemer.Method for measuring the time of flight of electric,electromagnetic oracoustic signals,EP Patent NO.0797105A2,Mar.17,1997)，首先通过某种方法获得1段不含噪声的回波信号，假设其起始时刻为t₀，同时在该回波信号中选定某1个过零点，该过零点距离起始时刻t₀的时间间隔记为。然后，将该段回波信号与换能器实际采集的回波信号做互相关运算。如果互相关运算结果的最大值表征的时间间隔为t_d，同时假设实际回波信号的起始时刻相对于驱动信号发射时刻的时间间隔为t₁，那么回波信号的传播时间为：

t＝t₁+t_d+t_N-t_korr             (3)

式中，t_korr为修正时间，它包括换能器转换延时和电路传输延迟。这种方法能够可靠地从混杂有噪声信号的接收波形中检测出回波信号，并且由于过零点附近具有较高的幅值分辨率，所以适合于嘈杂的工业现场。但是，该专利中没有披露如何获取不含噪声的回波信号，同时，也存在互相关运算量大等问题。

发明内容

为了提高传播时间的计算精度，增强系统的抗干扰能力，本发明提供一种基于FPGA和DSP的气体超声流量计。

一种基于FPGA和DSP的气体超声流量计变送器由气体超声换能器和传感器单元、发射/接收信号通道切换电路、驱动信号生成和放大电路、回波信号调理与采集电路、时序控制与信号处理电路、人机接口、串口通讯和电源管理模块组成。所述气体超声换能器和传感器单元由四个换能器、压力传感器和温度传感器组成，所述四个换能器、压力传感器和温度传感器分别固定在输送气体的管道上；每个换能器既为发射换能器，又为接收换能器；所述发射/接收信号通道切换电路由激励选通电路、变压器放大电路和四个回波选通电路单元组成；四个回波选通电路单元为相同结构的电路单元，且分别与四个换能器对应连接。所述驱动信号生成和放大电路由高速DAC信号产生与输出电路，驱动信号电压放大和功率放大电路组成。所述回波信号调理与采集电路由电压放大电路、带通滤波器电路、自增益控制电路、单端信号转差分信号电路、偏置电路和高速ADC信号采集与转换电路组成。所述时序控制与信号处理电路由FPGA电路系统和DSP电路系统组成，其中，FPGA电路系统主要由FPGA芯片、FPGA芯片串行配置器电路，以及FPGA芯片复位和配置按键电路组成；DSP电路系统主要由DSP芯片和DSP芯片引导模式选择电路组成。所述FPGA芯片用于暂存驱动信号生成和放大电路传送来的转换码值，当确定了延迟时间，并传输至DSP芯片；所述DSP芯片为主控芯片，负责数字信号处理以及人机交互、串口通讯，并且与FPGA电路系统配合完成整个系统的时序控制；由DSP芯片采用数字滤波消除信号中混杂的噪声，采用跟踪回波信号最大峰值的可变阈值过零检测方法，计算超声回波的传播时间，进而获得气体流量。

基于FPGA和DSP的气体超声流量计变送器的控制方法由主监控程序和各个程序模块实现；所述主监控程序为总调度程序，所述各个程序模块为初始化模块、看门狗模块、铁电读写模块、通道切换模块、通信模块、与FPGA数据传输模块、脉冲输出模块、中断模块、计算模块和显示模块；主监控程序通过调动各个程序模块实行所述气体超声流量计变送器的各项功能。

主监控程序的具体操作步骤如下：

(1)电路系统初始化

电路系统上电后，DSP芯片完成各个部分的初始化：包括对DSP芯片的GPIO口进行分配，DSP芯片的内部定时器1的中断初始化，液晶显示模块初始化，从FRAM读写模块中读取累计流量、仪表的各项参数初始化，并且建立4个队列，每个队列由50个数据空位组成，用于存放4个换能器接收到的超声波的传播时间(以下简称传播时间)；每当有一个新的传播时间数据进入时，每个队列首位的数据会被抛掉，新的传播时间数据加在队列尾部。在后面的测量过程中，将根据这4个队列的数据，实时计算出双声道超声波流量计顺流和逆流的平均传播时间。

(2)进入流量检测的循环

电路系统初始化后程序就进入流量检测的循环中；首先DSP芯片通过改变对应GPIO口的输出状态，切换换能器发射与接收通道。切换通道的顺序为：第一换能器1发射第三换能器3接收；第二换能器2发射第四换能器4接收；第三换能器3发射第一换能器1接收；第四换能器4发射第二换能器2接收；然后再不断地循环以上的切换过程；切换通道后通知FPGA芯片开始测量，DSP芯片需要等待FPGA芯片完成信号接收。

(3)等待FPGA芯片控制高速DAC和高速ADC完成信号驱动与回波信号的采集

DSP芯片向FPGA芯片发送“开始测量”信号，FPGA芯片立即使能内部的延时模块，同时调用FPGA芯片内部的ROM模块中存储的波形数据，传输至驱动信号生成和放大电路；再经由DSP芯片控制的发射/接收信号通道切换电路，输出至直射式双声道结构的第一换能器1、或者第二换能器2、或者第三换能器3、或者第四换能器4，由第一换能器1、或者第二换能器2、或者第三换能器3、或者第四换能器4发出超声波；超声波经过一段渡越时间后，到达对应的接收换能器；由第三换能器3、或者第四换能器4、或者第一换能器1、或者第二换能器2接收超声波，形成回波信号；由DSP芯片控制的发射/接收信号通道切换电路接收由换能器发出的回波信号，并输入至回波信号调理和采集电路；由回波信号调理和采集电路中的高速ADC完成数据转换；FPGA芯片内部的RAM_2PORT模块用于暂存高速ADC的转换码值，当延迟电路确定的延迟时间到达以后，通过拉高设定的DSP芯片的GPIO端口告知DSP芯片信号采集完成。

(4)复制数据

DSP芯片检测到设定的端口的高电平后，将存放在FPGA芯片内部的RAM_2PORT模块中的数据复制到DSP芯片的片内RAM中，供DSP芯片对其进行数字信号处理。

(5)DSP芯片对数据进行处理，计算超声波的传播时间

DSP芯片对复制的数据进行处理，计算每次超声波的传播时间T为；

$T=\frac{1}{8}{\mathrm{\Σ}}_{i=1}^8{\mathrm{\τ}}_i-t^{\′}---\left(6\right)$

式中，τ_i(i＝1,2,3…8)为过零点时间，t'为一个固定的偏差值，该偏差值为零流量的情况下计算得到；

(6)计算瞬时流量

进行一次步骤(2)～(5)的循环，就可以得到一次超声波从一个换能器到另外一个换能器之间的传播时间。

在步骤(2)中切换不同的发射换能器和接收换能器，这样就可以不断地依次测量出每个声道顺流和逆流信号的传播时间；这样循环4次，就完成了双声道顺流和逆流传播时间的测量，并将这4个传播时间分别放入步骤(1)中所建立的4个队列中。

执行5次这样的测量，计算出双声道顺流和逆流的平均传播时间，并根据这个平均传播时间计算出平均流量，并作为瞬时流量显示。

瞬时流量的计算公式为：

$Q=\frac{{\mathrm{\πD}}^2}{4}\frac{L}{2\cos \mathrm{\θ}}\frac{\mathrm{\Δt}}{t_s{t}_n}=k_f\frac{\mathrm{\Δt}}{t_s{t}_n}---\left(8\right)$

式中，Q为瞬时流量，D为管道直径，L为声道长度，θ为声道角的角度，所述声道角为超声波传播路径与管道轴线之间的夹角；t_s、t_n、Δt分别为顺流传播时间、逆流传播时间以及它们的时间差，k_f是仪表系数。再通过修正操作，得到修正后的瞬时流量。

(7)计算累积流量

在得到修正后的瞬时流量后，由DSP芯片的内部定时器1的中断服务程序计算累积流量，以保证1秒钟累积一次，即定时器中断由DSP芯片内部定时器1产生，周期为1秒；定时器中断服务程序首先读取主监控程序计算的瞬时流量结果，并累加得到累积流量；再根据瞬时流量的值更新脉冲输出模块的参数，输出一定频率的脉冲，表示测得的瞬时流量；然后，将定时器时间标志置为1，以便在主监控程序中更新液晶显示以及进行上位机通信。

本发明的有益技术效果是：基于FPGA芯片和DSP芯片双核心，既实现了驱动信号的高频输出和回波信号的高速采样，又实时实现了数字信号处理方法，提高了传播时间的计算精度，增强了系统的抗干扰能力，符合工业现场应用的需求。

附图说明

图1是系统硬件框图。

图2是高速DAC信号产生与输出电路原理图。

图3是驱动信号电压放大和功率放大电路原理图。

图4是激励选通和变压器放大电路原理图。

图5是回波选通电路原理图。

图6是电压放大电路原理图。

图7是带通滤波器电路原理图。

图8是自增益控制电路原理图。

图9是单端信号转差分信号电路原理图。

图10是偏置电路原理图。

图11是高速ADC信号采集与转换电路原理图。

图12是FPGA芯片(EP2C8Q208C8N)子模块——I/O接口原理图。

图13是FPGA芯片(EP2C8Q208C8N)子模块——I/O电压和参考电压原理图。

图14是FPGA芯片(EP2C8Q208C8N)子模块——内核电压和地原理图。

图15是FPGA芯片(EP2C8Q208C8N)子模块——时钟输入原理图。

图16是FPGA芯片(EP2C8Q208C8N)子模块——仿真接口原理图。

图17是FPGA芯片串行配置器电路原理图。

图18是FPGA芯片复位和配置按键电路原理图。

图19是DSP芯片电路原理图。

图20是DSP芯片引导模式选择电路原理图。

图21是时序控制与信号处理电路功能模块示意图。

图22是软件总体框图。

图23是主监控程序流程图。

图24是回波信号波形图。

图25是不同流量下的超声波信号波形对比图。

图26是线性插值计算过零点。

图27是计算错误时出现的“台阶”示意图。

图28是定时器中断服务程序流程图。

具体实施方式

参见图1，本发明的硬件系统由气体超声换能器和传感器单元、发射/接收信号通道切换电路、驱动信号生成和放大电路、回波信号调理与采集电路、时序控制与信号处理电路、人机接口、串口通讯和电源管理模块组成。

气体超声换能器和传感器单元由四个换能器、压力传感器和温度传感器组成，且分别固定安装在输送气体流量的管道上；四个换能器为第一换能器1、第二换能器2、第三换能器3和第四换能器4，并且组建为直射式双声道结构；每个换能器既为发射换能器，又为接收换能器。

所述发射/接收信号通道切换电路由激励选通电路、变压器放大电路和回波选通电路组成。

所述驱动信号生成和放大电路由高速DAC信号产生与输出电路，驱动信号电压放大和功率放大电路组成。

所述回波信号调理与采集电路由电压放大电路、带通滤波器电路、自增益控制电路、单端信号转差分信号电路、偏置电路和高速ADC信号采集与转换电路组成。

所述时序控制与信号处理电路由FPGA电路系统和DSP电路系统组成。其中，FPGA电路系统主要由FPGA芯片、FPGA芯片串行配置器电路，以及FPGA复位和配置按键电路组成，其中FPGA芯片的型号为EP2C8Q208C8N；DSP电路系统主要由DSP芯片和DSP芯片引导模式选择电路组成，其中DSP芯片的型号为TMS320F28335。

本发明的电路系统按功能分为模拟板和数字板，模拟板包括发射/接收信号通道切换电路、驱动信号电压放大和功率放大电路、回波选通电路、电压放大电路、带通滤波器电路、自增益控制电路、单端信号转差分信号电路、偏置电路，以及电源管理模块中的模拟电源(+12V、-12V、+5V、-5V)转换电路；数字板包括高速DAC信号产生与输出电路、高速ADC信号采集与转换电路、FPGA电路系统、DSP电路系统，以及电源管理模块中的数字电源(+3V3、+1V9、+1V2)转换电路。

本发明的电路系统的工作过程为：FPGA芯片在检测到DSP芯片发出的“开始测量”信号后，立即使能其内部的延时电路，同时调用内部ROM模块中存储的波形数据，并且以20MSPS的速率传输至驱动信号生成和放大电路。由高速DAC生成的驱动信号，经过电压放大和功率放大之后，经由DSP芯片控制的发射信号通道切换电路，输出至发射换能器端。发射换能器基于压电晶体的电致伸缩效应，发出超声波。管道内的超声波经过一段渡越时间之后，达到相应的接收换能器端。由于压电晶体的压电效应，接收换能器输出回波电信号。回波信号经由DSP芯片控制的接收信号通道切换电路之后，输入至回波信号调理和采集电路，经过放大、带通滤波和自增益电路之后，由高速ADC依据FPGA芯片提供的5MHz采样频率完成数据转换。FPGA芯片内部的双口RAM用于暂存高速ADC的转换码值，当延迟电路确定的延迟时间到达以后，通过并口线传输至DSP芯片。DSP芯片采用数字滤波进一步消除回波信号中混杂的噪声，采用跟踪回波信号最大峰值的可变阈值过零检测方法，计算超声回波的传播时间。第一换能器1、第二换能器2、第三换能器3和第四换能器4依次作为发射换能器，重复上述过程，综合4个声道的回波传播时间，即可计算出实际气体流量。变送器计算出工况下的气体流量之后，既可以通过液晶实现现场显示，也可以通过串口通讯模块实现远程读取。

图2为高速DAC信号产生与输出电路，由双路差分线路驱动器U2、电阻R2、R9、R5、R7、R10、R12、R14、R16、R18、R20、R22、R24、R25、电容C11、C12、C13、C14、C18、C20和C21组成。U2为高速电流输出型DAC，U2的DB0至DB8引脚分别通过电阻R5、R7、R10、R12、R14、R16、R18、R20、R22和R25连接至FPGA相应的数据输出引脚，在数据传输线中串入小电阻，有利于抑制高速信号的反射和振荡。电阻R2连接至U2的FS ADJ引脚，用于调整满量程输出电流值。电容C11、C12和C13为退耦电容。电阻R9将U1的IOUTB的输出下拉到地。电容C14和C18为补偿电容，分别将U2的带宽/噪声抑制节点COMP1和开关驱动电路的内部偏置节点COMP2连接至电源轨3.3V和“地”。C20、C21为退耦电容。U2的CLOCK引脚通过电阻R24连接至FPGA的时钟输出引脚。高速DAC的转换结果OUTPUT经由IOUTA引脚输出。

图3为驱动信号电压放大和功率放大电路，由低噪声高速运放U1、电阻R13、R14、R15、R16、R17、R22、R27、R28、R29、R30、R31、R32、R33、R35、R44、电容C25和C26组成。DAC_OUTPUT为高速DAC输出的电流信号，经由电阻R16转换为电压信号。电容C25为滤波电容，电容C26为隔直电容，电阻R16为U1的同相输入端提供直流路径，防止运放因为偏置电流产生输出饱和。电阻R17为匹配电阻，用于平衡运放U1的输入阻抗。电阻R13和R14用于设置电压增益。U2为双路差分线路驱动器，采用电流负反馈形式，具备高带宽、高驱动电流及低失真特性。电阻R33起连接作用，电阻R35、R44、R22、R27用于设置放大增益；U2的两路输出经由电阻R31和R28实现电流并联，进一步增强了功率放大能力。经过电压放大和功率放大的驱动信号最终经由电阻R30向下级传输。

图4所示为激励选通电路和变压器放大电路。其中激励选通电路包括四个双极性运放U3A、U3B、U3C和U3D；由变压器T1、T2、T3和T4构成变压器放大电路；T1、T2、T3和T4为匝比1:10的变压器，引脚1、2对应为变压器的副边；引脚3、4对应为变压器的原边。U3为双极性运放。OUTPUT为前级经过电压和功率放大之后的驱动信号。OC1、OC2、OC3和OC4为DSP输出的换能器发射选通信号。为方便起见，先以OC1控制逻辑为例说明电路工作原理，其他通道类似。当OC1置低时，U3D输出电压接近其负电源轨(约-12V)，N沟道增强型MOS管Q4和Q8不导通，驱动信号不能到达换能器端；当OC1置高时，U3D输出电压接近其正电源轨(约+12V)，此时，Q4和Q8导通，驱动信号到达变压器原边，经由变压器放大之后，经由若干二极管搭建的桥式电路最终到达换能器连接端W1。电阻R34为下拉电阻，为该电路提供初始输入电平。电阻R21和R26为下拉限流电阻。电容C30和二极管D36共同构成MOS管Q4和Q8保护电路，防止其被意外击穿。电阻R4和R12构成分压电路，可以根据不同的换能器特性进行调整；电阻R11起连接作用。TP4为测试端口。COM1对应为连接至W1的换能器作为接收换能器时产生的回波信号。

图5所示为通道1的回波选通电路，其他3个通道与其类似。U4为双路低阻抗单刀单掷开关，兼容3V逻辑电平，采用12V供电时，通道间的串扰仅为-70dB。IC1和NIC1为DSP输出的换能器1选通信号和关断信号。当IC1置高时，选通S1和D1，即将COM1接入后续的回波信号调理和采集电路。JUMP1为调试端口。电阻R48、R49、R50为下拉电阻；被选通的回波信号经由电阻R47输出至后续电路。

图6所示为回波信号调理与采集电路中的电压放大电路，由低噪声高速运放U10、电容C98、C100、电阻R59、R63、R64、R77、R81、R78、R83组成，其中电阻R77、R81和低噪声高速运放U10构成反相放大电路；其中电阻R78、R83和低噪声高速运放U10构成同相放大电路。Signal_0为前端被选通的回波信号，U10为低噪声高速运放。电容C98和C100为隔直电容，并且与电阻R59一起构成高通滤波器。当选择焊接电阻R77和R81，忽略电阻R78和R83时，它们与后级运放的反馈电阻构成反相放大电路；当选择焊接电阻R78和R83，忽略电阻R77和R81时，它们与后级运放的反馈电阻构成同相放大电路，上述两种电阻的实际连接方式需要根据回波信号特征进行选择。

图7所示为回波信号调理与采集电路中的带通滤波器电路，由4阶连续时间有源滤波器U8、电阻R60、R62、R66、R67、R71、R72、R74和R75组成。通过改变外围电阻R60、R66、R71、R74、R62、R67、R72和R75即可改变该滤波器的中心频率、带宽、品质因数和增益等参数。通过电阻R65将经过前端调理的回波信号引入该滤波器，电阻R57和电容C99共同构成高通滤波器。

图8所示为回波信号调理与采集电路中的自增益控制电路，由高增益宽范围可调增益放大器U9、低功耗宽范围运放U12、低噪声高速运放U7、电阻R55、R56、R76和R68组成。其中，U7及其外围电阻R55、R56构成同相放大器。电阻R76为下拉电阻，电阻R68为0ohm连接电阻。回波信号的自增益电路主要通过U9和U10及其外围分立器件搭建的负反馈结构实现，Signal_2为该反馈环节的输入，Single_ended Signal为输出。若U9引脚3的输入电平为V_C，则U9的实际增益G_(dB)通过式(4)计算获得。

G_(dB)＝-40(V_C+1)dB        (4)

由式(4)可见，当V_C从0V变化到-2V时，增益从-40dB线性的变化到+40dB。U12和三极管Q9构成了峰值检测电路。电阻R85、R91和滑阻R88用于设置峰值参考电压V_ref。电阻R79为平衡电阻，电阻R70为0ohm连接电阻。电阻R89和R90构成分压电路，为U9的引脚3提供偏置电压。电阻R86和C101决定了反馈回路的调整频率。反馈电路的工作过程如下：

当Single_ended Signal的峰值大于V_ref时，U12输出正向电压，三极管的基射极导通，电容C101充电，U9引脚3的输入电压产生正向变化，增益降低。于是，Single_ended Signal就减小，直到其峰值等于V_ref时，自增益电路进入稳态。

当Single_ended Signal的峰值小于V_ref时，U12输出负向电压，三极管的基射极截止，此时，由-5V给C101充电，U9引脚3的输入电压产生负向变化，增益提高。于是，Single_ended Signal就增大，直到其峰值等于V_ref时，自增益电路进入稳态。

图9所示为回波信号调理与采集电路中的单端信号转差分信号电路，由低失真差分ADC驱动器U13、电阻R95、R96、R94、R93、R100、R98、R102、R104、电容C105、C111组成。为了获得差分电路的最佳性能，U13的同相与反相输入端的器件参数和PCB布局布线都尽量保持对称，即电阻R95、R96、C105、R94、R93和电阻R100、R98、C111、R102、R104保持对称，其中电阻R94和C105，R102和C111分别构成一阶低通滤波。经过差分放大的双端信号，分别通过电阻R93和R104输出至下级电路。

如图10所示，Vocm为共模输入电压，由电阻R99、R101和U15构成偏置电路，通过改变电阻R99和R101的比值，即可配置Vocm，U15为普通低噪声运放。

图11是回波信号调理与采集电路中的高速ADC信号采集和转换电路。高速ADC信号采集和转换电路由高速ADC芯片U1、电阻R1、R27、R28、R29、R35、R37、R48、电容C15、C16、C17、C19、C22、C23、C24、C25组成；U1为双路12位流水线型。电阻R1和电容C15、C16、C17、C19和C22、C23、C24、C25，将高速ADC的参考电压配置为1V。电阻R27、R29和电容C26、C27构成差分输入信号INPUT-和INPUT+的一阶低通滤波，并且分别连接至U13的VINB-和VINB+；电阻R28、R35和电容C28、C29也构成差分输入信号INPUT-和INPUT+的一阶低通滤波，并且分别连接至U13的VINA-和VINA+。INPUT-和INPUT+连接至U13的双通道的两个输入端，冗余设计增强了系统的可靠性。通过电阻R154、R155、R156、R157、R158、R159、R160和R161可以配置DF、PD的引脚电平，即配置U13的工作模式，相应地选通A或者B通道进行转换。AD_CLK为FPGA提供给U13的时钟信号，电阻R37、R48和电容C30构成滤波电路，用于滤除时钟信号中的杂波。电容C1、C2、C3、C4、C6、C7和C10为去耦电容，电阻R3、R4、R6、R8、R11、R13、R15、R17、R19、R21、R23和R26为B通道输出缓冲电阻，防止高频电路产生反射和振铃。同理，电阻R30、R31、R32、R33、R34、R36、R38、R39、R40、R41、R42和R44为A通道输出缓冲电阻。AD_DB0至AD_DB11和AD_DA0至AD_DA11分别连接至FPGA芯片的I/O模块，将U13的转换结果输出至FPGA。

图12、13、14、15、16构成FPGA电路系统，FPGA电路系统中，FPGA芯片的型号为EP2C8Q208C8N；FPGA芯片串行配置器电路由Flash型串行配置器U8构成；FPGA复位和配置按键电路由电阻R111、R112、R113、电容C96、二极管D2和按键组成。图12～16中的U7A、U7B、U7C、U7D、U7E共同构成FPGA芯片。

其中图12所示为I/O接口子模块；图13所示为I/O电压和参考电压子模块；图14所示为内核电压和地子模块；图15所示为时钟输入子模块；图16所示为仿真接口子模块。图17所示为FPGA芯片串行配置器电路，图18所示为FPGA复位和配置按键电路。以上电路构成了FPGA芯片工作的最小系统。FPGA芯片的引脚连线主要分为以下5类：

1、连接至FPGA芯片电源和“地”参考端的引脚，该类引脚主要集中于图13、14所示电路模块。

2、连接至FPGA芯片JTAG端口和串行配置器的引脚，该类引脚主要集中于图16、17所示的电路模块，用于FPGA芯片的功能配置和程序引导。

3、连接至FPGA芯片复位电路和配置按键的引脚，该类引脚主要集中于图18所示的电路模块，用于FPGA芯片的复位与配置。

4、连接至高速ADC和高速DAC的引脚，该类引脚主要集中于图12所示电路模块，其中，DA_DATA0、DA_DATA1、DA_DATA2、DA_DATA3、DA_DATA4、DA_DATA5、DA_DATA6、DA_DATA7、DA_DATA8、DA_DATA9、DA_CLK分别连接至FPGA芯片的IO_VB4N0_86、IO_VB4N0_87、IO_VB4N0_88、IO_VB4N0_89、IO_VB4N0_90、IO_VB4N0_92、IO_VB4N0_94、IO_VB4N0_95、IO_VB4N0_96、IO_VB4N0_97、IO_VB4N0_99引脚，用于FPGA芯片控制高速DAC产生驱动信号；AD_DA0、AD_DA1、AD_DA2、AD_DA3、AD_DA4、AD_DA5、AD_DA6、AD_DA7、AD_DA8、AD_DA9、AD_DA10、AD_DA11、AD_CLK、AD_DB0、AD_DB1、AD_DB2、AD_DB3、AD_DB4、AD_DB5、AD_DB6、AD_DB7、AD_DB8、AD_DB9、AD_DB10、AD_DB11分别连接至FPGA芯片的IO_VB4N0_82、IO_VB4N0_81、IO_VB4N0_80、IO_VB4N0_77、IO_VB4N0_76、IO_VB4N1_75、IO_VB4N1_74、IO_VB4N1_72、IO_VB4N1_70、IO_VB4N1_69、IO_VB4N1_68、VREFB4N1、IO_VB4N1_64、IO_VB3N1_105、IO_VB3N1_106、IO_VB3N1_108、IO_VB3N1_110、IO_VB3N1_112、IO_VB3N1_113、IO_VB3N1_114、IO_VB3N1_115、IO_VB3N1_116、IO_VB3N1_118、IO_VB3N1_127、IO_VB3N1_128引脚，用于FPGA芯片控制高速ADC以预定采样频率完成回波信号的采集与转换，并且将转换结果上传至FPGA芯片内部的双口RAM模块。

5、连接至DSP芯片的引脚，该类引脚主要集中于图12所示的电路模块。其中，连接至引脚IO_VB1N0_8的DA_RSTn用于接收DSP芯片发出的开始测量指令，启动高速DAC输出驱动信号；连接至引脚IO_VB1N0_6的RAM_RSTn用于接收DSP芯片发出的复位指令，初始化FPGA芯片片内双口RAM中暂存数据；当FPGA芯片片内双口RAM中存储的高速ADC转换码值达到一定数量后，连接至引脚IO_VB1N1_46的INT2DSP将向DSP芯片发送接受请求信号；连接至引脚IO_VB1N0_5的READ_EN用于检测DSP芯片发出的读取指令，表明DSP芯片已经做好接收数据的准备；连接至引脚CRC_ERROR的READ_CLK用于控制FPGA芯片和DSP芯片之间的数据传递速度；连接至IO_VB1N1_45、IO_VB1N1_44、IO_VB1N1_43、IO_VB1N1_41、IO_VB1N1_40、IO_VB1N1_39、VREFB1N1、IO_VB1N1_35、IO_VB1N1_34、IO_VB1N1_33、IO_VB1N1_31、IO_VB1N1_30引脚的DATA2DSP0、DATA2DSP1、DATA2DSP2、DATA2DSP3、DATA2DSP4、DATA2DSP5、DATA2DSP6、DATA2DSP7、DATA2DSP8、DATA2DSP9、DATA2DSP10、DATA2DSP11，用于将FPGA芯片中暂存的采样数据并行传输至DSP芯片。

图19所示为DSP电路系统，DSP电路系统中，DSP芯片的型号为TMS320F28335；DSP芯片引导模式选择电路由电阻R49、R50、R51、R52、R53、R54、R55和R56组成，见图20；

DSP芯片引脚连线主要分为以下5类：

1、连接至DSP芯片电源和“地”参考端的引脚。

2、连接至DSP芯片JTAG端口的引脚。引脚80、78、87、79、76、77、85、86分别连接至DSP芯片JTAG端口的相应引脚。

3、连接至发射/接收信号通道切换电路的引脚。其中，连接至引脚99、74的OC0、IC0，连接至引脚95、72的OC1、IC1，连接至引脚91、98的OC2、IC2，连接至引脚97、96的OC3、IC3分别对应控制换能器1、2、3、4的发射和接收信号的通道切换。如图1所示，当第一换能器1处于发射状态时，第三换能器1处于接收状态，对应的声道记做通道A；当第二换能器2处于发射状态时，第四换能器4处于接收状态，对应的声道记做通道B；当第三换能器3处于发射状态时，第一换能器1处于接收状态，对应的声道记做通道C；当第四换能器4处于发射状态时，第二换能器2处于接收状态，对应的声道记做通道D，如此循环1次，完成1次超声流量计量。连接至引脚75、73、90、94的NIC0、NIC1、NIC2、NIC3分别对应为IC0、IC1、IC2、IC3的“非”逻辑信号。

4、连接至FPGA芯片的控制和数据传输引脚。其中，连接至引脚152的DA_RSTn，用于启动流量测量，通知FPGA芯片启动外部DAC模块输出驱动信号；连接至引脚153的RAM_RSTn，用于初始化FPGA芯片片内双口RAM的暂存数据；连接至引脚114的INT2DSP，用于通知DSP芯片开始接收FPGA芯片内部存储的高速ADC转换码值；连接至引脚156的READ_EN，用于使能FPGA芯片片内双口RAM的读取，DSP芯片已经完成做好接收数据的准备；连接至引脚158的READ_CLK，用于DSP芯片控制数据转移的速度，为数据传递提供时钟信号；连接至引脚115、116、119、122、、23、124、127、128、129、130、131、132的DATA2DSP0～DATA2DSP11，用于并行接收FPGA芯片中暂存的采样数据。

5、连接至其他功能模块的引脚，例如：连接至引脚10、11、12、13的FRAM_SOMI、FRAM_SIMO、FRAM_CLK，用于和外部铁电存储器之间的数据交换；连接至引脚65、64、63、62的KEY0～KEY3，用于接收外部的按键输入信号；连接至引脚66、67、68的LCD_CS、LCD_CLK、LCD_DI，用于控制外部液晶模块的显示；连接至引脚18、20的SCITXDB、SCIRXDB，用于和上位机之间的串行通讯。

DSP芯片引导模式选择电路通过配置R49和R50，R51和R52，R53和R54以及R55和R56之间的阻值比，即可修改DSP芯片的引导模式。

图21所示为时序控制与信号处理电路功能模块示意图，FPGA芯片采用Top-Down的设计方法，从顶层进行功能划分和结构设计。FPGA芯片的主要功能模块包括：分频模块、ADC控制模块、RAM_2PROT模块、DAC控制模块、ROM模块、延迟模块以及SignalTop模块，各个模块之间采用同步设计方案。其中，分频模块用于将外部输入的20MHz时钟信号调制为输出至高速ADC的5MHz采样时钟；ADC控制模块用于将高速ADC的转换码值搬运至FPGA芯片内部的RAM_2PORT模块；RAM_2PROT模块则用于存放高速ADC转换码值，当高速ADC的转换码值存储达到一定数量后，向DSP芯片发出“请求读取”信号，然后将存储的高速ADC转换码值按照一定的速率传输至DSP芯片；DAC控制模块用于将ROM模块中存储的波形数据搬运至高速DAC，产生相应的激励波形；延迟模块用于控制在激励信号发出之后，必须经过预先设定的延迟时间，才使能RAM_2PORT模块开始存储高速ADC的转换码值，节约存储空间；SignalTop模块则主要用于在程序下载之后，实时观测高速ADC的转换码值，方便程序修改和调试。

DSP芯片内部集成的以下6大功能模块：GPIO模块、中断模块、PWM模块、SCI模块、SPI模块和时钟模块，见图21。DSP芯片通过GPIO模块，并行接收FPGA芯片存储的高速ADC转换码值。此外，DSP芯片的1路GPIO作为地址锁存信号连接至FPGA芯片。DSP芯片在查询到FPGA发出的“请求读取”指令后，使能地址锁存信号，从FPGA芯片内部读取1次高速ADC的转换码值；同时，FPGA芯片内部“读指针”下移1位，重复上述操作，直至FPGA芯片内部存储的数据被全部读取。读取完成以后，DSP芯片向FPGA芯片发送“复位”指令，清除FPGA芯片内部RAM_2PORT空间和延时模块中数据，为下一次测量做准备。另外，通过DSP芯片的GPIO模块，完成按键输入和液晶显示；通过PWM模块，完成流量结果的脉冲输出，便于后期的气体实流标定；通过SCI模块，完成与上位机之间的串行通讯，便于流量结果的存储和分析；通过SPI模块完成与铁电存储器FRAM之间的双向读写，当DSP芯片检测到“掉电复位”时，及时将累积流量和仪表参数等写入FRAM。系统选用外部看门狗防止程序跑飞。此外，外部看门狗还兼有按键复位、上电/掉电复位和低电压监测等功能。

图22所示为电路系统的DSP芯片软件总体框图，软件设计采用了模块化的设计方法。由主监控程序和各个程序模块组成；其中，各个程序模块包括初始化模块、发射/接收信号通道切换模块、与FPGA数据传输模块、中断模块、计算模块、FRAM读写模块、串口通讯模块、脉冲输出模块、按键输入模块以及液晶显示模块。主监控程序是整个系统的总调度程序，通过调动各个程序模块实行系统的各项功能。

图23为电路系统的主监控程序流程图，电路系统上电后主监控程序自动运行。主监控程序的具体操作步骤如下：

(1)电路系统初始化

电路系统上电后，DSP芯片完成各个部分的初始化：包括对DSP芯片的GPIO口进行分配，DSP芯片的内部定时器1的中断初始化，液晶显示模块初始化，从FRAM读写模块中读取累计流量、仪表的各项参数初始化，并且建立4个队列，每个队列由50个数据空位组成，用于存放4个换能器接收到的超声波的传播时间(以下简称传播时间)；每当有一个新的传播时间数据进入时，每个队列首位的数据会被抛掉，新的传播时间数据加在队列尾部。在后面的测量过程中，将根据这4个队列的数据，实时计算出双声道超声波流量计顺流和逆流的平均传播时间。

(2)进入流量检测的循环

电路系统初始化后程序就进入流量检测的循环中。首先DSP芯片通过改变对应GPIO口的输出状态，切换换能器发射与接收通道。切换通道的顺序为：第一换能器1发射第三换能器3接收；第二换能器2发射第四换能器4接收；换能器3发射第一换能器1接收；第四换能器4发射第二换能器2接收。然后再不断地循环以上的切换过程。切换通道后通知FPGA芯片开始测量，DSP芯片需要等待FPGA芯片完成信号接收。

(3)FPGA芯片控制高速DAC和高速ADC，完成信号驱动与回波信号的采集

在切换通道后，DSP芯片向FPGA芯片发送“开始测量”信号。FPGA芯片立即使能内部的延时模块，同时调用FPGA芯片内部的ROM模块中存储的波形数据，传输至驱动信号生成和放大电路；再经由DSP芯片控制的发射/接收信号通道切换电路，输出至直射式双声道结构的第一换能器1、或者第二换能器2、或者第三换能器3、或者第四换能器4，由第一换能器1、或者第二换能器2、或者第三换能器3、或者第四换能器4发出超声波；超声波经过一段渡越时间后，到达对应的接收换能器；由第三换能器3、或者第四换能器4、或者第一换能器1、或者第二换能器2接收超声波，形成回波信号；由DSP芯片控制的发射/接收信号通道切换电路接收由换能器发出的回波信号，并输入至回波信号调理和采集电路；由回波信号调理和采集电路中的高速ADC完成数据转换；FPGA芯片内部的RAM_2PORT模块用于暂存高速ADC的转换码值，当延迟电路确定的延迟时间到达以后，通过拉高设定的DSP芯片的GPIO端口告知DSP芯片信号采集完成。

(4)复制数据

DSP芯片检测到设定的端口的高电平后，将存放在FPGA芯片内部的RAM_2PORT模块中的数据复制到DSP芯片的片内RAM中，供DSP芯片对其进行数字信号处理。

在DSP芯片得知信号采集完成之前，有大约400μs的等待时间。这段时间主要是超声波在声道中传播的时间，以及FPGA芯片接收采集信号的时间。在这段时间内，DSP芯片可以完成液晶显示的更新，以及与上位机之间的通信。并非每次采集信号中都进行液晶显示的更新，以及与上位机之间的通信，而是每秒钟只做一次，这由DSP芯片内部的定时器1的时间标志来控制。即DSP芯片先判断定时器1的时间标志是否为0。如果不为0，则完成这两项任务，然后，将定时器时间标志置为0。如果为0，则不执行。定时器1的时间标志则会在1秒一次的中断服务程序中被置为1。通过定时器1的时间标志，充分利用这段等待时间，提高系统的实时性。

(5)DSP芯片对数据进行处理，计算超声波的传播时间

DSP芯片对复制的数据进行处理，计算每次超声波的传播时间。

接收到的超声波信号波形如图24所示，信号波形类似幅值经过调制的正弦波，有多个波，各个波的峰值先是逐渐增大，然后再逐渐减小，直至衰减为零。首先对采样的信号进行数字滤波，这里采用截止频率为200kHz±180kHz的四阶带通IIR型数字滤波器。回波信号经过滤波后，噪声含量减小。我们将滤波后0流量和640m³/h流量下信号的波形对齐，绘制在同一张图上，如图25所示。可见，这两个流量下的回波信号的形状基本一致，所以，回波信号中每个波的峰值与最大峰幅值的比例也应该基本一致。我们可以利用回波信号的这种特点，准确地找到某一个特征波。首先，在滤波后的回波信号中找到最大峰值A_max，再根据最大峰值设定一个可变的阈值SW(SW＝α·A_max)。其中，α为一个固定值，事先通过统计计算得到。以图25对应的换能器为例，在0～800m³/h流量范围之间，每隔100m³/h取一个流量点，在每个流量点下采集50次回波信号，然后，用MATLAB对其进行分析，计算回波信号中各个峰值与最大峰值的比例。可见，在各个流量下，第5个波与第6个波与最大峰的比值基本上是不变的。第5个波的波峰与最大峰的比值维持在0.39左右，而第6个波的波峰与最大峰的比值则维持在0.53左右。所以，取α为两者的均值，即0.46。用SW去检测回波信号，当回波信号的幅值第一次达到这个阈值时，所对应的波就是要找的特征波。这种确定回波信号中特征波的方法称为可变阈值方法。

通过这种可变阈值方法准确地找到特征波后，就可以以此特征波为依据，来计算所需的过零点。这里采用特征波后的8个过零点，通过这8个点的平均值，计算传播时间，以消除一些随机误差，提高测量精度。按照时间顺序排列，这8个过零点对应的时间分别为：τ₁,τ₂……τ₈。在确定这些过零点对

通过这种可变阈值的过零检测方法准确地找到特征波后，就可以以此特征波为依据来计算所需的过零点。这里采用特征波后的8个过零点，通过这8个点的平均值，计算传播时间。这样可以消除一些随机误差，提高测量精度。这8个过零点代表的时间按照时间顺序排列分别为：τ₁,τ₂……τ₈。在确定过零点时间时，采用线性插值的方法，如图26所示。若第n点的幅值为x(n)，第n+1点的幅值为x(n+1)，且x(n)与x(n+1)数值的极性相反，那么，第n点和第n+1点的之间必有一个过零点，可通过式(5)进行线性插值运算，计算出信号过零点τ_i(i＝1,2,3…8)：

${\mathrm{\τ}}_i=(n+\frac{-x\left(n\right)}{x(n+1)-x\left(n\right)})T_c---\left(5\right)$

式中，T_c为信号采样的周期，因为采样频率是5MHz，这里T_c＝0.2μs，n为第i个过零点对应的点数；x(n)与x(n+1)分别是第n点和第n+1点的幅值。

在超声波气体流量计中，超声波在介质中传播的时间越长，那么，这8个过零点的时间也相应越长。这8个过零点所对应的时间与超声波的传播时间都成线性关系，因此，传播时间T可通过式(6)计算获得：

$T=\frac{1}{8}{\mathrm{\Σ}}_{i=1}^8{\mathrm{\τ}}_i-t^{\′}---\left(6\right)$

式中，τ_i(i＝1,2,3…8)为由式(5)计算获得的过零点时间，t'为一个固定的偏差值，该偏差值可以在零流量的情况下计算出来。

当管道内气体不流动情况下，首先，依据测量声道的长度以及实际声速计算出超声回波的传播时间T₀，然后依据式(5)计算获得此时8个过零点对应的时间τ_0i(i＝1,2,3…8)，最后，通过式(7)计算出改固定偏差值t'。

$t^{\′}=\frac{1}{8}{\mathrm{\Σ}}_{i=1}^8{\mathrm{\τ}}_{0i}-T_0---\left(7\right)$

得到t′后，就可根据式(5)和(6)实时计算出超声波的传播时间。

(6)计算瞬时流量

进行一次步骤(2)～(5)的循环，就可以得到一次超声波从一个换能器到另外一个换能器之间的传播时间。

在步骤(2)中切换不同的发射换能器和接收换能器，这样就可以不断地依次测量出每个声道顺流和逆流信号的传播时间。这样循环4次，就完成了双声道顺流和逆流传播时间的测量，并将这4个传播时间分别放入步骤(1)中所建立的4个队列中。

执行5次这样的测量，计算出双声道顺流和逆流的平均传播时间，并根据这个平均传播时间计算出平均流量，并作为瞬时流量显示。

为了提高系统测量的稳定性，避免极端情况下出现的粗大误差，采用判断“台阶”的方法，即在计算平均流量时，首先将某一个声道对应的传播时间队列里的50个数据取出，存放在另外开辟的数组中，然后，将代表50次测量的传播时间的数据从小到大进行排序。如果这50次测量结果中存在粗大误差，那么，排序后的传播时间值就会出现明显的“台阶”现象，如图27所示。通过判断“台阶”，将数据分成若干段，点数最多的那一段数据即为正确的传播时间数据。以图27为例，“台阶”出现在第5点和第40点，这50个传播时间数据，则被分为3小段：1～4点、5～39点以及40～50点。数据点数最多的5～39段为测量正确的传播时间。然后，将正确的传播时间数据求其均值，即可得到该个通道的平均传播时间t。

计算出4个声道的平均传播时间t₁、t₂、t₃、t₄后，就可以根据式(8)计算出测得瞬时流量Q。

$Q=\frac{{\mathrm{\πD}}^2}{4}\frac{L}{2\cos \mathrm{\θ}}\frac{\mathrm{\Δt}}{t_s{t}_n}=k_f\frac{\mathrm{\Δt}}{t_s{t}_n}---\left(8\right)$

式中，Q为测得瞬时流量，D为管道直径，L为声道长度，θ为声道角(超声波传播路径与管道轴线之间的夹角)的角度，t_s、t_n、Δt分别为顺流传播时间、逆流传播时间以及它们的时间差。k_f是仪表系数。可见，流量Q与成正比。通过标定实验得到k_f。由t₁、t₂、t₃、t₄计算出时间差Δt和t_st_n，分别如式(9)和(10)所示。

$\mathrm{\Δt}=\frac{1}{2}(t_1-t_3+t_2-t_4)---\left(9\right)$

$t_s{t}_n=\frac{1}{2}(t_1{t}_3+t_2{t}_4)---\left(10\right)$

在标定开始时，先初步给定一个仪表系数的初值，标一个流量点(例如，400m³/h左右)，根据测量值与标准值之间的关系，修正仪表系数，得到准确的k_f。

确定k_f后，就可以通过式(5)、(6)、(7)实时计算流量。由于流场分布、声音传播路径变化等因素影响，实际流量与Δt/t_st_n呈非线性关系。为了减小非线性误差，根据实流标定结果对误差进行分段线性修正。在流量30～800m³/h之间选择30、60、80、100、200、300、400、500、600、700、800m³/h这11个流量点进行标定，得到这些流量点的误差，即得到了流量与误差之间的关系曲线。对这一关系曲线进行分段线性化，就可以计算出30～800m³/h之间任一流量点对应的误差，那么，就可以修正测量的流量值。假设测量得到的流量值为Q′，该流量点对应的误差为e(Q′)，那么，修正后的瞬时流量Q为：

Q＝Q′-Q′·e(Q′)        (11)

(7)计算累积流量

在得到修正后的瞬时流量后，由DSP芯片的内部定时器1的中断服务程序计算累积流量，以保证1秒钟累积一次，即定时器中断由DSP芯片内部定时器1产生，周期为1秒；图28为DSP芯片的内部定时器1的中断服务程序流程图。定时器中断服务程序首先读取主监控程序计算的瞬时流量结果，并累加得到累积流量；再根据瞬时流量的值更新脉冲输出模块的参数，输出一定频率的脉冲，表示测得的瞬时流量；然后，将定时器时间标志置为1，以便在主监控程序中更新液晶显示以及进行上位机通信。

Claims (7)

1.一种基于FPGA和DSP的气体超声流量计变送器，其特征在于：由气体超声换能器和传感器单元、发射/接收信号通道切换电路、驱动信号生成和放大电路、回波信号调理与采集电路、时序控制与信号处理电路、人机接口、串口通讯和电源管理模块组成；

所述气体超声换能器和传感器单元由四个换能器、压力传感器和温度传感器组成，所述四个换能器、压力传感器和温度传感器分别固定在输送气体的管道上；每个换能器既为发射换能器，又为接收换能器；

所述发射/接收信号通道切换电路由激励选通电路、变压器放大电路和四个回波选通电路单元组成；四个回波选通电路单元为相同结构的电路单元，且分别与四个换能器对应连接；

所述驱动信号生成和放大电路由高速DAC信号产生与输出电路，驱动信号电压放大和功率放大电路组成；

所述回波信号调理与采集电路由电压放大电路、带通滤波器电路、自增益控制电路、单端信号转差分信号电路、偏置电路和高速ADC信号采集与转换电路组成；

所述时序控制与信号处理电路由FPGA电路系统和DSP电路系统组成，其中，FPGA电路系统主要由FPGA芯片、FPGA芯片串行配置器电路，以及FPGA芯片复位和配置按键电路组成；DSP电路系统主要由DSP芯片和DSP芯片引导模式选择电路组成；

所述FPGA芯片用于暂存驱动信号生成和放大电路传送来的转换码值，当确定了延迟时间，并传输至DSP芯片；所述DSP芯片为主控芯片，负责数字信号处理以及人机交互、串口通讯，并且与FPGA电路系统配合完成整个系统的时序控制；由DSP芯片采用数字滤波消除信号中混杂的噪声，采用跟踪回波信号最大峰值的可变阈值过零检测方法，计算超声回波的传播时间，进而获得气体流量。

2.根据权利要求1所述的一种基于FPGA和DSP的气体超声流量计变送器，其特征在于：所述高速DAC信号产生与输出电路由双路差分线路驱动器U2、电阻R2、R9、R5、R7、R10、R12、R14、R16、R18、R20、R22、R24、R25、电容C11、C12、C13、C14、C18、C20和C21组成；高速DAC信号产生与输出电路将经过抑制反射和振荡的高速电流信号输出；

所述驱动信号电压放大和功率放大电路由低噪声高速运放U1、电阻R13、R14、R15、R16、R17、R22、R27、R28、R29、R30、R31、R32、R33、R35、R44、电容C25和C26组成；

双路差分线路驱动器U2实现两路输出，进一步增强了功率放大能力；经过电压放大和功率放大的驱动信号最终向下级传输。

3.根据权利要求1所述的一种基于FPGA和DSP的气体超声流量计变送器，其特征在于：所述激励选通电路包括四个双极性运放U3A、U3B、U3C和U3D；所述变压器放大电路由变压器T1、T2、T3和T4组成，且匝比均为1:10；所述回波选通电路由双路低阻抗单刀单掷开关U4、电阻R47、R48、R49和R50组成；

每个回波选通电路单元由双路低阻抗单刀单掷开关U4、电阻R47、R48、R49和R50组成，双路低阻抗单刀单掷开关U4的IC1端口和NIC1端口为DSP输出的一个换能器的选通信号和关断信号；当IC1置高时，选通S1和D1，即将COM1接入后续的回波信号调理和采集电路；其中的JUMP1为调试端口；电阻R48、R49、R50为下拉电阻；被选通的回波信号经由电阻R47输出至后续电路。

4.根据权利要求1所述的一种基于FPGA和DSP的气体超声流量计变送器，其特征在于：所述回波信号调理与采集电路中，

所述电压放大电路由低噪声高速运放U10、电容C98、C100、电阻R59、R63、R64、R77、R81、R78、R83组成，其中电阻R77、R81和低噪声高速运放U10构成反相放大电路；其中电阻R78、R83和低噪声高速运放U10构成同相放大电路；

所述带通滤波器电路由4阶连续时间有源滤波器U8、电阻R60、R62、R66、R67、R71、R72、R74和R75组成；通过改变外围电容C99、电阻R57、R60、R65、R66、R71、R74、R62、R67、R72和R75即可改变该滤波器的中心频率、带宽、品质因数和增益参数；通过电阻R65将经过前端调理的回波信号引入该滤波器，电阻R57和电容C99共同构成高通滤波器；

所述自增益控制电路由高增益宽范围可调增益放大器U9、低功耗宽范围运放U12、低噪声高速运放U7、电阻R55、R56、R76和R68组成；U7及其外围电阻R55、R56构成同相放大器；电阻R76为下拉电阻，电阻R68为0ohm连接电阻；回波信号的自增益通过U9和U10及其外围分立器件搭建的负反馈结构实现；

所述单端信号转差分信号电路由低失真差分ADC驱动器U13、电阻R95、R96、R94、R93、R100、R98、R102、R104、电容C105、C111组成，其中电阻R95、R96、C105、R94、R93和电阻R100、R98、C111、R102、R104保持对称，其中电阻R94、C105和R102、C111分别构成一阶低通滤波；Vocm为共模输入电压；

所述偏置电路由普通低噪声运放U15、电阻R99和R101组成；

所述高速ADC信号采集和转换电路由高速ADC芯片U1、电阻R1、R27、R28、R29、R35、R37、R48、电容C15、C16、C17、C19、C22、C23、C24、C25组成；

所述回波信号调理与采集电路将ADC驱动器U13的转换结果输出至所述时序控制与信号处理电路中的FPGA电路系统。

5.根据权利要求1所述的一种基于FPGA和DSP的气体超声流量计变送器，其特征在于：所述时序控制与信号处理电路中，

所述FPGA电路系统中，FPGA芯片的型号为EP2C8Q208C8N；FPGA芯片串行配置器电路由Flash型串行配置器U8构成；FPGA复位和配置按键电路由电阻R111、R112、R113、电容C96、二极管D2和按键组成；FPGA芯片由U7A、U7B、U7C、U7D、U7E共同构成；

所述DSP电路系统中，DSP芯片的型号为TMS320F28335；DSP芯片引导模式选择电路由电阻R49、R50、R51、R52、R53、R54、R55和R56组成；

工作时，DSP芯片向FPGA芯片发送“开始测量”的信号，FPGA芯片立即使能部的延时电路，同时调用FPGA芯片中存储的波形数据，传输至驱动信号生成和放大电路，再经由DSP芯片控制的发射/接收信号通道切换电路输出至所述四个换能器，形成超声回波信号；由DSP芯片控制的所述发射/接收信号通道切换电路接收由四个换能器发出的超声回波信号，并输入至回波信号调理和采集电路，由回波信号调理和采集电路中的高速ADC完成数据转换。

6.基于FPGA和DSP的气体超声流量计变送器的控制方法，其特征在于：由主监控程序和各个程序模块组成；所述主监控程序为总调度程序，所述各个程序模块为初始化模块、看门狗模块、铁电读写模块、通道切换模块、通信模块、与FPGA数据传输模块、脉冲输出模块、中断模块、计算模块和显示模块；主监控程序通过调动各个程序模块实行所述气体超声流量计变送器的各项功能；

主监控程序的具体操作步骤如下：

(1)电路系统初始化

电路系统上电后，DSP芯片完成各个部分的初始化：包括对DSP芯片的GPIO口进行分配，DSP芯片的内部定时器1的中断初始化，液晶显示模块初始化，从FRAM读写模块中读取累计流量、仪表的各项参数初始化，并且建立4个队列，每个队列由50个数据空位组成，用于存放4个换能器接收到的超声波的传播时间(以下简称传播时间)；每当有一个新的传播时间数据进入时，每个队列首位的数据会被抛掉，新的传播时间数据加在队列尾部。在后面的测量过程中，将根据这4个队列的数据，实时计算出双声道超声波流量计顺流和逆流的平均传播时间；

(2)进入流量检测的循环

电路系统初始化后程序就进入流量检测的循环中；首先DSP芯片通过改变对应GPIO口的输出状态，切换换能器发射与接收通道。切换通道的顺序为：第一换能器1发射第三换能器3接收；第二换能器2发射第四换能器4接收；第三换能器3发射第一换能器1接收；第四换能器4发射第二换能器2接收；然后再不断地循环以上的切换过程；切换通道后通知FPGA芯片开始测量，DSP芯片需要等待FPGA芯片完成信号接收；

(3)等待FPGA芯片控制高速DAC和高速ADC完成信号驱动与回波信号的采集

DSP芯片向FPGA芯片发送“开始测量”信号，FPGA芯片立即使能内部的延时模块，同时调用FPGA芯片内部的ROM模块中存储的波形数据，传输至驱动信号生成和放大电路；再经由DSP芯片控制的发射/接收信号通道切换电路，输出至直射式双声道结构的第一换能器1、或者第二换能器2、或者第三换能器3、或者第四换能器4，由第一换能器1、或者第二换能器2、或者第三换能器3、或者第四换能器4发出超声波；超声波经过一段渡越时间后，到达对应的接收换能器；由第三换能器3、或者第四换能器4、或者第一换能器1、或者第二换能器2接收超声波，形成回波信号；由DSP芯片控制的发射/接收信号通道切换电路接收由换能器发出的回波信号，并输入至回波信号调理和采集电路；由回波信号调理和采集电路中的高速ADC完成数据转换；FPGA芯片内部的RAM_2PORT模块用于暂存高速ADC的转换码值，当延迟电路确定的延迟时间到达以后，通过拉高设定的DSP芯片的GPIO端口告知DSP芯片信号采集完成；

(4)复制数据

DSP芯片检测到设定的端口的高电平后，将存放在FPGA芯片内部的RAM_2PORT模块中的数据复制到DSP芯片的片内RAM中，供DSP芯片对其进行数字信号处理；

(5)DSP芯片对数据进行处理，计算超声波的传播时间

DSP芯片对复制的数据进行处理，计算每次超声波的传播时间T为：

$T=\frac{1}{8}{\mathrm{\Σ}}_{i=1}^8{\mathrm{\τ}}_i-t^{\′}---\left(6\right)$

式中，τ_i(i＝1,2,3…8)为过零点时间，t'为一个固定的偏差值，该偏差值为零流量的情况下计算得到；

(6)计算瞬时流量

进行一次步骤(2)～(5)的循环，就可以得到一次超声波从一个换能器到另外一个换能器之间的传播时间；

在步骤(2)中切换不同的发射换能器和接收换能器，这样就可以不断地依次测量出每个声道顺流和逆流信号的传播时间；这样循环4次，就完成了双声道顺流和逆流传播时间的测量，并将这4个传播时间分别放入步骤(1)中所建立的4个队列中；

执行5次这样的测量，计算出双声道顺流和逆流的平均传播时间，并根据这个平均传播时间计算出平均流量，并作为瞬时流量显示；

瞬时流量的计算式为：

$Q=\frac{\mathrm{\π}{D}^2}{4}\frac{L}{2\cos \mathrm{\θ}}\frac{\mathrm{\Δt}}{t_s{t}_n}=k_f\frac{\mathrm{\Δt}}{t_s{t}_n}---\left(8\right)$

式中，Q为测得瞬时流量，D为管道直径，L为声道长度，θ为声道角的角度，所述声道角为超声波传播路径与管道轴线之间的夹角；t_s、t_n、Δt分别为顺流传播时间、逆流传播时间以及它们的时间差，k_f是仪表系数；

再通过修正操作，得到修正后的瞬时流量；

(7)计算累积流量

在得到修正后的瞬时流量后，由DSP芯片的内部定时器1的中断服务程序计算累积流量，以保证1秒钟累积一次，即定时器中断由DSP芯片内部定时器1产生，周期为1秒；定时器中断服务程序首先读取主监控程序计算的瞬时流量结果，并累加得到累积流量；再根据瞬时流量的值更新脉冲输出模块的参数，输出一定频率的脉冲，表示测得的瞬时流量；然后，将定时器时间标志置为1，以便在主监控程序中更新液晶显示以及进行上位机通信。

7.根据权利要求6所述的基于FPGA和DSP的气体超声流量计变送器的控制方法，其特征在于：

FPGA芯片的片内逻辑和存储资源设有7大功能模块，分别为分频模块、ADC控制模块、RAM_2PROT模块、DAC控制模块、ROM模块、延迟模块和SignalTop模块；其中，分频模块用于将外部输入的20MHz时钟信号调制为输出至高速ADC的5MHz采样时钟；ADC控制模块用于将高速ADC的转换码值搬运至FPGA芯片内部的RAM_2PORT模块；RAM_2PROT模块则用于存放高速ADC转换码值，当高速ADC的转换码值存储达到一定数量后，向DSP芯片发出“请求读取”信号，然后将存储的高速ADC转换码值按照一定的速率传输至DSP芯片；DAC控制模块用于将ROM模块中存储的波形数据搬运至高速DAC，产生相应的激励波形；延迟模块用于控制在激励信号发出之后，必须经过预先设定的延迟时间，才使能RAM_2PORT模块开始存储高速ADC的转换码值，节约存储空间；SignalTop模块则主要用于在程序下载之后，实时观测高速ADC的转换码值，方便程序修改和调试；DSP芯片通过GPIO模块，并行接收FPGA芯片存储的高速ADC转换码值；此外，DSP芯片的1路GPIO作为地址锁存信号连接至FPGA芯片；DSP芯片在查询到FPGA发出的“请求读取”指令后，使能地址锁存信号，从FPGA芯片内部读取1次高速ADC的转换码值；同时，FPGA芯片内部“读指针”下移1位，重复上述操作，直至FPGA芯片内部存储的数据被全部读取；读取完成以后，DSP芯片向FPGA芯片发送“复位”指令，清除FPGA芯片内部RAM_2PORT空间和延时模块中数据，为下一次测量做准备；另外，通过DSP芯片的GPIO模块，完成按键输入和液晶显示；通过PWM模块，完成流量结果的脉冲输出，便于后期的气体实流标定；通过SCI模块，完成与上位机之间的串行通讯，便于流量结果的存储和分析；通过SPI模块完成与铁电存储器FRAM之间的双向读写，当DSP芯片检测到“掉电复位”时，及时将累积流量和仪表参数等写入FRAM；系统选用外部看门狗防止程序跑飞；此外，外部看门狗还兼有按键复位、上电/掉电复位和低电压监测功能。