CN106840290B - 一种高精度四声道气体超声波流量变送器 - Google Patents

Abstract

一种高精度四声道气体超声波流量变送器，由发射/接收信号通道切换电路、两路驱动信号生成和放大电路、两路回波信号调理与采集电路、FPGA最小系统、DSP最小系统、人机接口、串口通讯、电源管理模块以及FPGA软件和DSP软件组成，采用同时激励两路换能器和同时接收两路回波信号的双发双收模式、采用八路换能器激励与八路回波信号数字信号处理相分离模式。

Description

一种高精度四声道气体超声波流量变送器

技术领域

本发明涉及流量测量领域，为一种气体超声波流量变送器，特别是一种采用同时激励两路换能器和同时接收两路回波信号的双发双收模式、采用八路换能器激励与八路回波信号数字信号处理相分离模式的四声道气体超声波流量变送器。

背景技术

气体超声波流量计(又称气体超声流量计)具有测量精度高、无压损、量程比大、适用于大口径等优点而被广泛地应用于天然气流量测量领域。气体超声波流量计由一次仪表和二次仪表组成，一次仪表包括气体超声波换能器、流量管和安装部件。二次仪表(又称变送器)包括驱动信号生成和调理部分、回波信号调理和数字处理部分、人机交互部分和软件。

合肥工业大学研制了双声道气体超声波流量计(徐科军，方敏，汪伟，朱文姣，沈子文。一种基于FPGA和DSP的气体超声流量计，申请中国发明专利，公开号CN104697593A，申请日2015.06.10)。双声道气体超声波流量计由一次仪表和二次仪表组成，一次仪表包括气体超声换能器和传感器单元；二次仪表包括发射/接收信号通道切换电路、驱动信号生成与放大电路、回波信号调理与采集电路、FPGA最小系统、DSP最小系统、人机接口、串口通讯、电源管理模块以及FPGA和DSP的软件。其特征如下：

(1)一次仪表由四个换能器A、B、C、D、压力传感器和温度传感器组成，四个换能器成X型分布方式，即形成两个对射式(又称直射式)的声道，换能器A和B组成一个声道，换能器C和D组成另外一个声道。

(2)采用单发单收的工作模式，其工作过程为：换能器A作为发射换能器，发射超声波信号，换能器B作为接收换能器，接收超声波信号并产生回波信号；DSP对接收到的回波信号进行数字信号处理；处理完成后，再开始激励下一个换能器和处理下一路回波信号。在一次测量周期中依次激励四个换能器和处理四路回波信号。这样，在整个测量过程中数字信号处理耗时较长，因此，每个通道的激励时刻也间隔时间较长。当流体流速变化较快时，在一个测量周期内，不同声道间测得的气体流量线速度会存在偏差，导致采用线速度加权去求得平均面速度时存在误差。

(3)发射信号通道切换电路包括四路驱动信号选通电路。驱动信号选通电路位于变压放大电路之前，并采用MOSFET(金属氧化物半导体场效应晶体管)对驱动信号进行选通，其通道切换控制信号与驱动信号采用共地接法，没有进行隔离。在MOSFET关断的情况下，漏极和源极之间并非完全断开，而是存在一个大电阻，因此，仍然会有一定的漏电流流过。由于驱动信号放大电路与4路驱动信号选通电路同时相连，因此，当某一通道被选通工作时，激励信号会通过漏电流而影响到其它通道。

发明内容

为了提高仪表的测量精度，增强系统的抗干扰能力，本发明提供了一种高精度四声道气体超声波流量变送器。

一种高精度四声道气体超声波流量计由一次仪表和二次仪表(又称变送器)组成。

所述一次仪表由八个气体超声换能器、流量管和安装部件组成。所述八个气体超声换能器分别固定在流量管上；每个换能器既可作为发射换能器，又可作为接收换能器。

所述二次仪表由两路驱动信号生成与放大电路、两路回波信号调理与采集电路、DSP(数字信号处理器)最小系统、FPGA(现场可编程门阵列)最小系统、发射/接收信号通道切换电路、电源管理模块、人机接口、串口通讯模块以及FPGA软件和DSP软件组成。

所述驱动信号生成与放大电路由高速DAC(数模转换器)转换电路、驱动信号电压放大电路、功率放大电路和变压器放大电路组成。

所述回波信号调理与采集电路由电压放大电路、带通滤波电路、自增益放大电路、单端转差分电路和高速ADC(模数转换器)转换电路组成。

所述发射/接收信号通道切换电路由驱动信号选通电路和回波信号选通电路组成。

所述DSP最小系统由DSP芯片TMS320F28335、时钟电路、外部看门狗和FRAM(铁电存储器)组成。

所述FPGA最小系统由FPGA芯片EP4CE10E22C8N、FPGA芯片串行配置器电路FLASHEPCS4、FPGA芯片复位电路和时钟电路组成。

所述FPGA芯片用于暂存回波信号调理与采集电路传送来的转换码值，当延迟时间到达后，传输至DSP芯片；所述DSP芯片为主控芯片，负责数字信号处理以及人机交互、串口通讯，并且与FPGA配合完成整个系统的时序控制；DSP芯片采用零相位滤波消除信号中混杂的噪声，采用跟踪回波信号最大峰值的可变阈值过零检测方法，提取特征波，计算超声回波的传播时间，进而获得气体流量。

所述FPGA软件包括分频模块、ADC控制模块、RAM_2PROT模块、DAC控制模块、ROM模块、延迟模块、判稳模块以及通道切换模块。

所述DSP软件由主监控程序和各个子程序模块组成。所述主监控程序为总调度程序，所述各个子程序模块为初始化模块、看门狗模块、FRAM读写模块、串口通信模块、数据传输模块、脉冲输出模块、中断模块、计算模块和液晶显示模块；主监控程序通过调用各个子程序模块实现所述气体超声流量计的各项功能。

主监控程序的具体操作步骤如下：

(1)电路系统初始化

系统上电后，DSP执行初始化程序，包括外设配置和变量定义。外设配置包括对DSP的GPIO(通用输入输出)口资源的分配和设置、SCI(串行通信接口)通信模块的配置、液晶显示的初始化、ePWM(增强型脉冲宽度调制)的初始化、定时器配置、中断向量表的配置和中断使能等。在变量定义环节中，定义流量计算需要的阈值、声道长度、声速、修正系数等参数。并且建立8个队列，每个队列由50个数据位组成，用于存放8个换能器接收到的超声波的传播时间(以下简称传播时间)；每当有一个新的传播时间数据进入时，每个队列首位的数据会被丢弃，新的传播时间数据加在队列的尾部。在后面的测量过程中，将根据这8个队列的数据，实时计算出四声道超声波流量计顺流和逆流的平均传播时间。

(2)等待FPGA芯片存储八路回波信号

DSP芯片向FPGA芯片发送“开始测量”信号。FPGA芯片立即使能内部的延时模块，并由DAC控制模块读取ROM模块中存储的激励信号的波形数据，传输至两路驱动信号生成和放大电路；再经由FPGA芯片控制的发射/接收信号通道切换电路，输出至直射式四声道结构的换能器A和换能器C、或者换能器B和换能器D、或者换能器E和换能器G、或者换能器F和换能器H，由换能器A和换能器C、或者换能器B和换能器D、或者换能器E和换能器G、或者换能器F和换能器H发出两路超声波；超声波经过一段渡越时间后，到达对应的接收换能器；由换能器E和换能器G、或者换能器F和换能器H、或者换能器A和换能器C、或者换能器B和换能器D接收超声波，形成两路回波信号；由FPGA芯片控制的发射/接收信号通道切换电路接收由换能器发出的回波信号，并输入至两路回波信号调理和采集电路；由回波信号调理和采集电路中的高速ADC完成数据转换；并将高速ADC的转换码值存放于FPGA芯片内部的RAM_2PORT(又称双口RAM)模块。

将上述过程重复4次；在每次重复时，FPGA通过改变I/O(输入/输出)口的输出状态，按顺序切换不同的发射换能器和接收换能器，切换顺序为：换能器A和换能器C发射，换能器E和换能器G接收；换能器E和换能器G发射，换能器A和换能器C接收；换能器B和换能器D发射，换能器F和换能器H接收；换能器F和换能器H发射，换能器B和换能器D接收。重复4次后，就得到了8路回波信号，并按照回波信号接收的顺序，将回波信号存储至FPGA芯片内部的RAM_2PORT模块。当延时时间到达后，通过拉高设定的DSP芯片的GPIO口告知DSP芯片可以开始读取数据。这就是所述的八路换能器激励与八路回波信号数字信号处理相分离的模式。

(3)复制数据

DSP芯片检测到设定的GPIO口的高电平后，首先将存放在FPGA芯片内部的RAM_2PORT模块中的一路回波信号数据复制到DSP芯片的片内RAM(随机存取存储器)中，DSP芯片对其进行数字信号处理。

(4)DSP芯片对数据进行处理，计算超声波的传播时间。

DSP芯片首先对回波信号进行带通滤波，再对滤波后的回波信号进行幅值归一化处理，寻找到相应的特征波，再找到特征波之后的8个过零点。超声波的传播时间T可通过式(1)求得：

式中，τ_i(i＝1,2,3…8)为过零点时间，t'为一个固定的偏差值。在零流量的情况下计算得到该偏差值。

(5)计算瞬时流量

将步骤(3)～(4)重复8次，就完成了四声道顺流和逆流传播时间的测量，并将这8个传播时间分别放入步骤(1)中所建立的8个队列中。

执行5次这样的测量，计算出四声道顺流和逆流的平均传播时间t₁、t₂、t₃、t₄、t₅、t₆、t₇、t₈后。声道1和声道4的瞬时流量Q₁可由式(2)求得，声道2和声道3得到的瞬时流量Q₂可由式(3)求得。

式中，L₁为声道1和声道4的声道长度，L₂为声道2和声道3的声道长度，θ₁为声道1和声道4的声道角的角度，θ₂为声道2和声道3的声道角的角度，所述声道角为超声波传播路径与管道轴线之间的夹角。D为管道直径。φ为线速度到面速度的转换参数，通过标定实验得到。

在计算仪表的瞬时流量时,Q₁所占比重为0.2764，Q₂所占比重为0.7236。瞬时流量Q的计算公式为

Q＝0.2764×Q₁+0.7236×Q₂ (4)

(6)计算累积流量

在得到瞬时流量后，由DSP芯片的内部定时器1的中断服务程序计算累积流量，每隔1秒钟累积一次；定时器中断服务程序首先读取主监控程序计算的瞬时流量结果，并累加得到累积流量；再根据瞬时流量的值更新脉冲输出模块的参数，输出一定频率的脉冲，表示测得的瞬时流量；然后，将定时器时间标志置为1，以便在主监控程序中更新液晶显示以及进行上位机通信。

本发明的有益技术效果是：在双声道气体超声波流量计的基础上，采用双发双收、激励换能器和回波信号处理分离的模式，实现了四声道气体超声波流量计两路换能器的同时激励和两路回波信号的同时采集，缩短了各个通道间的激励时刻，提高了系统的实时性和测量精度，符合工业现场应用的需求。

附图说明

图1是一种高精度四声道气体超声波流量计声道分布示意图。

图2是一种高精度四声道气体超声波流量变送器硬件框图。

图3是驱动信号生成与放大电路图。

图4是驱动信号选通电路图。

图5是回波信号选通电路图。

图6是回波信号调理和采集电路图。

图7是FPGA芯片(EP4CE10E22C8N)I/O(输入/输出)口子模块图。

图8是FPGA芯片(EP4CE10E22C8N)内核电压和I/O口电压电路子模块图。

图9是FPGA芯片(EP4CE10E22C8N)地子模块图。

图10是FPGA芯片(EP4CE10E22C8N)仿真接口子模块图。

图11是FPGA芯片(EP4CE10E22C8N)锁相环电压电路子模块图。

图12是FPGA芯片(EP4CE10E22C8N)时钟输入子模块图。

图13是FPGA芯片串行配置电路图。

图14是FPGA芯片复位电路图。

图15是DSP芯片电路图。

图16是DSP芯片引导模式选择电路图。

图17是FPGA软件组成图。

图18是DSP软件组成图。

图19是变送器系统软件流程图。

图20是主监控程序流程图。

图21是回波信号波形图。

图22是不同流量下回波信号波形图。

图23是线性插值求取过零点示意图。

图24是台阶法示意图。

图25是定时器中断服务程序流程图。

具体实施方式

参见图1，本发明的一次仪表由八个气体超声换能器、流量管和安装部件组成。所述八个气体超声换能器分别为换能器A、换能器B、换能器C、换能器D、换能器E、换能器F、换能器G和换能器H，每个换能器既作为发射换能器，又作为接收换能器。所述八个超声换能器形成四个声道，分别是换能器A与换能器E(记为声道1)、换能器B与换能器F(记为声道2)、换能器C与换能器G(记为声道3)、换能器D与换能器H(记为声道4)，所述声道1和声道4的声道长度较短，所述声道2和声道3的声道长度较长。

参见图2，本发明的二次仪表硬件系统由发射/接收信号通道切换电路、驱动信号生成和放大电路、回波信号调理与采集电路、DSP最小系统、FPGA最小系统、人机接口、串口通信和电源管理模块组成。

所述发射/接收信号通道切换电路由驱动信号选通电路和回波信号选通电路组成。其中，驱动信号选通电路根据FPGA给出的控制信号选通对应的发射换能器，回波信号选通电路根据FPGA给出的控制信号选通对应的接收换能器。

所述驱动信号生成和放大电路由高速DAC转换电路，驱动信号电压放大电路、功率放大电路和变压器放大电路组成。驱动信号生成与放大电路实现驱动信号的数模转换、电压放大、功率放大和变压器隔离放大。

所述回波信号调理与采集电路由电压放大电路、带通滤波电路、自增益放大电路、单端转差分电路、高速ADC转换电路组成。回波信号调理与采集电路实现回波信号的电压放大、带通滤波、自增益放大、单端转差分和模数转换。

所述DSP最小系统由TMS320F28335DSP芯片、时钟电路、外部看门狗和FRAM(铁电存储器)组成。DSP最小系统主要负责数字信号处理和传播时间的计算。

所述FPGA最小系统由EP4CE10E22C8NFPGA FPGA芯片、FPGA芯片串行配置器电路FLASH EPCS4、FPGA芯片复位电路和时钟电路组成。FPGA最小系统主要负责系统的时序控制和信号交互。

本发明的电路系统按功能分为模拟板和数字板，模拟板包括发射/接收信号通道切换电路、驱动信号生成与放大电路中的电压放大电路、功率放大电路、变压器放大电路、回波信号调理与采集电路中的电压放大电路、带通滤波电路、自增益放大电路、单端转差分电路，以及电源管理模块；数字板包括驱动信号生成与放大电路中的高速DAC转换电路、回波信号调理与采集电路中的高速ADC转换电路、FPGA最小系统、DSP最小系统。

图3为驱动信号生成与放大电路，由高速DAC转换电路、电压放大电路、功率放大电路和变压器放大电路组成。高速DAC电路将FPGA输出的数字信号转换为模拟信号；电压放大电路对DAC输出的信号进行I/V(电流/电压)转换并将转换得到的电压信号放大6.1倍；功率放大电路将上级输出信号的电压幅值同相放大2倍，同时，极大地提高了上级输出信号的电流输出能力；变压器放大电路将上级输出信号电压放大10倍。

图4为换能器A的驱动信号选通电路，由SW1、W1、R145、R153、R149、TP10、D26和D22组成。SW1为固态继电器，其触发LED(发光二极管)的正向电流最大仅需2mA，输入侧端子间电容为40pf，动作时间仅为0.1ms。W1为换能器A的连接端。I/O1为FPGA输出的换能器A的选通信号。DRIVE1为驱动信号生成与放大电路的输出信号。R145为换能器两端并联电阻。R153为固态继电器控制端的限流电阻。R149为固态继电器高压侧的限流电阻。D26和D22为回波信号输出双向钳位二极管，防止回波信号选通电路被高压击穿。TP10为测试点。采用继电器选通驱动信号减少了通道间的串扰。换能器B、C、D、E、F、G、H的驱动信号选通电路与换能器A的驱动信号选通电路类似。

图5为回波信号选通电路，由4个低阻抗单刀单掷开关U26、U27、U28、U29，下拉电阻R174、R175、R179、R180、R184、R185、R189和R190和连接电阻R172、R173、R176、R177、R178、R181、R182、R183、R186、R187和R188组成。当换能器A、换能器B、换能器C、换能器D、换能器E、换能器F、换能器G和换能器H作为接收换能器时，COM1、COM2、COM3、COM4、COM5、COM6、COM7和COM8分别为该换能器的回波信号的输入端。IC_A、IC_B、IC_C、IC_D、IC_E、IC_F、IC_G和IC_H分别是FPGA输出的回波选通信号。R181断开时，可做双发双收模式；R181焊上时，可做单发单收模式。

图6为回波信号调理和采集电路，由电压放大电路、带通滤波电路、自增益放大电路、单端转差分电路和高速ADC转换电路组成。经过回波信号选通电路的回波信号输入到电压放大电路，同向放大11倍；电压放大电路的输出信号输入至带通滤波电路，进行4阶带通滤波；带通滤波电路的输出信号输入至自增益放大电路，对回波信号的幅值进行自增益控制；自增益放大电路的输出信号输入至单端转差分电路，形成两路差分信号，输入至高速ADC转换电路，高速ADC转换电路将模拟信号转换为数字信号。

图7为FPGA芯片I/O口子模块。其中，FPGA芯片的IO105、IO106、IO110、IO111、IO112、IO113、IO114、IO115、IO119、IO120、IO121引脚分别连接至高速DAC转换电路中的DAC芯片的DA_DATA0、DA_DATA1、DA_DATA2、DA_DATA3、DA_DATA4、DA_DATA5、DA_DATA6、DA_DATA7、DA_DATA8、DA_DATA9、DA_CLK引脚，用于控制高速DAC产生驱动信号；FPGA芯片的IO104、IO103、IO101、IO100、IO99、IO98、IO87、IO86、IO85、IO84、IO83、IO80、IO77、IO76、IO75、IO74、IO73、IO_72、IO71、IO70、IO69、IO68、IO67、IO66、IO65引脚分别连接至高速ADC转换电路中的ADC芯片的AD_DA0、AD_DA1、AD_DA2、AD_DA3、AD_DA4、AD_DA5、AD_DA6、AD_DA7、AD_DA8、AD_DA9、AD_DA10、AD_DA11、AD_DB0、AD_DB1、AD_DB2、AD_DB3、AD_DB4、AD_DB5、AD_DB6、AD_DB7、AD_DB8、AD_DB9、AD_DB10、AD_DB11、AD_CLK引脚，用于控制高速ADC以预定采样频率完成回波信号的采集与转换，并且将转换结果上传至FPGA芯片内部的RAM_2PROT模块。FPGA引脚IO34连接至DSP的START引脚，用于接收DSP芯片发出的开始测量指令，启动高速DAC输出驱动信号；FPGA的IO64引脚连接至DSP的INT2DSP引脚，用于当FPGA芯片片内双口RAM中存储的高速ADC转换码值达到一定数量后，向DSP芯片发送接受请求信号；FPGA的IO32引脚连接至DSP的READ_EN引脚，用于检测DSP芯片发出的读取指令；FPGA的IO28引脚连接至DSP的READ_CLK引脚，用于控制FPGA芯片和DSP芯片之间的数据传递速度；FPGA的IO60、IO59、IO58、IO55、IO54、IO53、IO52、IO51、IO50、IO49、IO46、IO44引脚分别连接至DSP的DATA2DSP0、DATA2DSP1、DATA2DSP2、DATA2DSP3、DATA2DSP4、DATA2DSP5、DATA2DSP6、DATA2DSP7、DATA2DSP8、DATA2DSP9、DATA2DSP10、DATA2DSP11，用于将FPGA芯片中暂存的采样数据并行传输至DSP芯片。FPGA芯片的IO144、IO143、IO142、IO141、IO138、IO137、IO136、IO135引脚分别连接至回波信号选通电路的EHCO_switch1、EHCO_switch2、EHCO_switch3、EHCO_switch4、EHCO_switch5、EHCO_switch6、EHCO_switch7、EHCO_switch8端口，用于控制8路回波信号选通电路；FPGA芯片的IO133、IO132、IO129、IO128、IO127、IO126、IO125、IO124引脚连接至驱动信号选通电路的DRIVE_switch1、DRIVE_switch2、DRIVE_switch3、DRIVE_switch4、DRIVE_switch5、DRIVE_switch6、DRIVE_switch7、DRIVE_switch8端口，用于控制8路驱动信号选通电路。

图8为FPGA芯片内核电压和I/O口电压子模块。其中+3.3V电源连接至FPGA引脚17、26、40、47、56、62、81、93、117、122、130、139，为FPGA的I/O口提供工作电压；+1.2V连接至FPGA引脚5、29、45、61、78、102、116、134，为FPGA内核提供工作电压。

图9为FPGA芯片地子模块。其中引脚4、19、22、27、41、57、63、48、79、82、95、118、123、131、140与参考地平面连接。

图10为FPGA芯片仿真接口子模块，由U7A、R120、R119、R122、R118、R250、R251、R252、R253、R254、R255组成。其中，U7A的引脚18、16、20、15连接至JTAG接口，引脚12、13连接至串行配置器，引脚14、92、13、12、21连接至AS接口，引脚94、96、97用于配置FPGA工作模式，R120、R119、R122、R118为下拉电阻，R250、R251、R252、R253、R254、R255用于设置引脚94、96、97的端口电平。

图11为FPGA芯片锁相环电压子模块。其中+1.2V电源连接至FPGA引脚37、109，为数字锁相环提供电压；2.5V电源连接至FPGA引脚35、107，为模拟锁相环提供电压；FPGA引脚36、108接地。

图12为FPGA芯片时钟输入子模块。由U9、L4、C82、C97、R115、U7F组成。其中，U9为晶振，L4为磁珠，用于抑制电源传导噪声，C82为退耦电容，C97为滤波电容，R115为连接电阻，U7F的引脚24为时钟信号输入端。

图7、图8、图9、图10、图11、图12中的U7D、U7B、U7C、U7A、U7E、U7F组成了FPGA芯片。

图13为FPGA芯片串行配置电路，由Flash型串行配置器构成。

图14为FPGA复位电路，由电阻R111、R112、R113、电容C96、二极管D2和按键组成。

图15所示为DSP芯片电路，DSP芯片的型号为TMS320F28335；其中，+1.9V电源连接至引脚4、15、23、29、61、101、109、117、126、139、146、154、167，为DSP芯片内核供电；+3.3V电源连接至引脚9、71、93、107、121、143、159、170，为DSP芯片IO口供电；引脚3、8、14、22、30、60、70、83、92、103、106、108、118、120、125、140、144、147、155、160、166、171连接至地。引脚80、78、87、79、76、77、85、86为DSP芯片JTAG端口。DSP芯片的152引脚连接至FPGA的START引脚，用于启动流量测量，通知FPGA芯片启动外部DAC模块输出驱动信号；DSP的114引脚连接至FPGA的INT2DSP引脚，用于通知DSP芯片开始接收FPGA芯片内部存储的高速ADC转换码值；DSP芯片的156引脚连接至FPGA的READ_EN引脚，用于使能FPGA芯片片内双口RAM的读取；DSP芯片的158引脚连接至DSP的READ_CLK引脚，用于控制数据转移的速度，为数据传递提供时钟信号；DSP芯片的115、116、119、122、123、124、127、128、129、130、131、132引脚连接至FPGA的DATA2DSP0～DATA2DSP11引脚，用于并行接收FPGA芯片中暂存的采样数据。DSP芯片的10、11、12、13引脚连接至铁电存储器的FRAM_CS、FRAM_SOMI、FRAM_SIMO、FRAM_CLK引脚，用于和外部铁电存储器之间的数据交换；DSP芯片的65、64、63、62引脚连接至按键输入的KEY0～KEY3引脚，用于接收外部的按键输入信号；DSP芯片的66、67、68引脚连接至外部液晶的LCD_CS、LCD_CLK、LCD_DI引脚，用于控制外部液晶模块的显示；DSP芯片的18、20引脚连接至串行通讯的SCITXDB、SCIRXDB引脚，用于和上位机之间的异步串行通讯。

图16为DSP芯片引导模式选择电路，由电阻R49、R50、R51、R52、R53、R54、R55和R56组成。通过配置R49和R50，R51和R52，R53和R54以及R55和R56之间的阻值比，即可修改DSP芯片的引导模式。

图17为FPGA软件组成图。FPGA芯片的主要功能模块包括：分频模块、ADC控制模块、RAM_2PROT模块、DAC控制模块、ROM模块、延迟模块、判稳模块以及通道切换模块，各个模块之间采用同步设计方案。分频模块用于将外部输入的50MHz时钟信号调制为输出至高速ADC的5MHz采样时钟和DAC的20MHz工作时钟；ADC控制模块用于将高速ADC的转换码值搬运至FPGA芯片内部的RAM_2PORT模块；RAM_2PROT模块则用于存放高速ADC转换码值，当高速ADC的转换码值存储达到一定数量后，向DSP芯片发出“请求读取”信号，然后将存储的高速ADC转换码值按照一定的速率传输至DSP芯片；DAC控制模块用于将ROM模块中存储的波形数据传输至高速DAC，产生相应的激励波形；延迟模块用于控制在激励信号发出之后，经过预先设定的延迟时间，使能RAM_2PORT模块开始存储高速ADC的转换码值，用于延时切换驱动信号通道和回波信号通道；判稳模块用于判断FPGA收到的“开始测量”信号是否正常；通道切换模块用于按顺序切换驱动信号通道和回波信号通道。

图18所示为DSP软件组成框图，软件设计采用了模块化的设计方法。DSP软件由主监控程序和各个子程序模块组成；子程序模块包括初始化模块、数据传输模块、中断模块、计算模块、FRAM读写模块、串口通讯模块、脉冲输出模块、看门狗模块以及液晶显示模块。主监控程序是整个系统的总调度程序，通过调动各个子程序模块实现系统的各项功能。各子程序模块功能如下：

(1)初始化模块：初始化模块包括系统初始化、外设初始化和算法初始化。系统初始化完成系统时钟和看门狗的初始化；外设初始化对片内外设初始化，主要包括GPIO口、SPI(串行外设接口)等。算法初始化对累积流量、仪表参数进行初始化。

(2)FRAM读写模块：变送器选用FRAM来保存一些需要进行掉电保存的数据。通过DSP的GPIO口模拟串行时序来实现对FRAM的读写和控制。

(3)数据传输模块：在流量测量循环中，DSP需要将“开始测量”信号发送给FPGA来启动流量测量，FPGA采样并存储在双口RAM中的信号数据需要传输给DSP来进行数字信号处理。

(4)中断模块：为了确保顺逆流测量时间上的准确性，计算得到的瞬时流量不直接累积出流量，而是通过调用定时器中断服务程序来计算累积流量，定时器中断由DSP的内部定时器1产生，周期为1秒。中断服务程序首先读取主监控程序计算的瞬时流量结果，并累加其瞬时流量得到累积流量。然后根据瞬时流量的值更新PWM模块的参数，使其输出一定频率的脉冲来代表测得的瞬时流量。然后将定时器时间标志置为1，以便在主监控程序中更新液晶显示以及上位机通信。

(5)计算模块：计算模块主要包括截取采样信号从而得到有用信号、零相位滤波、采用回波信号幅值归一化来寻找特征波、通过多零电平交点法计算过零点和计算传播时间。

采用零相位数字滤波器，实现了回波信号的预处理；采用跟踪回波信号幅值的可变阈值法，实现了回波信号特征波的拾取；采用多零电平交点法，得到了超声波传播时间；采用排序加权法，保证了瞬时流量计算的准确性。

(6)串口通信模块：串口通信模块将瞬时流量、累积流量和采样数据上传给上位机，方便调试工程师或者用户对数据进行离线处理。

(7)脉冲输出模块：脉冲输出模块用与在流量标定时，将流量计测量的流量以脉冲的形式传送给其他装置计数。

(8)液晶显示模块：显示模块将气体超声波流量计计算的瞬时流量和累积流量显示在液晶(LCD)上，DSP通过GPIO模拟串口通信的方式将命令和数据传送给LCD，LCD完成显示。

(9)看门狗模块：当DSP软件因为某些原因而无法正常工作时，外部看门狗可以及时地对DSP进行复位操作。

图19为变送器系统软件流程图。工作流程如下：变送器上电之后，DSP芯片首先完成各个部分的初始化，然后，进入主监控程序，进行流量测量的循环。DSP向FPGA发送“开始测量”指令。DSP发出的指令经过FPGA判稳模块捕获后，使能DAC控制模块，控制ROM模块将波形数据发送至高速DAC电路，同时FPGA选通两对换能器。经过一段延时时间之后，外部的高速ADC转换电路依据FPGA提供的5MHz采样频率完成从模拟信号到数字信号的转换。两路回波信号数据被存储在FPGA内部的双口RAM中。然后，FPGA切换发射/回波信号选通通道，并将以上操作重复4次，得到8路回波信号数据，FPGA将内部的双口RAM空间中八路回波信号数据通过并口线传输至DSP。DSP获得回波信号后，调用内部的数字信号处理算法，计算出八路信号的传播时间，再加权得到流速信息。将以上过程循环五次，对这五次的流速信息进行平均，计算出瞬时流量，然后，对瞬时流量积分求得累积流量并且定时输出。

图20为DSP软件的主监控程序流程图，变送器上电后主监控程序自动运行。主监控程序的具体操作步骤如下：

(1)电路系统初始化

系统上电后，DSP执行初始化程序，包括外设配置和变量定义。外设配置包括对DSP的GPIO口资源的分配和设置、SCI通讯模块的配置、液晶显示的初始化、ePWM的初始化、定时器配置、中断向量表的配置和中断使能等。在变量定义环节中，定义流量计算需要的阈值、声道长度、声速、修正系数等参数。并且建立8个队列，每个队列由50个数据空位组成，用于存放8个换能器接收到的超声波的传播时间(以下简称传播时间)；每当有一个新的传播时间数据进入时，每个队列首位的数据会被丢弃，新的传播时间数据加在队列尾部。在后面的测量过程中，将根据这8个队列的数据，实时计算出四声道超声波流量计顺流和逆流的平均传播时间。

(2)等待FPGA芯片存储八路回波信号

DSP芯片向FPGA芯片发送“开始测量”信号，FPGA芯片立即使能内部的延时模块，并由DAC控制模块读取ROM模块中存储的激励信号的波形数据，传输至驱动信号生成和放大电路；再经由FPGA芯片控制的发射/接收信号通道切换电路，输出至直射式四声道结构的换能器A和换能器C、或者换能器B和换能器D、或者换能器E和换能器G、或者换能器F和换能器H，由换能器A和换能器C、或者换能器B和换能器D、或者换能器E和换能器G、或者换能器F和换能器H发出两路超声波；超声波经过一段渡越时间后，到达对应的接收换能器；由换能器E和换能器G、或者换能器F和换能器H、或者换能器A和换能器C、或者换能器B和换能器D接收超声波，形成两路回波信号；由FPGA芯片控制的发射/接收信号通道切换电路接收由换能器发出的回波信号，并输入至回波信号调理和采集电路；由回波信号调理和采集电路中的高速ADC完成数据转换；并将高速ADC的转换码值存放于FPGA芯片内部的RAM_2PORT模块。

将上述过程重复4次；在每次重复时，FPGA通过改变I/O口的输出状态，按顺序切换不同的发射换能器和接收换能器，切换顺序为：换能器A和换能器C发射，换能器E和换能器G接收；换能器E和换能器G发射，换能器A和换能器C接收；换能器B和换能器D发射，换能器F和换能器H接收；换能器F和换能器H发射，换能器B和换能器D接收。重复4次后，就得到了8路回波信号，并按照回波信号接收的顺序，将回波信号存储至FPGA芯片内部的RAM_2PORT模块。当延时时间到达后，通过拉高设定的DSP芯片的GPIO口告知DSP芯片可以开始读取数据。这就是所述的八路换能器激励与八路回波信号数字信号处理相分离的模式。

(3)复制数据

DSP芯片检测到设定的端口的高电平后，首先将存放在FPGA芯片内部的RAM_2PORT模块中的一路回波信号数据复制到DSP芯片的片内RAM中。

(4)DSP芯片对数据进行处理，计算超声波的传播时间

接收到的超声波回波信号波形如图21所示。该信号波形类似枣核状，每个波的峰值逐渐增大再逐渐减小，直至衰减为零。首先采用零相位滤波器对采样得到的超声波回波信号进行数字滤波。数字滤波器的通带频率为20kHz～380kHz。将滤波后的0m³/h流量和600m³/h流量下的信号波形对齐，绘制在同一张图上，如图22所示。可见，这两个流量下的回波信号的形状基本一致。通过大量的实验数据分析，确定了在各个流量下，回波信号各个极值点幅值相对于最大值点幅值的比值基本不变。由于回波信号具有这种特征，可以根据特定的比值来准确地定位回波信号中的某一个特征波。首先，在滤波后的回波信号中找到最大峰值A_max，再根据最大峰值设定一个阈值SW(SW＝α·A_max)。其中，α为一个固定比值，由大量实验统计得到。以图22对应的换能器为例，在0～900m³/h流量范围之间，每隔100m³/h取一个流量点，在每个流量点下采集50次回波信号，然后，用MATLAB对其进行分析，计算回波信号中各个峰值与最大峰值的比例。可见，在各个流量下，第5个波与第6个波与最大峰的比值基本上是不变的。第5个波的波峰与最大峰的比值维持在0.39左右，而第6个波的波峰与最大峰的比值则维持在0.53左右。所以，取α为两者的均值，即0.46。用SW去检测回波信号，当回波信号的幅值第一次达到这个阈值时，所对应的波就是要找的特征波。这种确定回波信号中特征波的方法称为可变阈值法。

通过这种可变阈值方法准确地找到特征波后，就可以根据这个特征波计算所需的过零点。这里采用特征波后8个过零点的平均值。通过计算这8个过零点的平均值，获得准确的传播时间。这样可以消除随机误差，提高测量精度。这8个过零点按照时间先后顺序排列分别为：τ₁,τ₂……τ₈。在确定过零点时间时，采用线性插值的方法，如图23所示。若第n点的幅值为x(n)，第n+1点的幅值为x(n+1)，且x(n)与x(n+1)数值的极性相反，那么，第n点和第n+1点的之间必有一个过零点，可通过式(5)进行线性插值运算，计算出信号过零点τ_i(i＝1,2,3…8)：

式中，T_c为信号采样的周期，因为采样频率是5MHz，这里T_c＝0.2μs；n为第i个过零点对应的点数；x(n)与x(n+1)分别是第n点和第n+1点的幅值。

传播时间T可通过式(6)计算获得：

式中，τ_i(i＝1,2,3…8)为由式(5)计算获得的过零点时刻，t'为一个固定的偏差值。该偏差值可以在零流量的情况下计算出来。

当管道内气体不流动情况下，首先，依据测量声道的长度以及实际声速计算出超声回波的传播时间T₀；然后，依据式(5)计算获得此时8个过零点对应的时间τ_0i(i＝1,2,3…8)；最后，通过式(7)计算出该固定偏差值t'。

得到t′后，就可根据式(6)和(7)实时计算出超声波的传播时间。

(5)计算瞬时流量

将步骤(3)～(4)重复8次，就完成了四个声道顺流和逆流传播时间的测量，得到一次测量循环中的8个传播时间，将这8个传播时间分别放入步骤(1)中所建立的8个队列中。

执行5次这样的测量，计算出四个声道顺流和逆流的平均传播时间，并根据这个平均传播时间计算出平均流量，并作为瞬时流量显示。

为了提高系统测量的稳定性，避免极端情况下出现的粗大误差，采用判断“台阶”的方法剔除异常值，即在计算平均流量时，首先将某一个声道对应的传播时间队列里的50个数据取出，存放在另外开辟的数组中，然后，将代表50次测量的传播时间的数据从小到大进行排序。如果这50次测量结果中存在粗大误差，那么，排序后的传播时间值就会出现明显的“台阶”现象，如图24所示。通过判断“台阶”，将数据分成若干段，点数最多的那一段数据即为正确的传播时间数据。以图24为例，“台阶”出现在第6点和第40点，这50个传播时间数据，则被分为3小段：1～5点、6～39点以及40～50点。数据点数最多的6～39段为测量正确的传播时间。然后，求正确的传播时间数据的均值，即可得到该个通道的平均传播时间t。

计算出四个声道顺流和逆流的平均传播时间t₁、t₂、t₃、t₄、t₅、t₆、t₇、t₈后。可以根据公式(8)计算得到声道1和声道4的瞬时流量Q₁，根据公式(9)计算得到声道2和声道3的瞬时流量Q₂。

式中，L₁为声道1和声道4的声道长度，L₂为声道2和声道3的声道长度，θ₁为声道1和声道4的声道角的角度，θ₂为声道2和声道3的声道角的角度，所述声道角为超声波传播路径与管道轴线之间的夹角。D为管道直径。φ为线速度到面速度的转换参数，通过标定实验得到。

通过公式(10)计算得到瞬时流量Q,Q₁所占比重为0.2764，Q₂所占比重为0.7236。

Q＝0.2764×Q₁+0.7236×Q₂ (10)

式中，Q为瞬时流量。

(6)计算累积流量

在得到修正后的瞬时流量后，由DSP芯片的内部定时器1的中断服务程序计算累积流量，每隔1秒钟累加一次，图25为DSP芯片的内部定时器1的中断服务程序流程图。定时器中断服务程序首先读取主监控程序计算的瞬时流量结果，并累加得到累积流量；再根据瞬时流量的值更新脉冲输出模块的参数，输出一定频率的脉冲，表示测得的瞬时流量；然后，将定时器时间标志置为1，以便在主监控程序中更新液晶显示以及进行上位机通信。

Claims (1)

1.一种高精度四声道气体超声波流量变送器，由两路驱动信号生成与放大电路、两路回波信号调理与采集电路、DSP最小系统、FPGA最小系统、发射/接收信号通道切换电路、电源管理模块、人机接口和串口通讯模块以及FGPA软件和DSP软件组成；其特征在于：

所述驱动信号生成和放大电路由高速DAC转换电路，驱动信号电压放大电路、功率放大电路和变压器放大电路组成；驱动信号生成与放大电路实现驱动信号的数模转换、电压放大、功率放大和变压器隔离放大；

所述回波信号调理与采集电路由电压放大电路、带通滤波电路、自增益放大电路、单端转差分电路、高速ADC转换电路组成；回波信号调理与采集电路实现回波信号的电压放大、带通滤波、自增益放大、单端转差分和模数转换；

所述发射/接收信号通道切换电路由驱动信号选通电路和回波信号选通电路组成；其中，驱动信号选通电路根据FPGA给出的控制信号选通对应的发射换能器，回波信号选通电路根据FPGA给出的控制信号选通对应的接收换能器；

所述FPGA芯片用于暂存回波信号调理与采集电路传送来的转换码值，当延迟时间到达后，传输至DSP芯片；所述DSP芯片为主控芯片，负责数字信号处理以及人机交互、串口通讯，并且与FPGA配合完成整个系统的时序控制；DSP芯片采用零相位滤波消除信号中混杂的噪声，采用跟踪回波信号最大峰值的可变阈值过零检测方法，提取特征波，计算超声回波的传播时间，进而获得气体流量；

采用双发双收、激励换能器和回波信号处理分离的模式，实现了四声道气体超声波流量计两路换能器的同时激励和两路回波信号的同时采集，缩短了各个通道间的激励时刻，提高了系统的实时性和测量精度，符合工业现场应用的需求；

所述两路相同的驱动信号生成与放大电路，分别由高速DAC转换电路、电压放大电路、功率放大电路和变压器放大电路组成；高速DAC电路将FPGA输出的数字信号转换为模拟信号；电压放大电路对DAC输出的信号进行I/V转换并将转换得到的电压信号放大6.1倍；功率放大电路将上级输出信号的电压幅值同相放大2倍，同时，极大地提高了上级输出信号的电流输出能力；变压器放大电路将上级输出信号电压放大10倍，实现驱动信号的双发；

所述两路相同的回波信号调理和采集电路，分别由电压放大电路、带通滤波电路、自增益放大电路、单端转差分电路和高速ADC转换电路组成，经过回波信号选通电路的回波信号输入到电压放大电路，同向放大11倍；电压放大电路的输出信号输入至带通滤波电路，进行4阶带通滤波；带通滤波电路的输出信号输入至自增益放大电路，对回波信号的幅值进行自增益控制；自增益放大电路的输出信号输入至单端转差分电路，形成两路差分信号，输入至高速ADC转换电路，高速ADC转换电路将模拟信号转换为数字信号，实现回波信号的双收；

在所述发射/接收信号通道切换电路中，所述驱动信号选通电路，由SW1、W1、R145、R153、R149、TP10、D26和D22组成；SW1为固态继电器；W1为换能器A的连接端；R145为换能器两端并联电阻；R153为固态继电器控制端的限流电阻；R149为固态继电器高压侧的限流电阻；D26和D22为回波信号输出双向钳位二极管，防止回波信号选通电路被高压击穿；TP10为测试点；采用继电器在高压侧选通驱动信号减少了通道间的串扰；

所述回波信号选通电路，由4个低阻抗单刀单掷开关U26、U27、U28、U29，下拉电阻R174、R175、R179、R180、R184、R185、R189和R190和连接电阻R172、R173、R176、R177、R178、R181、R182、R183、R186、R187和R188组成；R181断开时，可做双发双收模式；R181焊上时，可做单发单收模式；所述FPGA最小系统中，由大容量的型号为EP4CE10E22C8N FPGA芯片、FPGA芯片串行配置器电路FLASH EPCS4、FPGA芯片复位电路和时钟电路组成；

FPGA软件包括分频模块、ADC控制模块、RAM_2PROT模块、DAC控制模块、ROM模块、延迟模块、判稳模块以及通道切换模块；分频模块用于将外部输入的50MHz时钟信号调制为输出至高速ADC的5MHz采样时钟和DAC的20MHz工作时钟；ADC控制模块用于将高速ADC的转换码值搬运至FPGA芯片内部的RAM_2PORT模块；RAM_2PROT模块则用于存放高速ADC转换码值，当高速ADC的转换码值存储达到一定数量后，向DSP芯片发出“请求读取”信号，然后将存储的高速ADC转换码值按照一定的速率传输至DSP芯片；DAC控制模块用于将ROM模块中存储的波形数据传输至高速DAC，产生相应的激励波形；延迟模块用于控制在激励信号发出之后，经过预先设定的延迟时间，使能RAM_2PORT模块开始存储高速ADC的转换码值，用于延时切换驱动信号通道和回波信号通道；判稳模块用于判断FPGA收到的“开始测量”信号是否正常；通道切换模块用于按顺序切换驱动信号通道和回波信号通道；

变送器系统软件工作流程为：变送器上电之后，DSP芯片首先完成各个部分的初始化，然后，进入主监控程序，进行流量测量的循环；DSP向FPGA发送“开始测量”指令；DSP发出的指令经过FPGA判稳模块捕获后，使能DAC控制模块，控制ROM模块将波形数据发送至高速DAC电路，同时FPGA选通两对换能器；经过一段延时时间之后，外部的高速ADC转换电路依据FPGA提供的5MHz采样频率完成从模拟信号到数字信号的转换；两路回波信号数据被存储在FPGA内部的双口RAM中；然后，FPGA切换发射/回波信号选通通道，并将以上操作重复4次，得到8路回波信号数据，FPGA将内部的双口RAM空间中八路回波信号数据通过并口线传输至DSP；DSP获得回波信号后，调用内部的数字信号处理算法，计算出八路信号的传播时间，再加权得到流速信息；将以上过程循环五次，对这五次的流速信息进行平均，计算出瞬时流量，然后，对瞬时流量积分求得累积流量并且定时输出；

DSP软件由主监控程序和各个子程序模块组成；其中，子程序模块包括初始化模块、数据传输模块、中断模块、计算模块、FRAM读写模块、串口通讯模块、脉冲输出模块、看门狗模块以及液晶显示模块；

主监控程序的具体操作步骤如下：

(1)电路系统初始化

系统上电后，DSP执行初始化程序，包括外设配置和变量定义；外设配置包括对DSP的GPIO资源的分配和设置、SCI通信模块的配置、液晶显示的初始化、ePWM的初始化、定时器配置、中断向量表的配置和中断使能等；在变量定义环节中，定义流量计算需要的阈值、声道长度、声速、修正系数等参数；并且建立8个队列，每个队列由50个数据位组成，用于存放8个换能器接收到的超声波的传播时间；每当有一个新的传播时间数据进入时，每个队列首位的数据会被丢弃，新的传播时间数据加在队列的尾部；在后面的测量过程中，将根据这8个队列的数据，实时计算出四声道超声波流量计顺流和逆流的平均传播时间；

(2)等待FPGA芯片存储八路回波信号

DSP芯片向FPGA芯片发送“开始测量”信号；FPGA芯片立即使能内部的延时模块，并由DAC控制模块读取ROM模块中存储的激励信号的波形数据，传输至驱动信号生成和放大电路；再经由FPGA芯片控制的发射/接收信号通道切换电路，输出至直射式四声道结构的换能器A和换能器C、或者换能器B和换能器D、或者换能器E和换能器G、或者换能器F和换能器H，由换能器A和换能器C、或者换能器B和换能器D、或者换能器E和换能器G、或者换能器F和换能器H发出两路超声波；超声波经过一段渡越时间后，到达对应的接收换能器；由换能器E和换能器G、或者换能器F和换能器H、或者换能器A和换能器C、或者换能器B和换能器D接收超声波，形成两路回波信号；由FPGA芯片控制的发射/接收信号通道切换电路接收由换能器发出的回波信号，并输入至回波信号调理和采集电路；由回波信号调理和采集电路中的高速ADC完成数据转换；并将高速ADC的转换码值存放于FPGA芯片内部的RAM_2PORT模块；

所述八路换能器激励与八路回波信号数字信号处理相分离的模式如下：将以上步骤重复4次，同时FPGA通过改变IO口的输出状态，按顺序切换不同的发射换能器和接收换能器，切换顺序为：换能器A和换能器C发射，换能器E和换能器G接收；换能器E和换能器G发射，换能器A和换能器C接收；换能器B和换能器D发射，换能器F和换能器H接收；换能器F和换能器H发射，换能器B和换能器D接收；所述八个超声换能器形成四个声道，分别是换能器A与换能器E，记为声道1；换能器B与换能器F，记为声道2；换能器C与换能器G，记为声道3；换能器D与换能器H，记为声道4；所述声道1和声道4的声道长度较短，所述声道2和声道3的声道长度较长；循环4次后，就得到了8路回波信号，并按照顺序存储至FPGA芯片内部的RAM_2PORT模块，当延时时间到达后，通过拉高设定的DSP芯片的GPIO端口，告知DSP芯片可以开始读取数据；

(3)复制数据

DSP芯片检测到设定的端口的高电平后，首先将存放在FPGA芯片内部的RAM_2PORT模块中的一路回波信号数据复制到DSP芯片的片内RAM中，DSP芯片对其进行数字信号处理；

(4)DSP芯片对数据进行处理，计算超声波的传播时间；

DSP芯片首先对回波信号进行带通滤波，再对滤波后的回波信号进行幅值归一化处理，寻找到相应的特征波，再找到特征波之后的8个过零点；超声波的传播时间T可通过式(1)求得：

式中，τ_i(i＝1,2,3…8)为过零点时间，t′为一个固定的偏差值，在零流量的情况下计算得到该偏差值；

(5)计算瞬时流量

将步骤(3)～(4)重复8次，就完成了四声道顺流和逆流传播时间的测量，并将这8个传播时间分别放入步骤(1)中所建立的8个队列中；

执行5次这样的测量，计算出四声道顺流和逆流的平均传播时间t₁、t₂、t₃、t₄、t₅、t₆、t₇、t₈后；声道1和声道4的瞬时流量Q₁可由式(2)求得，声道2和声道3得到的瞬时流量Q₂可由式(3)求得；

式中，L₁为声道1和声道4的声道长度，L₂为声道2和声道3的声道长度，θ₁为声道1和声道4的声道角的角度，θ₂为声道2和声道3的声道角的角度，所述声道角为超声波传播路径与管道轴线之间的夹角；D为管道直径；φ为线速度到面速度的转换参数，通过标定实验得到；

在计算仪表的瞬时流量时,Q₁所占比重为0.2764，Q₂所占比重为0.7236；瞬时流量Q的计算公式为

Q＝0.2764×Q₁+0.7236×Q₂ (4)

(6)计算累积流量

在得到瞬时流量后，由DSP芯片的内部定时器1的中断服务程序计算累积流量，每隔1秒钟累积一次；定时器中断服务程序首先读取主监控程序计算的瞬时流量结果，并累加得到累积流量；再根据瞬时流量的值更新脉冲输出模块的参数，输出一定频率的脉冲，表示测得的瞬时流量；然后，将定时器时间标志置为1，以便在主监控程序中更新液晶显示以及进行上位机通信。

Images