CN115333648B - 一种基于watterson模型的信道模拟器及模拟方法 - Google Patents

一种基于watterson模型的信道模拟器及模拟方法 Download PDF

Info

Publication number
CN115333648B
CN115333648B CN202211065652.4A CN202211065652A CN115333648B CN 115333648 B CN115333648 B CN 115333648B CN 202211065652 A CN202211065652 A CN 202211065652A CN 115333648 B CN115333648 B CN 115333648B
Authority
CN
China
Prior art keywords
signal
circuit
chip
peripheral circuits
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211065652.4A
Other languages
English (en)
Other versions
CN115333648A (zh
Inventor
郭新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Skyi Information Technology Co ltd
Original Assignee
Guangzhou Skyi Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Skyi Information Technology Co ltd filed Critical Guangzhou Skyi Information Technology Co ltd
Priority to CN202211065652.4A priority Critical patent/CN115333648B/zh
Publication of CN115333648A publication Critical patent/CN115333648A/zh
Application granted granted Critical
Publication of CN115333648B publication Critical patent/CN115333648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0087—Monitoring; Testing using service channels; using auxiliary channels using auxiliary channels or channel simulators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于watterson模型的信道模拟器及模拟方法，通过设置FPGA主控电路和DSP数字处理模块，可以模拟多个外场环境，同时，通过设置STM32主控电路，能够在可控制的、可重复的环境下进行比较试验，大大缩短研究周期，节省人力和物力，此外，通过设置差分放大电路，能够对共模信号起到很强的抑制作用，而对差模信号起到放大作用。

Description

一种基于watterson模型的信道模拟器及模拟方法
技术领域
本发明涉及信道模拟器技术领域，尤其涉及一种基于watterson模型的信道模拟器及模拟方法。
背景技术
为了验证无线通信设备的性能，通常需要在一个接近实际传输特性的信道环境中对无线通信设备进行测试，常用的方法有外场试验法和测试仪法，然而，外场试验法虽然测试结果可信度高，但是需要大量的人力物力，导致测试成本高，测试仪法中所采用的信道模拟器能够实现信道环境的仿真，方便对无线通信设备性能的测试，但由于信道模拟器的技术垄断在国外几家著名的仪器公司手里，导致信道模拟器价格昂贵，从而导致测试成本高。
发明内容
有鉴于此，本发明提出一种基于watterson模型的信道模拟器及模拟方法，可以解决现有无线通信设备测试方法所存在的需要大量的人力物力和测试成本高的缺陷。
本发明的技术方案是这样实现的：
一种基于watterson模型的信道模拟器，包括电源模块、输入模块、处理模块和输出模块，所述电源模块用于给所述输入模块、处理模块和输出模块提供电压，包括电源电路，所述输入模块用于对输入信号进行放大和转换，包括差分放大电路和AD转换电路，所述处理模块用于对放大后的输入信号进行模拟和合成处理，并对输出模块输出进行控制，包括FPGA主控电路、DSP数字处理模块和STM32主控电路，所述输出模块用于对处理后的信号进行转换和输出，包括DA转换电路、单端转差分电路、译码电路、解码电路、RS422通信电路、RS232通信电路和网络转串口通信电路。
作为所述基于watterson模型的信道模拟器的进一步可选方案，所述输出模块还包括滤波电路，所述滤波电路用于对经过所述DA转换电路转换的信号进行滤波处理。
作为所述基于watterson模型的信道模拟器的进一步可选方案，所述电源电路包括AMS1084-33芯片及其外围电路。
作为所述基于watterson模型的信道模拟器的进一步可选方案，所述差分放大电路包括AD8137芯片及其外围电路，所述AD转换电路包括AD7609芯片及其外围电路。
作为所述基于watterson模型的信道模拟器的进一步可选方案，所述FPGA主控电路包括FPGA芯片及其外围电路，所述DSP数字处理模块包括DSP芯片及其外围电路，所述STM32主控电路包括STM32F103ZET6芯片及其外围电路。
作为所述基于watterson模型的信道模拟器的进一步可选方案，所述DA转换电路包括DAC8718芯片及其外围电路，所述单端转差分电路包括AD8137芯片及其外围电路，所述译码电路包括74HC139芯片及其外围电路，所述解码电路包括74HC257芯片及其外围电路，所述RS422电路包括MAX3490芯片及其外围电路，所述RS232电路包括MAX3232芯片及其外围电路，所述网络转串口通信电路包括USR-TCP232芯片及其外围电路。
作为所述基于watterson模型的信道模拟器的进一步可选方案，所述滤波电路包括MAX261芯片及其外围电路。
一种模拟方法，所述方法应用上述任意一种基于watterson模型的信道模拟器，具体包括：
输入信号输入到差分放大电路进行输入信号的放大；
AD转换电路对放大后的输入信号进行转换，得到数字信号；
FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，并将虚部信号和实部信号传输至DSP数字处理模块中；
DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，并通过双口RAM控制电路将合成信号传输至FPGA主控电路中；
FPGA主控电路将合成信号发送至DA转换电路进行信号转换，得到模拟信号；
单端转差分电路将模拟信号转换成差分信号；
STM32主控电路通过译码电路和解码电路控制RS422通信电路、RS232通信电路和网络转串口通信电路将差分信号进行通信输出。
作为所述模拟方法的进一步可选方案，所述FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，具体包括：
利用FPGA的低通滤波函数库，对输入的数字信号进行低通滤波；
依据希尔伯特函数库对低通滤波后的信号进行希尔伯特变换，得到虚部信号和实部信号。
作为所述模拟方法的进一步可选方案，所述DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，具体包括：
利用时间抽头的方法，对虚部信号和实部信号进行抽取，实现模拟信号通信的多径时延模式；
通过写入参数补正的方法，对输入信号进行信号校正；
利用直接数字合成技术，实现数字信号的多普勒扩展和频移，从而得到合成信号。
本发明的有益效果是：通过设置FPGA主控电路和DSP数字处理模块，可以模拟多个外场环境，同时，通过设置STM32主控电路，能够在可控制的、可重复的环境下进行比较试验，大大缩短研究周期，节省人力和物力，此外，通过设置差分放大电路，能够对共模信号起到很强的抑制作用，而对差模信号起到放大作用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种基于watterson模型的信道模拟器中电源电路的电路示意图；
图2为本发明一种基于watterson模型的信道模拟器中差分放大电路的电路示意图；
图3为本发明一种基于watterson模型的信道模拟器中AD转换电路的电路示意图；
图4为本发明一种基于watterson模型的信道模拟器中FPGA主控电路的电路示意图；
图5为本发明一种基于watterson模型的信道模拟器中DSP数字处理模块的电路示意图；
图6为本发明一种基于watterson模型的信道模拟器中STM32主控电路的电路示意图；
图7为本发明一种基于watterson模型的信道模拟器中DA转换电路的电路示意图；
图8为本发明一种基于watterson模型的信道模拟器中单端转差分电路的电路示意图；
图9为本发明一种基于watterson模型的信道模拟器中译码电路的电路示意图；
图10为本发明一种基于watterson模型的信道模拟器中解码电路的电路示意图；
图11为本发明一种基于watterson模型的信道模拟器中RS232电路的电路示意图；
图12为本发明一种基于watterson模型的信道模拟器中RS422电路的电路示意图；
图13为本发明一种基于watterson模型的信道模拟器中网络转串口通信电路的电路示意图；
图14为本发明一种基于watterson模型的信道模拟器中滤波电路的电路示意图；
图15为本发明一种模拟方法中FPGA主控电路和DSP数字处理模块的信号处理流程图。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
参考图1-15，一种基于watterson模型的信道模拟器，包括电源模块、输入模块、处理模块和输出模块，所述电源模块用于给所述输入模块、处理模块和输出模块提供电压，包括电源电路，所述输入模块用于对输入信号进行放大和转换，包括差分放大电路和AD转换电路，所述处理模块用于对放大后的输入信号进行模拟和合成处理，并对输出模块输出进行控制，包括FPGA主控电路、DSP数字处理模块和STM32主控电路，所述输出模块用于对处理后的信号进行转换和输出，包括DA转换电路、单端转差分电路、译码电路、解码电路、RS422通信电路、RS232通信电路和网络转串口通信电路。
在本实施例中，通过设置FPGA主控电路和DSP数字处理模块，可以模拟多个外场环境，同时，通过设置STM32主控电路，能够在可控制的、可重复的环境下进行比较试验，大大缩短研究周期，节省人力和物力，此外，通过设置差分放大电路，能够对共模信号起到很强的抑制作用，而对差模信号起到放大作用。
优选的，所述输出模块还包括滤波电路，所述滤波电路用于对经过所述DA转换电路转换的信号进行滤波处理。
在本实施例中，通过设置滤波电路，能够实现滤波作用，进一步滤除产生的噪声，从而提高模拟效果。
优选的，所述电源电路包括AMS1084-33芯片及其外围电路。
在本实施例中，AMS1084-33芯片及其外围电路用于提供3.3V电压。
优选的，所述差分放大电路包括AD8137芯片及其外围电路，所述AD转换电路包括AD7609芯片及其外围电路。
在本实施例中，差分放大电路工作原理：当差分信号输入时，经过差分放大电路上的AD8137芯片进行模拟信号的放大，达到对共模信号起到很强的抑制作用，而对差模信号起到放大作用；AD转换电路工作原理：20路的模拟信号经过AD7609芯片转换成数字信号，送入到FPGA主控电路进行数字处理。
优选的，所述FPGA主控电路包括FPGA芯片及其外围电路，所述DSP数字处理模块包括DSP芯片及其外围电路，所述STM32主控电路包括STM32F103ZET6芯片及其外围电路。
在本实施例中，FPGA主控电路工作原理：经过AD转换后的数字信号进入FPGA主控电路，经过FPGA芯片AC4075软件算法进行第一次处理后，送出到DSP数字处理模块进行信号的二次处理；DSP数字处理模块工作原理：经过FPGA处理后的数字信号，输入到DPS模块，经过DSP模块软件算法进行二次信号处理；STM32主控电路工作原理：STM32F103ZET6主控芯片通过FSMC等总线技术，对RS422通信电路、RS232通信电路和网络转串口通信电路进行控制，同时控制RS232与RS422的通信电路。
优选的，所述DA转换电路包括DAC8718芯片及其外围电路，所述单端转差分电路包括AD8137芯片及其外围电路，所述译码电路包括74HC139芯片及其外围电路，所述解码电路包括74HC257芯片及其外围电路，所述RS422电路包括MAX3490芯片及其外围电路，所述RS232电路包括MAX3232芯片及其外围电路，所述网络转串口通信电路包括USR-TCP232芯片及其外围电路。
在本实施例中，DA转换电路的工作原理：20路经过数字处理后的数字信号经过DA芯片DAC8718转换成模拟信号，送入到滤波电路进行处理；单端转差分电路工作原理：滤波后的20路数字信号，经过芯片AD8137把单端信号转换成差分信号；译码电路工作原理：通过FSMC总线技术，控制两块74HC139芯片对SRAM与20路RS232串口进行片选控制；解码电路工作原理：通过74HC257芯片对输入的RS422与RS232通信信号进行解码，选择其中一路信号进行输出；RS422通信电路工作原理：经过芯片MAX3490把TTL电平转换成422通信输出；RS232电路工作原理：经过芯片MAX3232把TTL电平转换成232通信输出；网络转串口通信电路工作原理：通过USR-TCP232芯片，把STM32的串口通信转换成网络通信输出与输出。
优选的，所述滤波电路包括MAX261芯片及其外围电路。
在本实施例中，滤波电路工作原理：经过DA转换后的20路模拟信号，输入到10个MAX261芯片进行硬件滤波处理，每个滤波芯片处理2路模拟信号的滤波，进一步滤除产生的噪声。
一种模拟方法，所述方法应用上述任意一种基于watterson模型的信道模拟器，具体包括：
输入信号输入到差分放大电路进行输入信号的放大；
AD转换电路对放大后的输入信号进行转换，得到数字信号；
FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，并将虚部信号和实部信号传输至DSP数字处理模块中；
DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，并通过双口RAM控制电路将合成信号传输至FPGA主控电路中；
FPGA主控电路将合成信号发送至DA转换电路进行信号转换，得到模拟信号；
单端转差分电路将模拟信号转换成差分信号；
STM32主控电路通过译码电路和解码电路控制RS422通信电路、RS232通信电路和网络转串口通信电路将差分信号进行通信输出。
优选的，所述FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，具体包括：
利用FPGA的低通滤波函数库，对输入的数字信号进行低通滤波；
依据希尔伯特函数库对低通滤波后的信号进行希尔伯特变换，得到虚部信号和实部信号。
在本实施例中，数字信号经过FPGA芯片AC4075进行软件上的数字滤波函数库实现对20路输入信号进行数字处理，FPGA算法处理包括：
(1)利用FPGA的低通滤波函数库，对输入的数字信号进行低通滤波；
(2)使用希尔伯特函数库对滤波后信号进行希尔伯特变换后提供一个90°相位变化的Q虚部信号，与原信号I实部信号共20路信号一起送进DSP模块进行二次处理；
(3)利用M序列生成伪随机数方法，模拟生成高斯白噪声数据，送进DSP模块进行信号合成处理。
优选的，所述DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，具体包括：
利用时间抽头的方法，对虚部信号和实部信号进行抽取，实现模拟信号通信的多径时延模式；
通过写入参数补正的方法，对输入信号进行信号校正；
利用直接数字合成技术，实现数字信号的多普勒扩展和频移，从而得到合成信号。
在本实施例中，DSP数字处理模块主要负责对FPGA处理后的I、Q信号进行二次处理，DSP算法处理具体包括：
(1)利用时间抽头的方法，编写时间线延时算法，对输入FPGA前端通过希尔伯特处理后的实部信号、虚部信号里的每一个信号数据点，按照相关的设备采样速率，根据延时时间，抽取对应的数据点来处理，生成4条路径实现模拟信号通信的多径时延模式；
(2)通过写入参数补正的方法，对输入信号进行信号校正，减少信号零漂现象；
(3)利用直接数字合成技术，通过编写的查表法，根据相关的信号处理公式，编写正交调制的算法，实现数字信号的多普勒扩展和频移，从而实现瑞丽衰落的过程，包括模拟信号路径的衰减、多普勒效应等，处理完成的20路数字信号回传给FPGA进行输出。
以上所述仅为本发明的较佳实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于watterson模型的信道模拟器，其特征在于，包括电源模块、输入模块、处理模块和输出模块，所述电源模块用于给所述输入模块、处理模块和输出模块提供电压，包括电源电路，所述输入模块用于对输入信号进行放大和转换，包括差分放大电路和AD转换电路，所述处理模块包括FPGA主控电路、DSP数字处理模块和STM32主控电路，所述FPGA主控电路用于对AD转换后的数字信号进行希尔伯特变换处理，得到虚部信号和实部信号，并利用M序列生成伪随机数方法，模拟生成高斯白噪声数据，送进DSP模块进行信号合成处理，所述DSP数字处理模块用于利用时间抽头的方法，编写时间线延时算法对虚部信号和实部信号里的每一个信号数据点进行数据点抽取，生成4条路径实现模拟信号通信的多径时延模式，并通过写入参数补正的方法，对输入信号进行信号校正，以及，利用直接数字合成技术，通过编写的查表法，根据相关的信号处理公式，编写正交调制的算法，实现数字信号的多普勒扩展和频移，得到合成信号，所述STM32主控电路用于对所述输出模块进行控制，所述输出模块用于对处理后的信号进行转换和输出，包括DA转换电路、单端转差分电路、译码电路、解码电路、RS422通信电路、RS232通信电路和网络转串口通信电路。
2.根据权利要求1所述的一种基于watterson模型的信道模拟器，其特征在于，所述输出模块还包括滤波电路，所述滤波电路用于对经过所述DA转换电路转换的信号进行滤波处理。
3.根据权利要求2所述的一种基于watterson模型的信道模拟器，其特征在于，所述电源电路包括AMS1084-33芯片及其外围电路。
4.根据权利要求3所述的一种基于watterson模型的信道模拟器，其特征在于，所述差分放大电路包括AD8137芯片及其外围电路，所述AD转换电路包括AD7609芯片及其外围电路。
5.根据权利要求4所述的一种基于watterson模型的信道模拟器，其特征在于，所述FPGA主控电路包括FPGA芯片及其外围电路，所述DSP数字处理模块包括DSP芯片及其外围电路，所述STM32主控电路包括STM32F103ZET6芯片及其外围电路。
6.根据权利要求5所述的一种基于watterson模型的信道模拟器，其特征在于，所述DA转换电路包括DAC8718芯片及其外围电路，所述单端转差分电路包括AD8137芯片及其外围电路，所述译码电路包括74HC139芯片及其外围电路，所述解码电路包括74HC257芯片及其外围电路，所述RS422通信电路包括MAX3490芯片及其外围电路，所述RS232通信电路包括MAX3232芯片及其外围电路，所述网络转串口通信电路包括USR-TCP232芯片及其外围电路。
7.根据权利要求6所述的一种基于watterson模型的信道模拟器，其特征在于，所述滤波电路包括MAX261芯片及其外围电路。
8.一种模拟方法，其特征在于，所述方法应用上述权利要求1-7中任意一项基于watterson模型的信道模拟器，具体包括：
输入信号输入到差分放大电路进行输入信号的放大；
AD转换电路对放大后的输入信号进行转换，得到数字信号；
FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，并将虚部信号和实部信号传输至DSP数字处理模块中；
DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，并通过双口RAM控制电路将合成信号传输至FPGA主控电路中；
FPGA主控电路将合成信号发送至DA转换电路进行信号转换，得到模拟信号；
单端转差分电路将模拟信号转换成差分信号；
STM32主控电路通过译码电路和解码电路控制RS422通信电路、RS232通信电路和网络转串口通信电路将差分信号进行通信输出；
其中，所述FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，具体包括：
利用FPGA的低通滤波函数库，对输入的数字信号进行低通滤波；
依据希尔伯特函数库对低通滤波后的信号进行希尔伯特变换，得到虚部信号和实部信号；
利用M序列生成伪随机数方法，模拟生成高斯白噪声数据，送进DSP模块进行信号合成处理；
所述DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，具体包括：
利用时间抽头的方法，编写时间线延时算法，对虚部信号和实部信号里的每一个信号数据点，按照相关的设备采样速率，根据延时时间，抽取对应的数据点来处理，生成4条路径实现模拟信号通信的多径时延模式；
通过写入参数补正的方法，对输入信号进行信号校正；
利用直接数字合成技术，通过编写的查表法，根据相关的信号处理公式，编写正交调制的算法，实现数字信号的多普勒扩展和频移，从而得到合成信号。
CN202211065652.4A 2022-08-31 2022-08-31 一种基于watterson模型的信道模拟器及模拟方法 Active CN115333648B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211065652.4A CN115333648B (zh) 2022-08-31 2022-08-31 一种基于watterson模型的信道模拟器及模拟方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211065652.4A CN115333648B (zh) 2022-08-31 2022-08-31 一种基于watterson模型的信道模拟器及模拟方法

Publications (2)

Publication Number Publication Date
CN115333648A CN115333648A (zh) 2022-11-11
CN115333648B true CN115333648B (zh) 2023-08-25

Family

ID=83930893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211065652.4A Active CN115333648B (zh) 2022-08-31 2022-08-31 一种基于watterson模型的信道模拟器及模拟方法

Country Status (1)

Country Link
CN (1) CN115333648B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106506104A (zh) * 2016-12-01 2017-03-15 中国电子科技集团公司第四十研究所 一种手持式无线信道模拟装置
CN107800497A (zh) * 2017-10-31 2018-03-13 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 一种适用于宽带短波通信的信道模拟方法及装置
WO2022126844A1 (zh) * 2020-12-17 2022-06-23 重庆邮电大学 基于沃特森模型的短波航空移动信道建模方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104697593B (zh) * 2015-03-24 2017-12-08 合肥工业大学 一种基于fpga和dsp的气体超声流量计

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106506104A (zh) * 2016-12-01 2017-03-15 中国电子科技集团公司第四十研究所 一种手持式无线信道模拟装置
CN107800497A (zh) * 2017-10-31 2018-03-13 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 一种适用于宽带短波通信的信道模拟方法及装置
WO2022126844A1 (zh) * 2020-12-17 2022-06-23 重庆邮电大学 基于沃特森模型的短波航空移动信道建模方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于Watterson模型的HF信道模拟器设计与实现;马贤明;山秀明;徐启建;周风波;李丁山;;科学技术与工程(第05期);全文 *

Also Published As

Publication number Publication date
CN115333648A (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
Liu et al. Dynamic behavioral modeling of 3G power amplifiers using real-valued time-delay neural networks
CN103368665A (zh) 多信号无源互调测试方法、设备及系统
CN106374975B (zh) 一种基于多端口的数字化电力线信道模拟设备及模拟方法
CN105099588B (zh) 航空通信系统干扰传播信道模拟装置及方法
CN202617127U (zh) 多信号无源互调测试设备及系统
CN115333648B (zh) 一种基于watterson模型的信道模拟器及模拟方法
CN107133014A (zh) 宽带频谱监视系统及其产生高速伪随机序列信号的方法
CN114189413B (zh) 一种基于fpga的多载波宽带数字预失真装置
CN109783418A (zh) 一种宽频带信号高速采集与波形存储分析系统
Hassan et al. Functional coverage-driven characterization of RF amplifiers
CN110850448A (zh) 基于gpu的上注接收处理机模拟器的零值监测模块及方法
CN115473588B (zh) 一种基于its模型的信道模拟器及模拟方法
CN216434357U (zh) 雷达发射机性能参数测试训练系统
CN216848124U (zh) 雷达接收机性能参数测试训练系统
Rupp et al. Testbeds and rapid prototyping in wireless system design
CN203984364U (zh) 具有上下行同步控制功能的agc和alc高增益有源电路组件
Karabacak et al. RF circuit implementation of a real-time frequency spread emulator
ATE433243T1 (de) Verfahren für die ansteuerung eines eer- leistungsverstärkers für digitale übertragung
CN114002649A (zh) 基于数据孪生的雷达数据采集系统及其研制方法
CN204068988U (zh) 一种数传发射机半物理仿真验证装置
CN212624553U (zh) 一种卫星定位接收机前端射频信号处理教学展示模型
GB2440165A (en) Real-time signal generation apparatus for radio receiver testing
CN101685123A (zh) 功率放大器非线性对通信系统宽带干扰影响的计算方法
CN202586878U (zh) 一种数字化前馈放大器
CN113625310A (zh) 一种大范围高线性正交信号幅频动态模拟方法及模拟系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant