CN115473588B - 一种基于its模型的信道模拟器及模拟方法 - Google Patents

一种基于its模型的信道模拟器及模拟方法 Download PDF

Info

Publication number
CN115473588B
CN115473588B CN202211056697.5A CN202211056697A CN115473588B CN 115473588 B CN115473588 B CN 115473588B CN 202211056697 A CN202211056697 A CN 202211056697A CN 115473588 B CN115473588 B CN 115473588B
Authority
CN
China
Prior art keywords
signal
circuit
chip
control circuit
channel simulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211056697.5A
Other languages
English (en)
Other versions
CN115473588A (zh
Inventor
郭新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Skyi Information Technology Co ltd
Original Assignee
Guangzhou Skyi Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Skyi Information Technology Co ltd filed Critical Guangzhou Skyi Information Technology Co ltd
Priority to CN202211056697.5A priority Critical patent/CN115473588B/zh
Publication of CN115473588A publication Critical patent/CN115473588A/zh
Application granted granted Critical
Publication of CN115473588B publication Critical patent/CN115473588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0087—Monitoring; Testing using service channels; using auxiliary channels using auxiliary channels or channel simulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/391—Modelling the propagation channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/06—Testing, supervising or monitoring using simulated traffic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种基于ITS模型的信道模拟器及模拟方法，通过设置FPGA主控电路和DSP数字处理模块，能够利用高斯曲线拟合ITS时延功率分布函数的方法进行信道建模分析，并基于FFT和IFFT变换分解和设计信道响应的方式来实现ITS信道模拟器的对信道的模拟仿真，同时，通过设置双口RAM控制电路，能够实现FPGA主控电路和DSP数字处理模块的高速数据传输，提高信道模拟器的模拟效率，此外，通过设置差分放大电路，能够对共模信号起到很强的抑制作用，而对差模信号起到放大作用。

Description

一种基于ITS模型的信道模拟器及模拟方法
技术领域
本发明涉及信道模拟器技术领域，尤其涉及一种基于ITS模型的信道模拟器及模拟方法。
背景技术
为了验证短波通信设备的性能，通常需要在一个接近实际传输特性的信道环境中对短波通信设备进行测试，常用的方法有外场试验法和测试仪法，然而，外场试验法虽然测试结果可信度高，但是需要大量的人力物力，导致测试成本高，测试仪法中所采用的信道模拟器能够实现信道环境的仿真，方便对短波通信设备性能的测试，但由于信道模拟器的技术垄断在国外几家著名的仪器公司手里，导致信道模拟器价格昂贵，从而导致测试成本高。
发明内容
有鉴于此，本发明提出一种基于ITS模型的信道模拟器及模拟方法，可以解决现有短波通信设备测试方法所存在的需要大量的人力物力和测试成本高的缺陷。
本发明的技术方案是这样实现的：
一种基于ITS模型的信道模拟器，包括电源模块、输入模块、处理模块和输出模块，所述电源模块用于给所述输入模块、处理模块和输出模块提供电压，包括电源电路和双向电压转换电路，所述输入模块用于对输入信号进行放大和转换，包括差分放大电路和AD转换电路，所述处理模块用于对放大后的输入信号进行模拟和合成处理，并对输出模块输出进行控制，包括FPGA主控电路、DSP数字处理模块、双口RAM控制电路和控制通信电路，所述输出模块用于对处理后的信号进行转换和输出，包括DA转换电路、单端转差分电路、RS232电路和RS422电路。
作为所述基于ITS模型的信道模拟器的进一步可选方案，所述输出模块还包括滤波电路，所述滤波电路用于对经过所述DA转换电路转换的信号进行滤波处理。
作为所述基于ITS模型的信道模拟器的进一步可选方案，所述电源电路包括AMS1084-33芯片及其外围电路，所述双向电压转换电路包括txs0108芯片及其外围电路。
作为所述基于ITS模型的信道模拟器的进一步可选方案，所述差分放大电路包括AD8137芯片及其外围电路，所述AD转换电路包括AD7609芯片及其外围电路。
作为所述基于ITS模型的信道模拟器的进一步可选方案，所述FPGA主控电路包括FPGA芯片及其外围电路，所述DSP数字处理模块包括第一DSP芯片及其外围电路、第二DSP芯片及其外围电路、第三DSP芯片及其外围电路和第四DSP芯片及其外围电路，所述双口RAM控制电路包括IDT70V24芯片及其外围电路，所述控制通信电路包括HR911105A芯片及其外围电路、USR-TCP232-S芯片及其外围电路和W25Q64芯片及其外围电路。
作为所述基于ITS模型的信道模拟器的进一步可选方案，所述DA转换电路包括DAC8718芯片及其外围电路，所述单端转差分电路包括AD8137芯片及其外围电路，所述RS232电路包括MAX3232ESE芯片及其外围电路，所述RS422电路包括MAX3490芯片及其外围电路。
作为所述基于ITS模型的信道模拟器的进一步可选方案，所述滤波电路包括MAX261芯片及其外围电路。
一种模拟方法，所述方法应用上述任意一种基于ITS模型的信道模拟器，具体包括：
输入信号输入到差分放大电路进行输入信号的放大；
AD转换电路对放大后的输入信号进行转换，得到数字信号；
FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，并通过双口RAM控制电路将虚部信号和实部信号传输至DSP数字处理模块中；
DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，并通过双口RAM控制电路将合成信号传输至FPGA主控电路中；
FPGA主控电路将合成信号发送至DA转换电路进行信号转换，得到模拟信号；
单端转差分电路将模拟信号转换成差分信号；
FPGA主控电路通过控制通信电路控制RS232电路和RS422电路将差分信号进行通信输出。
作为所述模拟方法的进一步可选方案，所述FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，具体包括：
利用FPGA的低通滤波函数库，对输入的数字信号进行低通滤波；
依据希尔伯特函数库对低通滤波后的信号进行希尔伯特变换，得到虚部信号和实部信号。
作为所述模拟方法的进一步可选方案，所述DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，具体包括：
对虚部信号和实部信号进行FFT算法，把虚部信号和实部信号从时域信号转移到频域信号处理，根据实际计算出时延功率剖面，根据ITS模型的公式算法，利用重叠保留法，对输入信号运算后模拟出信号时延展宽；
通过写入参数补正的方法，对输入信号进行信号校正；
利用直接数字合成技术，实现数字信号的多普勒扩展和频移，从而得到合成信号。
本发明的有益效果是：通过设置FPGA主控电路和DSP数字处理模块，能够利用高斯曲线拟合ITS时延功率分布函数的方法进行信道建模分析，并基于FFT和IFFT变换分解和设计信道响应的方式来实现ITS信道模拟器的对信道的模拟仿真，同时，通过设置双口RAM控制电路，能够实现FPGA主控电路和DSP数字处理模块的高速数据传输，提高信道模拟器的模拟效率，此外，通过设置差分放大电路，能够对共模信号起到很强的抑制作用，而对差模信号起到放大作用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种基于ITS模型的信道模拟器中电源电路的电路示意图；
图2为本发明一种基于ITS模型的信道模拟器中双向电压转换电路的电路示意图；
图3为本发明一种基于ITS模型的信道模拟器中差分放大电路的电路示意图；
图4为本发明一种基于ITS模型的信道模拟器中AD转换电路的电路示意图；
图5为本发明一种基于ITS模型的信道模拟器中FPGA主控电路的电路示意图；
图6为本发明一种基于ITS模型的信道模拟器中DSP数字处理模块的电路示意图；
图7为本发明一种基于ITS模型的信道模拟器中双口RAM控制电路的电路示意图；
图8为本发明一种基于ITS模型的信道模拟器中控制通信电路的电路示意图；
图9为本发明一种基于ITS模型的信道模拟器中DA转换电路的电路示意图；
图10为本发明一种基于ITS模型的信道模拟器中单端转差分电路的电路示意图；
图11为本发明一种基于ITS模型的信道模拟器中RS232电路的电路示意图；
图12为本发明一种基于ITS模型的信道模拟器中RS422电路的电路示意图；
图13为本发明一种基于ITS模型的信道模拟器中滤波电路的电路示意图；
图14为本发明一种模拟方法中FPGA主控电路和DSP数字处理模块的信号处理流程图。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
参考图1-14，一种基于ITS模型的信道模拟器，包括电源模块、输入模块、处理模块和输出模块，所述电源模块用于给所述输入模块、处理模块和输出模块提供电压，包括电源电路和双向电压转换电路，所述输入模块用于对输入信号进行放大和转换，包括差分放大电路和AD转换电路，所述处理模块用于对放大后的输入信号进行模拟和合成处理，并对输出模块输出进行控制，包括FPGA主控电路、DSP数字处理模块、双口RAM控制电路和控制通信电路，所述输出模块用于对处理后的信号进行转换和输出，包括DA转换电路、单端转差分电路、RS232电路和RS422电路。
在本实施例中，通过设置FPGA主控电路和DSP数字处理模块，能够利用高斯曲线拟合ITS时延功率分布函数的方法进行信道建模分析，并基于FFT和IFFT变换分解和设计信道响应的方式来实现ITS信道模拟器的对信道的模拟仿真，同时，通过设置双口RAM控制电路，能够实现FPGA主控电路和DSP数字处理模块的高速数据传输，提高信道模拟器的模拟效率，此外，通过设置差分放大电路，能够对共模信号起到很强的抑制作用，而对差模信号起到放大作用。
优选的，所述输出模块还包括滤波电路，所述滤波电路用于对经过所述DA转换电路转换的信号进行滤波处理。
在本实施例中，通过设置滤波电路，能够实现滤波作用，进一步滤除产生的噪声，从而提高模拟效果。
优选的，所述电源电路包括AMS1084-33芯片及其外围电路，所述双向电压转换电路包括txs0108芯片及其外围电路。
在本实施例中，AMS1084-33芯片及其外围电路用于提供3.3V电压，txs0108芯片及其外围电路用于将3.3V电压转换成1.8V输出。
优选的，所述差分放大电路包括AD8137芯片及其外围电路，所述AD转换电路包括AD7609芯片及其外围电路。
在本实施例中，差分放大电路工作原理：当差分信号输入时，经过差分放大电路上的AD8137芯片进行模拟信号的放大，达到对共模信号起到很强的抑制作用，而对差模信号起到放大作用；AD转换电路工作原理：1路的模拟信号经过AD7609芯片转换成数字信号，送入到FPGA主控电路进行数字处理。
优选的，所述FPGA主控电路包括FPGA芯片及其外围电路，所述DSP数字处理模块包括第一DSP芯片及其外围电路、第二DSP芯片及其外围电路、第三DSP芯片及其外围电路和第四DSP芯片及其外围电路，所述双口RAM控制电路包括IDT70V24芯片及其外围电路，所述控制通信电路包括HR911105A芯片及其外围电路、USR-TCP232-S芯片及其外围电路和W25Q64芯片及其外围电路。
在本实施例中，FPGA主控电路工作原理：经过AD转换后的数字信号进入FPGA主控电路，经过FPGA芯片EP3C40软件算法进行第一次处理后，送出到DSP数字处理模块进行信号的二次处理；DSP数字处理模块工作原理：经过FPGA处理后的数字信号，输入到DPS模块，经过DSP模块软件算法进行二次信号处理；双口RAM控制电路工作原理：通过FPGA主控电路和DSP模块双向控制双口RAM芯片IDT_70V24进行双向读写数据，从而实现FPGA与DSP之间实现数据的高速传输与交互；控制通信电路工作原理：通过FPGA芯片，对RS232和RS422通信进行控制。
优选的，所述DA转换电路包括DAC8718芯片及其外围电路，所述单端转差分电路包括AD8137芯片及其外围电路，所述RS232电路包括MAX3232ESE芯片及其外围电路，所述RS422电路包括MAX3490芯片及其外围电路。
在本实施例中，DA转换电路工作原理：1路经过数字处理后的数字信号经过DA芯片DAC8718转换成模拟信号，送入到滤波电路进行处理；单端转差分电路工作原理：滤波后的1路数字信号，经过芯片AD8137把单端信号转换成差分信号，输出到设备外；RS232电路工作原理：经过芯片MAX3490把TTL电平转换成422通信输出；RS232电路工作原理：经过芯片MAX3232把TTL电平转换成232通信输出。
优选的，所述滤波电路包括MAX261芯片及其外围电路。
在本实施例中，滤波电路工作原理：经过DA转换后的1路模拟信号，输入到MAX261芯片进行硬件滤波处理，每个滤波芯片处理2路模拟信号的滤波，进一步滤除产生的噪声。
一种模拟方法，所述方法应用上述任意一种基于ITS模型的信道模拟器，具体包括：
输入信号输入到差分放大电路进行输入信号的放大；
AD转换电路对放大后的输入信号进行转换，得到数字信号；
FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，并通过双口RAM控制电路将虚部信号和实部信号传输至DSP数字处理模块中；
DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，并通过双口RAM控制电路将合成信号传输至FPGA主控电路中；
FPGA主控电路将合成信号发送至DA转换电路进行信号转换，得到模拟信号；
单端转差分电路将模拟信号转换成差分信号；
FPGA主控电路通过控制通信电路控制RS232电路和RS422电路将差分信号进行通信输出。
优选的，所述FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，具体包括：
利用FPGA的低通滤波函数库，对输入的数字信号进行低通滤波；
依据希尔伯特函数库对低通滤波后的信号进行希尔伯特变换，得到虚部信号和实部信号。
在本实施例中，数字信号经过FPGA芯片EP3C40进行软件上的数字滤波函数库实现对1路输入信号进行数字处理，FPGA算法处理包括：
(1)利用FPGA的低通滤波函数库，对输入的数字信号进行低通滤波；
(2)使用希尔伯特函数库对滤波后信号进行希尔伯特变换后提供一个90°相位变化的Q虚部信号，与原信号I实部信号共1路信号一起送进DSP模块进行二次处理；
(3)利用M序列生成伪随机数方法，模拟生成高斯白噪声数据，送进DSP模块进行信号合成处理。
优选的，所述DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，具体包括：
对虚部信号和实部信号进行FFT算法，把虚部信号和实部信号从时域信号转移到频域信号处理，根据实际计算出时延功率剖面，根据ITS模型的公式算法，利用重叠保留法，对输入信号运算后模拟出信号时延展宽；
通过写入参数补正的方法，对输入信号进行信号校正；
利用直接数字合成技术，实现数字信号的多普勒扩展和频移，从而得到合成信号。
在本实施例中，DSP数字处理模块主要负责对FPGA处理后的I、Q信号进行二次处理，DSP算法处理具体包括：
(1)通过对输入的I、Q实部虚部信号进行FFT算法，把信号从时域信号转移到频域信号处理，根据实际计算出时延功率剖面Pn，根据ITS模型的公式算法，利用重叠保留法，对输入信号运算后模拟出信号时延展宽；
(2)通过写入参数补正的方法，对输入信号进行信号校正，减少信号零漂现象；
(3)利用直接数字合成技术(DDS)，通过编写的查表法，根据相关的信号处理公式，编写正交调制的算法，实现数字信号的多普勒扩展和频移，从而实现瑞丽衰落的过程，包括模拟信号路径的衰减、多普勒效应等，处理完成的数字信号回传给FPGA进行输出。
以上所述仅为本发明的较佳实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于ITS模型的信道模拟器，其特征在于，包括电源模块、输入模块、处理模块和输出模块，所述电源模块用于给所述输入模块、处理模块和输出模块提供电压，包括电源电路和双向电压转换电路，所述输入模块用于对输入信号进行放大和转换，包括差分放大电路和AD转换电路，所述处理模块包括FPGA主控电路、DSP数字处理模块、双口RAM控制电路和控制通信电路，所述FPGA主控电路用于对数字信号进行希尔伯特变换处理，并通过所述控制通信电路对所述输出模块进行通信输出控制，所述双口RAM控制电路用于实现FPGA主控电路和DSP数字处理模块之间的信号传输，所述DSP数字处理模块用于对FPGA主控电路进行信号合成处理，通过所述FPGA主控电路和DSP数字处理模块，能够利用高斯曲线拟合ITS时延功率分布函数的方法进行信道建模分析，并基于FFT和IFFT变换分解和设计信道响应的方式来实现ITS信道模拟器的对信道的模拟仿真，所述输出模块用于对处理后的信号进行转换和输出，包括DA转换电路、单端转差分电路、RS232电路和RS422电路。
2.根据权利要求1所述的一种基于ITS模型的信道模拟器，其特征在于，所述输出模块还包括滤波电路，所述滤波电路用于对经过所述DA转换电路转换的信号进行滤波处理。
3.根据权利要求2所述的一种基于ITS模型的信道模拟器，其特征在于，所述电源电路包括AMS1084-33芯片及其外围电路，所述双向电压转换电路包括txs0108芯片及其外围电路。
4.根据权利要求3所述的一种基于ITS模型的信道模拟器，其特征在于，所述差分放大电路包括AD8137芯片及其外围电路，所述AD转换电路包括AD7609芯片及其外围电路。
5.根据权利要求4所述的一种基于ITS模型的信道模拟器，其特征在于，所述FPGA主控电路包括FPGA芯片及其外围电路，所述DSP数字处理模块包括第一DSP芯片及其外围电路、第二DSP芯片及其外围电路、第三DSP芯片及其外围电路和第四DSP芯片及其外围电路，所述双口RAM控制电路包括IDT70V24芯片及其外围电路，所述控制通信电路包括HR911105A芯片及其外围电路、USR-TCP232-S芯片及其外围电路和W25Q64芯片及其外围电路。
6.根据权利要求5所述的一种基于ITS模型的信道模拟器，其特征在于，所述DA转换电路包括DAC8718芯片及其外围电路，所述单端转差分电路包括AD8137芯片及其外围电路，所述RS232电路包括MAX3232ESE芯片及其外围电路，所述RS422电路包括MAX3490芯片及其外围电路。
7.根据权利要求6所述的一种基于ITS模型的信道模拟器，其特征在于，所述滤波电路包括MAX261芯片及其外围电路。
8.一种模拟方法，其特征在于，所述方法应用权利要求1-7中任意一项基于ITS模型的信道模拟器，具体包括：
输入信号输入到差分放大电路进行输入信号的放大；
AD转换电路对放大后的输入信号进行转换，得到数字信号；
FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，并通过双口RAM控制电路将虚部信号和实部信号传输至DSP数字处理模块中；
DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，并通过双口RAM控制电路将合成信号传输至FPGA主控电路中；
FPGA主控电路将合成信号发送至DA转换电路进行信号转换，得到模拟信号；
单端转差分电路将模拟信号转换成差分信号；
FPGA主控电路通过控制通信电路控制RS232电路和RS422电路将差分信号进行通信输出；
其中，所述FPGA主控电路对数字信号进行处理，得到虚部信号和实部信号，具体包括：
利用FPGA的低通滤波函数库，对输入的数字信号进行低通滤波；
依据希尔伯特函数库对低通滤波后的信号进行希尔伯特变换，得到虚部信号和实部信号；
利用M序列生成伪随机数方法，模拟生成高斯白噪声数据，送进DSP模块进行信号合成处理；
所述DSP数字处理模块对虚部信号和实部信号进行信号合成处理，得到合成信号，具体包括：
对虚部信号和实部信号进行FFT算法，把虚部信号和实部信号从时域信号转移到频域信号处理，根据实际计算出时延功率剖面，根据ITS模型的公式算法，利用重叠保留法，对输入信号运算后模拟出信号时延展宽；
通过写入参数补正的方法，对输入信号进行信号校正；
利用直接数字合成技术，通过编写的查表法，根据相关的信号处理公式，编写正交调制的算法，实现数字信号的多普勒扩展和频移，从而得到合成信号。
CN202211056697.5A 2022-08-31 2022-08-31 一种基于its模型的信道模拟器及模拟方法 Active CN115473588B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211056697.5A CN115473588B (zh) 2022-08-31 2022-08-31 一种基于its模型的信道模拟器及模拟方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211056697.5A CN115473588B (zh) 2022-08-31 2022-08-31 一种基于its模型的信道模拟器及模拟方法

Publications (2)

Publication Number Publication Date
CN115473588A CN115473588A (zh) 2022-12-13
CN115473588B true CN115473588B (zh) 2023-08-18

Family

ID=84369277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211056697.5A Active CN115473588B (zh) 2022-08-31 2022-08-31 一种基于its模型的信道模拟器及模拟方法

Country Status (1)

Country Link
CN (1) CN115473588B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262303A (zh) * 2008-04-18 2008-09-10 成都途筏达科技有限公司 一种新型误码率测量装置
CN202334537U (zh) * 2011-09-05 2012-07-11 张庆国 水声信号处理系统
CN106506104A (zh) * 2016-12-01 2017-03-15 中国电子科技集团公司第四十研究所 一种手持式无线信道模拟装置
CN107800497A (zh) * 2017-10-31 2018-03-13 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 一种适用于宽带短波通信的信道模拟方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110971314B (zh) * 2019-12-06 2021-03-30 武汉大学 一种多路输入多路输出的无线信道监测与模拟装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262303A (zh) * 2008-04-18 2008-09-10 成都途筏达科技有限公司 一种新型误码率测量装置
CN202334537U (zh) * 2011-09-05 2012-07-11 张庆国 水声信号处理系统
CN106506104A (zh) * 2016-12-01 2017-03-15 中国电子科技集团公司第四十研究所 一种手持式无线信道模拟装置
CN107800497A (zh) * 2017-10-31 2018-03-13 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 一种适用于宽带短波通信的信道模拟方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于α稳定分布的短波宽带信道模拟器实现;李迎辉;巩克现;孟祥玉;;电子科技(第02期);全文 *

Also Published As

Publication number Publication date
CN115473588A (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
CN204119227U (zh) 智能电表载波通信模块测试模拟器
CN108234031A (zh) 用于测量被测装置的发射器单元的特性的方法、测试系统和射频装置
Baylis et al. Going nonlinear
CN101650421B (zh) 一种机载多普勒导航雷达中频信号模拟方法
CN109061581A (zh) 一种线性调频信号的雷达目标距离精确模拟装置和方法
US8615206B2 (en) Method and system for a radio transmission emulator
CN104202067A (zh) 智能电表载波通信模块测试模拟器
CN112213745A (zh) 基于gpu的卫星上注接收处理机模拟器
JP3730961B2 (ja) チャンネル・シミュレーションの実行方法及びチャンネル・シミュレータ
CN105099588B (zh) 航空通信系统干扰传播信道模拟装置及方法
CN104615042A (zh) 一种基于PXIe总线的小型化多功能信号源装置
CN111654311A (zh) 一种电力线载波仿真运行测试系统及其方法
CN106374975A (zh) 一种基于多端口的数字化电力线信道模拟设备及模拟方法
Zhu et al. RF power amplifier behavioral modeling using Volterra expansion with Laguerre functions
CN115473588B (zh) 一种基于its模型的信道模拟器及模拟方法
CN109783418A (zh) 一种宽频带信号高速采集与波形存储分析系统
CN114189413B (zh) 一种基于fpga的多载波宽带数字预失真装置
TW200302635A (en) Method for implementing a communication transceiver impairment emulator
CN102684746A (zh) 一种电力线载波窄带信号传输特性调整方法及装置
CN115333648B (zh) 一种基于watterson模型的信道模拟器及模拟方法
CN104237580A (zh) 一种产生am调幅信号的测量装置
CN205156926U (zh) 用于金属振动陀螺的数字差分信号检测电路
DE502005007434D1 (de) Verfahren für die Ansteuerung eines EER-Leistungsverstärkers für digitale Übertragung
Comberiate et al. Modeling I/O buffers using X-parameters
CN207396627U (zh) 一种同频抗干扰测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant