CN101262303A - 一种新型误码率测量装置 - Google Patents

Abstract

本发明提供一种通信设备的误码率测量装置，由可编程处理设备1、用户控制软件和信号处理硬件平台3组成。该装置将误码测试与信道模拟融为一体，并利用可编程器件和/或可编程设备，大大简化了硬件实现的复杂度和生产难度，同时解决了普通误码率测量装置由于缺少信道模拟功能，在信道模拟环境中测试误码时还需增加信道模拟器从由使操作烦琐且硬件资源浪费的问题。在该发明中还提供了一种信道参数的快速配置方法，该方法通过在可编程处理设备的人机接口界面上设置参数和PCI总线传输方法使模拟信道可以根据用户的需要快速任意改变。

Description

一种新型误码率测量装置

技术领域

本发明涉及电子测量技术领域，特别涉及一种通信设备的误码率测量装置。

背景技术

误码率是衡量数据在规定时间内数据传输准确性的指标，也是反映数据传输设备(收、发信机)及信道工作质量的一个重要指标，其大小由通路的系统特性和信道质量决定。要定量的了解系统的运行质量，就需要对其误码率进行测量。误码率的测量是通过一种称之为误码率测量仪完成的。

误码率测量方法通常有两种测试场景，一种是在实际信道测量，另一种是在模拟信道中测量。实际信道测量方法虽然真实可靠，但往往需要花费大量人力、物力，耗资巨大，全部采用此方法往往使研究开发单位难以承受。因此，在实际信道测试之前往往采用模拟信道进行测量。模拟信道通常就是一个信道模拟器。

市面上以及公开发表的文章或专利中分别出现或报道了误码率测量仪和信道模拟器。

传统的误码率测量仪一般由测试码产生器、接收电路、输出电路、同步电路以及显示屏、误码检测电路、计数器等模块组成，每个部分都是通过硬件设计完成，并且没有信道模拟功能。用传统误码仪在模拟信道场景中对通信设备进行误码测量时，还需要增加信道模拟器。

可见，使用传统误码率测量仪进行误码测量存在以下缺点：1、由于传统测量仪的内部各部分都是用硬件电路去实现的，其扩展性不强，适用性也受到限制；2、在信道模拟场景中对通信设备进行测量时，必须增加信道模拟器，也就是说此时信道的模拟功能和误码率的测量功能是用分开的两个设备实现的，这会造成硬件资源的浪费，同时也造成使用时连接的繁琐。

传统的信道模拟器一般又没有误码测量功能，可见，仅用信道模拟器也是不能完成误码测量的。

另外，在有关信道模拟器的专利中，例如2005年11月30号公开的专利《基带多径衰落信道模拟器》，信道参数通过软件界面输入计算机后，通过串口或其他通信接口传到信道模拟器的参数变换单元，由参数变换单元将收到的数据转换为控制参数信号，然后下载到FPGA内，其参数配置处理过程如图4所示。整个信道参数的配置比较复杂，无法快速的实现对信道参数的实时修改。

发明内容

针对传统误码率测量方法是利用误码率测量仪和信道模拟器组合测试，造成操作繁琐、硬件资源浪费的问题，本发明提供了一种具有信道模拟功能和误码率测量功能组合在一起的误码率测量仪，本误码率测量仪利用可编程硬件平台进行设计实现，使信道模拟功能和误码率测量功能在硬件实现上融为一体。同时本发明还针对传统的通过计算机串口的信道配置方法速度慢的问题提供一种通过PCI(Peripheral Component Interconnection，外设组件互连标准)总线对信道模拟单元的信道参数的快速实时配置方法。

为了实现上述目的，本发明具体是这样实现的：本发明主要由可编程处理设备1、用户控制软件和信号处理硬件平台3组成，如图1所示，其中：

所述的可编程处理设备1是一种由操作系统(其中也包括各种嵌入式操作系统)和硬件平台、存储器、可与外部连接的输入输出接口以及部分应用软件组成的设备，特别地，还带有PCI总线，因此所述的可编程处理设备既可以是计算机，也可以是利用可编程处理器等元件设计的具有人机接口的专用控制设备；

所述的用户控制软件安装在可编程处理设备中，用于配置信道模拟单元的信道参数以及误码测量处理(包括产生误码测试数据，控制信号处理硬件平台3工作，接收通过信道传输后的数据，误码计算)，其功能如图6所示；

所述的信号处理硬件平台3包括射频接收转换单元4、模数转换模块5、信道模拟单元6、控制模块7、PCI总线控制芯片8、数模转换模块9和射频发射转换单元10，其中射频接收转换单元4、模数转换模块5、控制模块7、数模转换模块9、射频发射转换单元10都分别有一个输入端口和一个输出端口；信道模拟单元6有四个与外部相连的连接口，分别是A/D数据传输连接口、本地数据连接口、配置控制接口、D/A数据传输连接口；PCI总线控制芯片8有三个与外部相连的连接口，分别是数据连接口、地址及控制连接口、总线接口连接口；

所述的信号处理硬件平台3各部分之间的连接关系为：射频接收转换单元4的输出端口与模数转换模块5的输入端口相连，模数转换模块5的输出端口与信道模拟单元6的A/D数据传输连接口相连，信道模拟单元6的本地数据连接口与PCI总线控制芯片8的数据连接口相连，PCI总线控制芯片8的总线接口连接口通过PCI总线与可编程处理设备1的PCI总线接口相连，PCI总线控制芯片8的地址及控制连接口与控制模块7的输入端口相接，控制模块7的输出端口与信道模拟单元6的配置控制接口相连，信道模拟单元6的D/A数据传输连接口与数模转换模块9的输入端口相连，数模转换模块9的输出端口再与射频发射转换单元10的输入端口相连；

所述的信号处理硬件平台3的信号处理过程为：射频接收转换单元4将收到的射频信号变换为基带模拟信号，上述基带模拟信号经模数转换模块5转换为基带数字信号，上述基带数字信号在信道模拟单元6进行位数转换后，由控制模块7和PCI总线控制芯片8控制对上述位数转换后的基带数字信号进行采集，采集的信号先由PCI总线送到可编程处理设备1内存储和分析，然后在控制模块7和PCI总线控制芯片8的控制下，上述采集信号又由PCI总线回放送至信道模拟单元6，上述被回放到信道模拟单元6的采集信号经过信道模拟单元6的位数转换和信道模拟处理后由数模转换模块9转换为基带模拟信号，最后，射频发射转换单元10将上述基带模拟信号转换为与原信号同带宽的射频信号；

所述的射频接收转换单元4将接收到的射频信号通过变频和滤波转换成基带模拟信号，它可以由模拟带通滤波器、混频器、模拟低通滤波器、可变增益放大器等器件顺序连接实现，也可以选用参数适当的现有的器件产品，总之它是一种设计方法都比较成熟的单元或器件；

所述的信道模拟单元6可以用可编程器件实现，如FPGA、DSP等，通过实现各种信道模型算法来实现对实际信道的模拟，信道模型算法是可以在现有文献里查阅到的；

所述的控制模块7主要用于本地总线仲裁、地址译码和时序控制，并协助PCI总线控制芯片8完成可编程处理设备1与信道模拟单元6之间的通信；

所述的射频发射转换单元10是将基带模拟信号转变为射频信号，既可以由模拟低通滤波器、混频器、模拟带通滤波器顺序连接而成，也可以选用参数适当的现有的器件产品，总之它是一种设计方法都比较成熟的单元或器件。

本发明的信道模拟单元由用户根据需求通过对可编程处理器选择或输入参数，将模拟信道配置成各种类型或参数可变的虚拟信道环境。当模拟信道采用FPGA实现时，安装在可编程处理器中的用户控制软件将用户输入的参数通过一个处理过程生成FPGA配置文件，然后由PCI总线传到信道模拟单元，实现对信道模拟单元FPGA的重新配置，该过程如图5所示，包括以下步骤：

步骤1：用户控制软件控制可编程处理设备读取界面上用户输入的参数，由控制软件动态生成名为data2mem的可执行程序所要求的格式的一个后缀名为mem的二进制数据文件和一个后缀名为bmm的地址文件。

步骤2：可编程处理设备运行名为data2mem的可执行程序，通过所述后缀名为mem的二进制数据文件提供的数据和所述的后缀名为bmm的地址文件提供的地址以及存放在可编程处理设备的FPGA初始比特配置文件生成一个新的FPGA比特配置文件。

所述的data2mem的可执行程序是由Xilinx ISE编译环境提供的，但可将此程序单独存储在可编程处理设备内，无需安装Xilinx ISE编译环境。

所述的FPGA初始比特配置文件在Xilinx ISE编译环境里生成，然后复制到可编程处理设备内，用于初始化FPGA、生成逻辑单元以及完成内部信号的布局布线。

步骤3：用户控制软件程序将所述的新的FPGA比特配置文件通过PCI总线传到FPGA中，完成对FPGA重新配置，从而产生新的信道。

本发明的有益效果和实质

由于本发明将误码率测量功能和信道模拟功能合为一体，只需一台本发明所构成的设备就可对待测设备进行误码率的测量，避免了使用的繁琐。

又由于本误码率测量仪利用可编程硬件平台进行设计实现，使信道模拟功能和误码率测量功能在硬件实现上融为一体，同时许多功能通过软件实现，因此大大节省了硬件成本，且具有更好的扩展性和灵活性。

本发明还涉及一种通过PCI总线对信道参数进行配置的方法，与一般信道模拟器采用串口传输输入参数然后进行配置的方法相比，能够更方便、更快速、更灵活地完成对信道模型的更换。

附图说明

图1为本发明提出的信号处理硬件平台组成结构或原理图；

图2为本发明的一个实施例；

图3是实施例中用FPGA实现的信道模块中的软件功能结构；

图4为传统信道模拟器信道参数配置处理方法；

图5为本发明提出的信道模拟单元信道参数配置处理方法；

图6为用户控制软件的主流程图；

图7为实施例中用户控制软件的信道参数配置处理流程；

图8为待测设备为接收信道与发送信道不是同一信道时，用户控制软件的误码测量处理流程；

图9为待测设备是接收信道与发送信道为同一个信道时，用户控制软件的误码测量处理流程。

其中，1是可编程处理设备；3是信号处理硬件平台；4是射频接收转换单元；5是模数转换模块；6是信道模拟单元；7是控制模块；8是PCI总线控制芯片；9是数模转换模块；10是射频发射转换单元；11是输入模拟带通滤波器；12是输入混频器；13是输入模拟低通滤波器；14是可变增益运算放大器；15是模数转换器AD9254；16是信道模拟FPGA芯片；17是CPLD控制模块；18是计算机；19是PCI9054接口芯片；20是数模转换器AD9744；21是输出模拟低通滤波器；22是输出混频器；23是输出模拟带通滤波器；24是数字频率合成器AD9858；26是A/D传输数据线；27是控制信号线；28是命令编码信号；29是状态编码信号；30是本地地址总线；31是本地控制总线；32是PCI总线；33是本地数据总线；34是D/A传输数据线；35是正弦波产生器；36是大尺度衰落单元；37是多径延时及增益处理单元；38是复高斯信号产生器；39是多普勒频扩及莱斯衰落处理单元；40是多径叠加单元；41是噪声产生器。

具体实施方式

图2所示的实施利中，可编程处理设备采用一台计算机18来实现；用户控制软件(图6所示其流程)安装在计算机18中，该软件含有配置信道模拟单元的信道参数，误码计算处理(包括产生误码测试数据，接收通过信道传输后的数据，误码计算)，以及其它相关的控制处理等功能；同时，在计算机18中还配置了一个名为data2mem的可执行程序和FPGA的初始比特配置文件。

信号处理硬件平台由输入模拟带通滤波器11、输入混频器12、输入模拟低通滤波器13、可变增益运算放大器14、AD9254模数转换器15、信道模拟FPGA芯片16、CPLD控制模块17、计算机18、PCI9054接口芯片19、AD9744数模转换器20、输出模拟低通滤波器21、输出混频器22、输出带通滤波器23、AD9858数字频率合成器24和一些外围控制电路组成。其中，输入模拟带通滤波器11、输入混频器12、模拟低通滤波器13和可变增益运算放大器14构成了图1中的射频接收转换单元4；输出模拟低通滤波器21、输出混频器22和输出模拟带通滤波器23共同构成了图1中的射频发射转换单元10；AD9858数字频率合成器24用于产生输入混频器12和输出混频器22所需的正弦混频信号。

本信号处理硬件平台首先将收到的由待测设备送出的射频信号通过输入模拟带通滤波器11、输入混频器12、模拟低通滤波器13和可变增益运算放大器14构成的射频接收转换单元4变换为基带信号，接着AD9254模数转换器15将上述基带信号转变成14bit的数字信号，通过14位位宽的A/D传输数据线26传到信道模拟FPGA芯片16。信号采集时，上述14bit的数字信号需要在信道模拟FPGA芯片16内转换成满足PCI总线32传输位宽要求的数字信号；信号回放时，由PCI总线32和本地数据总线33传回的数字信号也需要先在信道模拟FPGA芯片16内转换成14bit的数字信号再进行信道模拟。经过信道模拟FPGA芯片16信道模拟处理的数字信号通过14位位宽的D/A传输数据线34传到AD9744数模转换器20，数模转换后由输出模拟低通滤波器21、输出混频器22和输出模拟带通滤波器23组成的射频发射转换单元10将其还原为输入信号带宽的射频信号。

在图2所示的实施利中，PCI9054接口芯片19通过32位宽的本地数据总线33与信道模拟FPGA芯片16的本地数据连接口相连，同时又通过本地控制总线31和32位宽的本地地址总线30与CPLD控制模块17的输入端口相连，PCI9054接口芯片19用于将复杂的PCI总线上的时序转换为相对简单的本地总线时序，CPLD控制模块17负责仲裁本地总线并对本地地址进行译码。本地总线包括本地数据总线33、本地地址总线30和本地控制总线31。在计算机18通过PCI总线32对信道模拟FPGA芯片16进行配置时，CPLD控制模块17通过控制信号线27实现对信道模拟FPGA芯片16的时序控制和获得配置过程的状态显示。由CPLD控制模块17与信道模拟FPGA芯片16的用户I/O口定义的命令编码信号28和状态编码信号29在数据采集和数据回放时使用，其中，命令编码信号28负责在数据采集或数据回放开始时向信道模拟FPGA芯片16发出启动命令，结束时发出结束命令；状态编码信号29负责在数据采集或数据回放时监控系统状态，在必要时给出状态指示，并将系统状态通知计算机18。

图2所示的实施利中的信道模型是通过FPGA编程实现的，信道模型算法采用典型的抽头延时模型，并结合了国际上最权威的宽带短波信道模型ITS模型，通过改变参数来模拟各种信道环境。

图3是图2所示实施例中用采用FPGA实现信道模拟单元的软件功能模块结构，包括正弦波产生器35、大尺度衰落单元36、多径延时及增益处理单元37、复高斯信号产生器38、多普勒频扩及莱斯衰落处理单元39、多径叠加单元40以及噪声产生器41。

FPGA对信号的处理流程为：输入信号先在大尺度衰落单元36乘上衰落增益，然后经多径延时及增益处理单元37对各条路径的信号进行延时，并乘上路径增益，接着多普勒频扩及莱斯衰落处理单元39对经过延时和增益处理的各路径信号进行频扩和莱斯衰落处理，处理后的各路径信号经多径叠加单元40叠加之后，再与噪声产生器41产生的噪声相加便得到输出信号。

图5给出了一个具体的信道参数配置处理方法实例，该实施例在图7所示的流程图中得以实施。

图8给出了待测设备为接收信道与发送信道不是同一信道时，用户控制软件的误码测量处理方法，该方法的处理过程为：

一步：用户控制软件产生误码测试数据，将所产生的测试数据存储在计算机18里，以此数据作为误码测试的原始数据，同时通过计算机18串口输入到待测设备；

二步：用户控制软件对信号处理硬件平台3发出控制指令，以指示信号处理硬件平台3接收从发送信道发出的信号；

三步：计算机18串口接收待测设备接收信道输出的数据信号，直至接收完毕；

四步：控制软件读取第一步存储在计算机18里的原始数据，将原始数据与第五步接收到的数据进行比对得到误码率。

图9给出了待测设备是接收信道与发送信道为同一个信道时，用户控制软件的误码测量处理方法，该方法的处理过程为：

一步：用户控制软件产生误码测试数据，将所产生的测试数据存储在计算机18里，以此数据作为误码测试的原始数据，同时通过计算机18串口输入到待测设备；

二步：用户控制软件对信号处理硬件平台3发出控制指令，以指示信号处理硬件平台3接收从发送信道发出的信号；

三步：用户控制软件通过PCI总线32接收经过信号处理硬件平台3射频接收转换、模数转换和位数变换等后的信号，并将所接收的数据存储到计算机18里；

四步：用户控制软件将第三步中存储到的数据读出并通过PCI总线32以及本地数据总线33送到信号处理硬件平台3的信道模拟单元6或16；

五步：用户控制软件从计算机18串口接收待测设备接收信道输出的数据，直至接收完毕；

六步：用户控制软件读取第一步存储在计算机18里的原始数据，将原始数据与第五步接收到的数据进行比对得到误码率。

其中：三步和四步是为了解决接收信道与发送信道为同一信道从而造成发/收信号不能同时处理，需要等待发送测试数据发送完后再接收数据的问题。

模拟信道参数配置可以有三种方式，分别是内置场景方式、环境自定义方式和完全自定义方式。内置场景方式通过选择典型场景自动生成信道参数，其典型场景来自于国内外文献中经典的场景实测信息。环境自定义方式是先由用户先选择模拟环境，包括短波天波、短波地波和超短波；再输入信道参数生成，包括通信频率，有无莱斯，通信距离，收发端经度、纬度，天线极化方向，地势特征，收发天线高度等。完全自定义方式完全由用户输入各个信道参数，包括各条路径(最多可设置六条路径)的延时、增益、频扩、频移、多普勒谱类型，大尺度衰落增益，噪声的类型、因子、频率。

尽管上面参照附图用实例说明了本发明，但本发明不限于上述实例，在不违背本发明的权利要求书中所公开的发明思想范围内，相关领域的技术人员可以用各种方式修改本发明。

Claims (8)

1、一种新型误码率测量装置，由可编程处理设备1、用户控制软件2和信号处理硬件平台3组成，其中：

所述的可编程处理设备1是一种由操作系统和硬件平台、存储器、可与外部连接的输入输出接口以及部分应用软件组成的设备，特别地还带有PCI总线，如计算机；

所述的用户控制软件2安装在可编程处理设备中，用于配置信道模拟单元的信道参数，误码测量控制以及误码测量处理；

所述的信号处理硬件平台3包括射频接收转换单元4、模数转换模块5、信道模拟单元6、控制模块7、PCI总线控制芯片8、数模转换模块9和射频发射转换单元10，其中射频接收转换单元4、模数转换模块5、控制模块7、数模转换模块9、射频发射转换单元10都分别有一个输入端口和一个输出端口；信道模拟单元6有四个与外部相连的连接口，分别是A/D数据传输连接口、本地数据连接口、配置控制接口、D/A数据传输连接口；PCI总线控制芯片8有三个与外部相连的连接口，分别是数据连接口、地址及控制连接口、总线接口连接口；

所述的信号处理硬件平台3各部分之间的连接关系为：射频接收转换单元4的输出端口与模数转换模块5的输入端口相连，模数转换模块5的输出端口与信道模拟单元6的A/D数据传输连接口相连，信道模拟单元6的本地数据连接口与PCI总线控制芯片8的数据连接口相连，PCI总线控制芯片8的总线接口连接口通过PCI总线与可编程处理设备1的PCI总线接口相连，PCI总线控制芯片8的地址及控制连接口与控制模块7的输入端口相接，控制模块7的输出端口与信道模拟单元6的配置控制接口相连，信道模拟单元6的D/A数据传输连接口与数模转换模块9的输入端口相连，数模转换模块9的输出端口再与射频发射转换单元10的输入端口相连，

所述的信道模拟单元6是用可编程器件通过编程实现，所述的编程是对各种信道模型的算法进行编程，可编程器件可以是FPGA、DSP等。

2、根据权利要求1所述的一种新型误码率测量装置，其特征在于所述的可编程处理设备既可以是计算机，也可以是利用可编程处理器等元件设计的具有人机接口的专用控制设备。

3、根据权利要求1所述的一种新型误码率测量装置，其特征在于所述的射频接收转换单元4可以由模拟带通滤波器11、混频器12、模拟低通滤波器13、可变增益放大器14等器件顺序连接实现；也可以选用参数适当的现有的产品。

4、根据权利要求1所述的一种新型误码率测量装置，其特征在于所述的射频发射转换单元10可以由模拟低通滤波器21、混频器22、模拟带通滤波器23顺序连接实现；也可以选用参数适当的现有产品。

5、根据权利要求1所述的一种新型误码率测量装置，其特征在于实现所述信道模拟单元6的可编程器件里的软件功能模块结构由正弦波产生单元26、大尺度衰落单元27、多径延时及增益处理单元28、复高斯信号产生器29、多普勒频扩及莱斯衰落处理单元30、多径叠加单元31以及噪声产生器32组成；软件流程为：输入信号先在大尺度衰落单元27乘上衰落增益，然后经多径延时及增益处理单元28对各条路径的信号进行延时，并乘上路径增益，接着多普勒频扩及莱斯衰落处理单元30对经过延时和增益处理的各路径信号进行频扩和莱斯衰落处理，处理后的各路径信号经多径叠加单元31叠加之后，再与噪声产生器32产生的噪声相加便得到输出信号。

6、根据权利要求1所述的一种新型误码率测量装置，其特征在于用户控制软件实现误码测试方法为：

一步：用户控制软件产生误码测试数据，将所产生的测试数据存储在计算机18里，以此数据作为误码测试的原始数据，同时通过计算机18串口输入到待测设备；

二步：用户控制软件对信号处理硬件平台3发出控制指令，以指示信号处理硬件平台3接收从发送信道发出的信号；

三步：计算机18串口接收待测设备接收信道输出的数据信号，直至接收完毕；

四步：控制软件读取第一步存储在计算机18里的原始数据，将原始数据与第五步接收到的数据进行比对得到误码率。

7、根据权利要求1所述的一种新型误码率测量装置，其特征在于用户控制软件实现误码测试方法为：

一步：用户控制软件产生误码测试数据，将所产生的测试数据存储在计算机18里，以此数据作为误码测试的原始数据，同时通过计算机18串口输入到待测设备；

二步：用户控制软件对信号处理硬件平台3发出控制指令，以指示信号处理硬件平台3接收从发送信道发出的信号；

三步：用户控制软件从串口接收经过信号处理硬件平台3处理(包括模数转换、位数变换)后的信号，并将所接收的数据存储到计算机18里；

四步：用户控制软件将第三步中存储到的数据读出并通过PCI总线32以及本地数据总线33送到信号处理硬件平台3的信道模拟单元6或16；

五步：计算机18串口接收待测设备接收信道输出的数据信号，直至接收完毕；

六步：控制软件读取第一步存储在计算机18里的原始数据，将原始数据与第五步接收到的数据进行比对得到误码率。

8、一种用于权利要求1所述一种新型误码率测量装置的信道参数配置方法，该方法用于由FPGA可编程器件实现模拟信道时用户可以根据需要改变信道模型，其特征在于包括以下步骤：

步骤1：用户控制软件控制可编程处理设备读取界面上用户输入的参数，由控制软件动态生成名为data2mem的可执行程序所要求的格式的一个后缀名为mem的二进制数据文件和一个后缀名为bmm的地址文件；

步骤2：可编程处理设备运行名为data2mem的可执行程序，通过所述后缀名为mem的二进制数据文件提供的数据和所述的后缀名为bmm的地址文件提供的地址以及存放在可编程处理设备的FPGA初始比特配置文件生成一个新的FPGA比特配置文件；

所述的data2mem的可执行程序是由Xilinx ISE编译环境提供的，但可将此程序单独存储在可编程处理设备内，无需安装Xilinx ISE编译环境；

所述的FPGA初始比特配置文件在Xilinx ISE编译环境里生成，然后复制到可编程处理设备内，用于初始化FPGA、生成逻辑单元以及完成内部信号的布局布线；

步骤3：用户控制软件程序将所述的新的FPGA比特配置文件通过PCI总线传到FPGA中，完成对FPGA重新配置，从而产生新的信道。

Images