CN104681633B - 具备低漏电高耐压终端结构的台面二极管及其制备方法 - Google Patents

Abstract

本发明提供了一种具备低漏电高耐压终端结构的台面二极管及其制备方法，该台面二极管包括背面衬底、N‑型外延层、阳极有源区P+型层和二极管台面上的复合钝化层，该复合钝化层包括二氧化硅层、多晶硅层和氮化硅层，本发明的制备方法步骤如下：1、制备普通的台面二极管；2、在二极管的上表面生长一层二氧化硅；3、在二氧化硅层上淀积多晶硅，并进行扩磷处理形成多晶硅层；4、在多晶硅层上淀积氮化硅形成氮化硅层；5、在所述氮化硅层和多晶硅层进行刻蚀，得到设定图形的氮化硅层和多晶硅层；6、采用腐蚀工艺对裸露出的二氧化硅层进行腐蚀处理，得到设定图形的二氧化硅层；本发明能够提高器件的性能，工艺实现简单。

Description

具备低漏电高耐压终端结构的台面二极管及其制备方法

技术领域

本发明涉及功率半导体器件技术领域，特别涉及一种具备低漏电高耐压终端结构的台面二极管及其制备方法。

背景技术

半导体器件的性能和稳定性与半导体表面性质有很密切的关系。为了避免周围环境气氛和其他外界因素对半导体器件性能的影响，需要在器件周围加入终端结构。对半导体表面进行终端保护可以减少器件表面的各种电荷、增强器件对外来离子沾污的阻挡能力、控制和稳定半导体表面的电特性、保护器件以及防止器件受到机械和化学损伤。

对于台面结构的二极管尤其需要终端及钝化保护。当台面表面存在正电荷层或负电荷层时，在结的边缘都会引起结表面的空间电荷区扩展，这种扩展达到一定程度会引起表面电场分布的变化，影响了器件的性质，造成击穿电压降低、漏电增大，器件可靠性变差等。为保证器件击穿电压，需要精确控制台面沟槽腐蚀工艺，保证沟槽宽度及深度的一致性。

台面结构二极管最常用终端结构是采用钝化层保护如二氧化硅，但二氧化硅膜是多孔性的结构，因而有它固有的缺点，即缺乏抗碱金属离子的迁移和防止水汽或者其他杂质(如铝，氧等)渗透的能力，往往使器件或电路性能变坏甚至失效。另一种常见的钝化层是氮化硅，氮化硅的优点在于具有高度的化学稳定性、耐腐蚀性及极强阻挡钠离子等杂质离子的作用，但是氮化硅与硅界面应力大，会使硅片产生形变。

发明内容

本发明的目的在于克服现有技术的不足，提供一种具备低漏电高耐压终端结构的台面二极管及其制备方法，该台面二极管采用二氧化硅-掺杂的多晶硅-氮化硅的复合钝化层作为二极管台面上的结构终端，其中掺杂的多晶硅起到场板的作用提高器件的击穿电压，同时能够吸附杂质离子，降低漏电流。采用传统钝化层的台面二极管击穿电压基本在600V以下，本发明的台面二极管的击穿电压到达1000V以上，而反向漏电流可以控制在5μA以下，对于高压二极管来说，本发明能够极大提高器件的性能。

本发明的上述目的通过以下方案实现：

一种具备低漏电高耐压终端结构的台面二极管，包括背面衬底3、N-型外延层2、阳极有源区P+型层1和终端结构，所述终端结构为二极管台面上的复合钝化层，所述复合钝化层包括由下至上依次分布的二氧化硅层4、多晶硅层5和氮化硅层6。

上述的具备低漏电高耐压终端结构的台面二极管，所述二氧化硅层4的厚度为

上述的具备低漏电高耐压终端结构的台面二极管，所述的多晶硅层5为淀积的多晶硅经过扩磷工艺处理形成，其中，所述多晶硅层5的厚度为扩磷工艺处理后的方块电阻为4Ω·cm～20Ω·cm。

上述的具备低漏电高耐压终端结构的台面二极管，所述氮化硅层6的厚度为

一种制备上述的具备低漏电高耐压终端结构的台面二极管的方法，包括如下步骤：

(1)、选取硅外延片作为基材，采用台面工艺加工得到具备台面二极管背面衬底3、台面二极管的N-型外延层2、台面二极管阳极有源区P+型层1的台面二极管；

(2)、在所述台面二极管的上表面生长一层二氧化硅；

(3)、在步骤(2)得到的二氧化硅层上淀积多晶硅，并进行扩磷处理，即在所述二氧化硅层上形成多晶硅层；

(4)、在步骤(3)形成的多晶硅层上淀积氮化硅，形成氮化硅层；

(5)、采用光刻工艺依次在所述氮化硅层和多晶硅层进行刻蚀，得到设定图形的氮化硅层和多晶硅层；

(6)、采用腐蚀工艺对经过步骤(5)处理后裸露出的二氧化硅层进行腐蚀处理，得到设定图形的二氧化硅层。

本发明与现有技术相比，具有以下优点：

(1)、本发明采用二氧化硅-掺杂的多晶硅-氮化硅的复合钝化层作为二极管台面结构的终端，其中掺杂的多晶硅起到场板的作用提高器件的击穿电压，适合制造高压(1000V以上)二极管，同时能够吸附杂质离子，降低漏电流；

(2)、本发明终端结构提高二极管的击穿电压，可以降低对二极管制备中对加工工艺精度的要求，实现工艺简化，并确保二极管的工作性能；

(3)、本发明中设定二氧化硅层的厚度为多晶硅层的厚度为氮化硅层的厚度为该厚度数据为经过了大量试验得到的优选厚度数据，可以有效确保台面二极管的耐高压和低漏电性能。

附图说明

图1为本发明台面二极管的结构示意图；

图2为本发明在台面二极管的台面结构上生长二氧化硅后的结构示意图；

图3为本发明在台面二极管的台面结构上淀积多晶硅并掺杂后的结构示意图。

图4为本发明在台面二极管的台面结构上淀积氮化硅后结构示意图。

图5为本发明的具备低漏电高耐压终端结构的台面二极管的结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细的描述：

本发明提供的一种具备低漏电高耐压终端结构的台面二极管，包括台面二极管背面衬底3、台面二极管的N-型外延层2、台面二极管阳极有源区P+型层1和终端结构，该终端结构为二极管台面上的复合钝化层。

本发明采用的复合钝化层包括由下至上依次分布的二氧化硅层4、多晶硅层5和氮化硅层6，其中，二氧化硅层4的厚度为所述的多晶硅层(5)为淀积的多晶硅经过扩磷工艺处理形成，其中，所述多晶硅层(5)的厚度为扩磷工艺处理后的方块电阻为4Ω·cm～20Ω·cm；所述氮化硅层6的厚度为

本发明提供的制备上述的具备低漏电高耐压终端结构的台面二极管的方法，包括如下步骤：

(1)、选取硅外延片作为基材，采用台面工艺加工得到具备台面二极管背面衬底3、台面二极管的N-型外延层2、台面二极管阳极有源区P+型层1的台面二极管；该台面二极管的结构示意图如图1所示；

(2)、在所述台面二级管的上表面生长一层二氧化硅；经过该步制备后的台面二极管的结构如图2所示；

(3)、在步骤(2)得到的二氧化硅层上淀积多晶硅，并进行扩磷处理，即在所述二氧化硅层上形成多晶硅层；经过该步制备后的台面二极管的结构如图3所示；

(4)、在步骤(3)形成的多晶硅层上淀积氮化硅，形成氮化硅层；经过该步制备后的台面二极管的结构如图4所示；

(5)、采用光刻工艺依次在所述氮化硅层和多晶硅层进行刻蚀，得到设定图形的氮化硅层和多晶硅层；

(6)、采用腐蚀工艺对经过步骤(5)处理后裸露出的二氧化硅层进行腐蚀处理，得到设定图形的二氧化硅层，完成本发明的台面二极管的制备，制备得到的台面二极管的结构示意图如图5所示。

采用传统钝化层的台面二极管击穿电压基本在600V以下，而本发明通过上述方法制备的台面二极管的击穿电压到达1000V以上，而反向漏电流可以控制在5μA以下，对于高压二极管来说，本发明能够极大提高器件的性能。

以上所述，仅为本发明一个具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (2)

1.一种具备低漏电高耐压终端结构的台面二极管，包括台面二极管背面衬底(3)、台面二极管的N-型外延层(2)、台面二极管阳极有源区P+型层(1)和终端结构，其特征在于：所述终端结构为所述二极管台面上的复合钝化层，所述复合钝化层包括由下至上依次分布的二氧化硅层(4)、多晶硅层(5)和氮化硅层(6)；所述二氧化硅层(4)的厚度为所述的多晶硅层(5)为淀积的多晶硅经过扩磷工艺处理形成，其中，所述多晶硅层(5)的厚度为扩磷工艺处理后的方块电阻为4Ω·cm～20Ω·cm；所述氮化硅层(6)的厚度为

2.权利要求1所述的一种具备低漏电高耐压终端结构的台面二极管的制备方法，其特征在于包括如下步骤：

(1)、选取硅外延片作为基材，采用台面工艺加工得到具备台面二极管背面衬底(3)、台面二极管的N-型外延层(2)、台面二极管阳极有源区P+型层(1)的台面二极管；

(2)、在所述台面二级管的上表面生长一层二氧化硅；

(3)、在步骤(2)得到的二氧化硅层上淀积多晶硅，并进行扩磷处理，即在所述二氧化硅层上形成多晶硅层；

(4)、在步骤(3)形成的多晶硅层上淀积氮化硅，形成氮化硅层；

(5)、采用光刻工艺依次在所述氮化硅层和多晶硅层进行刻蚀，得到设定图形的氮化硅层和多晶硅层；

(6)、采用腐蚀工艺对经过步骤(5)处理后裸露出的二氧化硅层进行腐蚀处理，得到设定图形的二氧化硅层。