CN104681411A - 用于生长外延晶体的半导体衬底及半导体器件 - Google Patents

Abstract

本发明公开了一种用于生长外延晶体的半导体衬底及半导体器件，所述半导体衬底包括基层、与所述基层一体成形的应力释放层，所述应力释放层包括若干通过激光蚀刻形成于所述基层表面的纳米结构的凸起，相邻的所述凸起之间的距离小于10纳米。所述半导体器件，包括如上所述的半导体衬底和形成于所述应力释放层上的一或多层外延层。本发明的目的是提供一种用于生长外延晶体的半导体衬底及半导体器件，其可降低了应力对外延层晶体生长的不利影响。

Description

用于生长外延晶体的半导体衬底及半导体器件

技术领域

本发明涉及用于生长外延晶体的半导体衬底及半导体器件。

背景技术

现有技术中，无论在任何衬底上进行微晶层的异质外延生长都存在以下两个问题。

其一，由于两种物质的自然性质不同，通常情况下晶格常数和晶体对称性也可能是不同的。虽然从化学的视角去看是可能实现的，但在某些情形下仍然会导致晶体的生长与衬底不相匹配。晶格常数的不同导致晶体生长中的多种缺陷。这些缺陷将破坏器件功能、降低器件性能或对器件的寿命产生不利影响。

其二，既使通过一些现有技术中普遍采用的手段能够解决上述的第一个问题，这些普遍采用的手段如：采用特殊的缓冲过渡层和/或生长较厚的外延层，通常通过增加厚度来改善品质。两种物质的热膨胀系数的不同仍然会产生问题。任何一种物质受热时其尺寸都会变化，当温度升高或降低相同的摄氏度时，不同物质的尺寸变化不同。热膨胀系数（TEC）表示当温度变化1℃时相应的尺寸变化，它是温度的函数而且不是一个常量甚至是非线性相关的。通常情况下，外延层生长时，当温度高至约1000℃时必须将温度降低至室温。在这种情形下，衬底（即供晶体层生长的基层）和晶体层本身以各自的方式发生尺寸形变。这种现象开始于生长温度时，这时二者可能都具有一定的初始应力和不同的初始温度。在降至室温的过程中，晶体层和衬底的温度以不同的分布范围变化。

两种物质的热膨胀系数甚至在同一温度时也是不同的。另外衬底具有确定的尺寸，例如粒度为150mm的硅片。可能同一物质其中心和边缘也具有温差。这种温差将产生应力并进一步导致表面翘曲（U形）、表面滑移线甚至裂缝。这意味着即使是单一材质也可能因不同位置的温差过大时产生应力。众所周知，正如当某些玻璃接触到热水后也会破碎。

目前我们得知，晶体层生长不仅须克服衬底和晶体层本身的热膨胀系数不同所导致的应力，还要克服衬底本身因冷却不均匀所产生的应力。

发明内容

针对上述问题，本发明的目的是提供一种用于生长外延晶体的半导体衬底及半导体器件。

为解决上述技术问题，本发明采用的技术方案为：

一种用于生长外延晶体的半导体衬底，包括基层、与所述基层一体成形的应力释放层，所述应力释放层包括若干通过激光蚀刻形成于所述基层表面的纳米结构的凸起，相邻的所述凸起之间的距离小于10纳米。

优选地，该衬底由Si、Ge、蓝宝石、SiC、III族氮氧化物、III族砷化物、III族磷化物中一种或几种制成。

一种半导体器件，包括如上所述的半导体衬底和形成于所述应力释放层上的一或多层外延层。

优选地，所述衬底由Si、Ge、蓝宝石、SiC、III族氮氧化物、III族砷化物、III族磷化物中一种或几种制成。

优选地，所述外延层由Si、Ge、蓝宝石、SiC、III族氮氧化物、III族砷化物、III族磷化物中一种或几种制成。

优选地，所述衬底和外延层均由III族氮氧化物或III族砷化物或III族磷化物制成。

本发明采用以上技术方案，相比现有技术具有如下优点：通过形成于衬底基层表面上的应力释放层，而应力释放层包括若干纳米结构的凸起，在保证外延层能够在衬底上生长的同时又降低了外延层和衬底的接触面积，降低了二者应力不同对外延层晶体生长的不利影响。当应力增大时，应力作用于应力释放层的某些凸起上而非外延层上，避免由应力造成的外延层损伤。

具体实施方式

下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域的技术人员理解，从而对本发明的保护范围作出更为清楚明确的界定。

为了克服背景技术中提及的现有技术中存在的两个问题，需要使两种物质——晶体的外延层和衬底相远离。两者的间距约大，互相之间的影响越小。上述解决方案的问题在于，在互相不接触的情形下在另一物质的表面上生长晶体外延层是不可能实现的，因此互相接触是不可避免的。所能做的唯一措施是减小接触面积。外延层的晶体生长需要类似于规律分布的岛状凸起。问题在于如何选择凸起的尺寸和凸起间距。凸起尺寸和凸起间距都必须尽可能小，否则不能生长出完整的致密的外延层，而仅在凸起的表面上生长处晶体凸起。若凸起足够小，则各凸起上生长的晶体凸起在达到期望的厚度之前会结合成一体，从而在应力释放层上形成一层致密的外延层。

因此，本发明的一种用于生长外延晶体的半导体衬底，包括基层、与所述基层一体成形的应力释放层，所述应力释放层包括若干通过激光蚀刻形成于所述基层表面的纳米结构的凸起，相邻的所述凸起之间的距离小于10纳米的。

该衬底由Si、Ge、蓝宝石、SiC、III族氮氧化物、III族砷化物、III族磷化物中一种或几种制成。

本发明的一种半导体器件，包括如上所述的半导体衬底和形成于所述应力释放层上的一或多层外延层。

所述衬底由Si、Ge、蓝宝石、SiC、III族氮氧化物、III族砷化物、III族磷化物中一种或几种制成。

所述外延层由Si、Ge、蓝宝石、SiC、III族氮氧化物、III族砷化物、III族磷化物中一种或几种制成。

优选地，所述衬底和外延层均由III族氮氧化物或III族砷化物或III族磷化物制成，这样外延层的制备过程将会更为简单。

若凸起的上表面足够小，则因晶格常数不同导致的应力不会太高而且当外延层的厚度生长到若干纳米或微米后，外延层生长几乎不受这种应力的影响。这样就克服了现有技术中存在的第一个问题。

由于应力主要集中于应力释放层的凸起上而非外延层上，这就克服了现有技术中存在的第二问题。万一某区域的应力太高，相应区域内的凸起破损以释放应力，而外延层仍然是完整的。这种结构可通过改变凸起的高度来调整，凸起越高，凸起越易碎，越能够防止外延层受损。

在高的生长温度下，应力释放层的所有凸起都为破损，这些凸起为外延层的生长提供了充足的基础。在降温过程中，凸起不再是必须的，凸起破损以保持外延层免于受损。此外，外延层生长完成后，外延层可较为容易地从衬底上分离。

半导体器件的结构更为简单，不需复杂的成核和缓冲层、用于应力降低和改善质量的中间层。半导体器件更薄而且仍然具有所预期的外延层质量，这也降低了所需的晶体生长时间、提高了生产效率。

在同一个反应腔中的不同半导体衬底上生长的不同结构的外延层可叠加，而不会产生任何化学或热力学问题。

本发明的半导体衬底上的凸起为在整块硅片等基材的上表面通过光刻技术或其它成本相对较低的方法加工而成的。

上述实施例只为说明本发明的技术构思及特点，是一种优选的实施例，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明的精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种用于生长外延晶体的半导体衬底，其特征在于：包括基层、与所述基层一体成形的应力释放层，所述应力释放层包括若干通过激光蚀刻形成于所述基层表面的纳米结构的凸起，相邻的所述凸起之间的距离小于10纳米。

2.根据权利要求1所述的半导体衬底，其特征在于：该衬底由Si、Ge、蓝宝石、SiC、III族氮氧化物、III族砷化物、III族磷化物中一种或几种制成。

3.一种半导体器件，其特征在于：包括如权利要求1所述的半导体衬底和形成于所述应力释放层上的一或多层外延层。

4.根据权利要求3所述的半导体器件，其特征在于：所述衬底由Si、Ge、蓝宝石、SiC、III族氮氧化物、III族砷化物、III族磷化物中一种或几种制成。

5.根据权利要求3所述的半导体器件，其特征在于：所述外延层由Si、Ge、蓝宝石、SiC、III族氮氧化物、III族砷化物、III族磷化物中一种或几种制成。

6.根据权利要求3所述的半导体器件，其特征在于：所述衬底和外延层均由III族氮氧化物或III族砷化物或III族磷化物制成。