CN104680957A - 显示设备及其制造和测试方法 - Google Patents

显示设备及其制造和测试方法 Download PDF

Info

Publication number
CN104680957A
CN104680957A CN201410642869.6A CN201410642869A CN104680957A CN 104680957 A CN104680957 A CN 104680957A CN 201410642869 A CN201410642869 A CN 201410642869A CN 104680957 A CN104680957 A CN 104680957A
Authority
CN
China
Prior art keywords
data
connecting line
gate
line
odd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410642869.6A
Other languages
English (en)
Other versions
CN104680957B (zh
Inventor
朴进燮
金俊洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140062855A external-priority patent/KR101594672B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104680957A publication Critical patent/CN104680957A/zh
Application granted granted Critical
Publication of CN104680957B publication Critical patent/CN104680957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

公开了一种显示设备，包括：栅极线和数据线，其形成在显示区中并被配置成通过彼此交叉限定单元像素区；像素电极和公共电极，其形成在单元像素区中并被配置成形成水平电场；数据短路棒，其与栅极线平行地形成在非显示区中；栅极短路棒，其与数据线平行地形成在非显示区中；栅极连接线，其被配置成将栅极线连接至栅极短路棒；数据连接线，其被配置成将数据线连接至数据短路棒；和屏蔽电极，其形成在栅极连接线和数据连接线上方并被配置成部分覆盖栅极连接线和数据连接线。

Description

显示设备及其制造和测试方法
本申请要求2014年05月26日提交的韩国专利申请10-2014-0062855和2013年12月02日提交的韩国专利申请10-2013-0148378的优先权，在此通过参考将其整体并入本文。
技术领域
本申请涉及一种显示设备及其制造方法和测试方法。
背景技术
显示设备的制造工序包括制造具有薄膜晶体管的基板的工艺、结合用于驱动基板的PCB(印刷电路板)等和基板的工艺。而且，在每个上述工艺中执行故障测试工艺。
首先，当完成具有薄膜晶体管的基板时执行阵列测试工艺，以测试在薄膜晶体管和像素图案中是否产生故障以及任一条线路是否断开连接。而且，在将PCB与面板结合之前执行面板测试工艺。面板测试工艺用于检测该面板是否被正常制造。
在面板测试工艺中，通常测试是否产生了由于面板有源区上的不同物质(different substance)导致的故障、由于有源区中区域厚度偏差导致的光学特性差、由于不良薄膜晶体管导致的点缺陷以及由于栅极线或数据线断连导致的线路缺陷中的一种。综合的测试结果确定面板是差品还是可接受的良品。
可在A/P测试模式、视觉测试模式和短路棒(shorting bar)测试模式中的一种下执行面板测试工艺。
短路棒测试模式将测试信号施加至与面板上的栅极焊盘和数据焊盘连接的短路棒，以测试面板。
这种短路棒测试模式可解决A/P测试模式和视觉测试模式的不足。但是，短路棒测试模式必须在测试面板之后断开短路棒和焊盘的电连接。为此，沿着修整线或者切割线切割面板。此时，必须熔化奇数和偶数电极。由于此，在熔化的奇数和偶数电极之间产生短路。而且，小尺寸面板迫使焊盘之间的距离变得更小。如此，当沿着修整线或切割线切割面板时在电极之间更容易产生短路。
发明内容
因此，本申请的实施例涉及一种显示设备及其制造和测试方法，其基本避免了由于现有技术的限制和缺陷导致的一个或多个问题。
实施例涉及提供一种显示设备及其制造和测试方法，其适合于防止在切割焊盘部分的工艺中在焊盘之间产生短路现象。
而且，实施例涉及提供一种显示设备及其制造和测试方法，其适合于在切割焊盘部分的工艺中保护具有焊盘部分的电极。
在下文的描述中将列出实施例的其他特征和优势，且根据该描述其一部分是显而易见的，或者是可通过实践实施例获知的。通过所撰写的说明书及其权利要求以及附图中特别指出的结构可实现并获得实施例的优势。
根据实施例的一个一般方面，一种显示设备包括：形成在显示区域中的栅极线和数据线，其配置成通过彼此交叉限定单元像素区；像素电极和公共电极，形成在单元像素区中并配置成形成水平电场；数据短路棒，其与栅极线平行地形成在非显示区中；栅极短路棒，其与数据线平行地形成在非显示区中；栅极连接线，其配置成将栅极线连接到栅极短路棒；数据连接线，其配置成将数据线连接到数据短路棒；和屏蔽电极，其形成在栅极连接线和数据连接线上方并配置成部分地覆盖栅极连接线和数据连接线。
根据本实施例一个一般方面的显示设备允许屏蔽电极与用于自显示区切割掉短路棒的修整线重叠。
根据本实施例一个一般方面的显示设备还包括连接到各栅极连接线的栅极焊盘和连接到各数据连接线的数据焊盘。
根据本实施例一个一般方面的显示设备允许屏蔽电极形成在栅极短路棒和栅极焊盘之间以及数据短路棒和数据焊盘之间。
根据本实施例一个一般方面的显示设备允许屏蔽电极由透明电极材料形成，所述透明电极材料用于形成像素电极和公共电极。
根据本实施例一个一般方面的显示设备允许屏蔽电极形成在全部栅极连接线和数据连接线上。
根据本实施例一个一般方面的显示设备允许不仅栅极连接线包括奇数栅极连接线和偶数栅极连接线，也允许数据连接线包括奇数数据连接线和偶数数据连接线。偶数栅极连接线和偶数数据连接线是屏蔽电极。
一旦查阅了以下的附图和具体描述，其他系统、方法、特征和优势对于本领域技术人员将是或者将变得显而易见。意指包括在本说明书中的所有这种其他系统、方法、特征和优势都在本公开的范围内，且由以下权利要求保护。本部分中的内容不应作为对权利要求的限制。下文将结合实施例讨论其他方面和优势。将理解，本公开上文的一般描述和下文的具体描述是示意性和说明性的且意在提供如所要求保护的本公开的进一步解释。
附图说明
本文包括附图以提供本发明的进一步理解，且附图结合到说明书中并构成说明书的一部分，附图示出了本发明的实施例且与文字描述一起用于解释本发明的原理。在附图中：
图1至3是示出根据本公开第一实施例的显示面板上电极的配置的布局图；
图4是沿着图3的虚线A-B取得的截面图；
图5是示出非显示区和显示区的像素区的截面图；
图6至8是示出根据本公开第二实施例的显示面板上电极的配置的布局图；
图9是沿着图8中的虚线A-B取得的截面图；
图10是示出根据本公开第三实施例的显示面板上电极的配置的布局图；
图11至13是示出根据本公开第四实施例的显示面板上电极的配置的布局图；
图14是沿着图13的虚线A-B取得的截面图；和
图15是根据本公开实施例的测试显示面板的工艺的框图。
具体实施方式
现在将具体参考根据本公开实施例的显示设备及其制造和测试方法，其实例于附图中示出。提供下文引入的这些实施例作为实例以将其精神传达给本领域普通技术人员。因此，这些实施例可体现为不同形式，因此不限于本文描述的这些实施例。在附图中，可放大设备的尺寸、厚度等以便解释。只要可以，在包括附图的本公开全文使用相同参考数字表示相同或相似部分。
<根据本公开第一实施例的显示面板电极的形成方法>
现在将参考图1至3解释根据本公开第一实施例的显示设备的电极配置。
显示面板100可包括透明基板。可将显示面板100限定为非显示区100a和显示区100b。
参考图1，奇数数据短路棒ODS、奇数栅极短路棒OGS、奇数和偶数数据连接线ODL和EDL以及奇数和偶数栅极连接线OGL和EGL可设置在非显示区100a中。
奇数和偶数数据连接线ODL和EDL每一个都包括多条连接线。奇数和偶数数据连接线ODL和EDL彼此交替设置。奇数和偶数栅极连接线OGL和EGL每一个都包括多条连接线。奇数和偶数栅极连接线OGL和EGL彼此交替设置。
栅极连接线OGL和EGL用于连接栅极线GL和栅极短路棒OGS和EGS。数据连接线ODL和EDL用于连接数据线DL和数据短路棒ODS和EDS。
具体地，以直接连接到奇数数据短路棒ODS并在垂直方向上自奇数数据短路棒ODS延伸的方式形成奇数数据连接线ODL。以直接连接到奇数栅极短路棒OGS并在垂直方向上自奇数栅极短路棒OGS延伸的方式形成奇数栅极连接线OGL。
奇数和偶数栅极连接线OGL和EGL可以各自的一对一关系连接到栅极线GL。
偶数数据连接线EDL和偶数栅极连接线EGL可形成在与切割线相对的非显示区100a上，所述切割线被称作修整线TL。
以设置在显示区100b中并直接连接到奇数和偶数栅极连接线OGL和EGL的方式形成栅极线GL，其中每一条奇数栅极线都连接到相关的奇数栅极连接线OGL，每一条偶数栅极线都连接到相关的偶数栅极连接线EGL。而且，栅极线GL可被设置成与奇数栅极短路棒OGS垂直。而且，栅极线GL可自各栅极连接线OGL和EGL延伸。
在非显示区100a上的奇数数据短路棒ODS、奇数栅极短路棒OGS、奇数和偶数数据连接线ODL和EDL及奇数和偶数栅极连接线OGL和EGL以及在显示区100b上的栅极线GL可与栅极通过共同的工艺由相同的材料形成，换句话说，通过一个或多个同时执行的工艺形成。具体地，可通过在基板整个表面上沉积金属材料和使用掩膜工序图案化所沉积的金属材料，同时形成奇数数据短路棒ODS、奇数栅极短路棒OGS、奇数和偶数数据连接线ODL和EDL、奇数和偶数栅极连接线OGL和EGL以及栅极线GL，所述金属材料包括铬Cr、钼Mo、钽Ta、锑Sb等中的一种。
如图2中所示，偶数数据短路棒EDS和偶数栅极短路棒EGS可形成在非显示区100a中。
可以按照与奇数数据短路棒ODS分开且平行的方式形成偶数数据短路棒EDS。可以按照与奇数栅极短路棒OGS分开且平行的方式形成偶数栅极短路棒EGS。
可在显示区100b中形成多条数据线DL。以与栅极线GL交叉的方式设置所述多条数据线DL。而且，每条数据线DL可形成在与奇数和偶数数据连接线ODL和EDL相同的线路中。而且，可以按照与奇数和偶数数据连接线ODL和EDL分开的方式形成数据线DL。
偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL可由与源极和漏极相同的材料形成。而且，偶数数据短路棒EDS、偶数栅极短路棒EGS、数据线DL和源极、漏极可通过共同的工艺(或相同工艺)同时形成。
同时，在形成偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL之前，首先将绝缘材料沉积在基板整个表面上。具体地，在形成包括无机绝缘材料，诸如氮化硅或氧化硅的栅极绝缘膜之后，可通过在栅极绝缘膜上沉积诸如铬Cr或其他材料的金属和使用掩膜工序图案化沉积的金属，形成偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL。
换句话说，可通过顺序执行第一至第三工艺在基板100上形成上述电极。如图1中所示，第一工艺在基板100上形成每一个都包括栅极材料的奇数数据短路棒ODS、奇数和偶数数据连接线ODL和EDL、奇数栅极短路棒OGS、奇数和偶数栅极连接线OGL和EGL以及奇数和偶数栅极线GL。第二工艺在具有奇数数据短路棒ODS、奇数和偶数数据连接线ODL和EDL、奇数栅极短路棒OGS、奇数和偶数栅极连接线OGL和EGL以及奇数和偶数栅极线GL的基板100整个表面上形成栅极绝缘膜。如图2中所示，第三工艺在栅极绝缘膜上形成偶数数据短路棒EDS、奇数和偶数数据线DL和偶数栅极短路棒EGS。如此，可在彼此不同的层中沉积经由第一工艺形成的电极和经由第三工艺形成的电极。
参考图3，数据焊盘DP、栅极焊盘GP和接触电极CE可形成在非显示区100a中。
栅极焊盘GP可形成在栅极连接线OGL和EGL上。数据焊盘DP可形成在数据连接线ODL和EDL上。
栅极焊盘GP可连接到各栅极连接线OGL和EGL。数据焊盘DP可连接到各数据连接线ODL和EDL。
在测试显示面板100之后，将数据信号和栅极信号施加到数据焊盘DP和一个栅极焊盘GP以驱动与数据焊盘DP和栅极焊盘GP相对的像素。接触电极CE可包括第一至第三接触电极CE1、CE2和CE3。第一接触电极CE1用于电接触偶数数据连接线EDL至偶数数据短路棒EDS。第二接触电极CE2用于电连接奇数和偶数数据连接线ODL和EDL至数据线DL。第三接触电极CE3用于电连接偶数栅极连接线EGL至偶数栅极短路棒EGS。
在形成如图2中所示的偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL之后，通过在具有偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL的基板整个表面上涂覆绝缘材料形成钝化层PA，如图3中所示，可形成包括诸如ITO(氧化铟锡)的电极材料的接触电极CE。
接触电极CE中的每一个都通过接触孔将在不同层中形成的电极彼此电连接。一些接触电极CE可电连接奇数、偶数数据连接线ODL、EDL和数据线DL，所述奇数、偶数数据连接线ODL、EDL和数据线DL经由通过部分蚀刻钝化层PA和栅极绝缘膜形成的接触孔暴露于外。其他接触电极可电连接偶数栅极连接线EGL和偶数栅极短路棒EDS，所述偶数栅极连接线EGL和偶数栅极短路棒EDS经由通过部分蚀刻钝化层PA和栅极绝缘膜形成的接触孔暴露于外。
覆盖栅极连接线OGL和EGL以及数据连接线ODL和EDL的屏蔽电极SE可形成在非显示区100a中。屏蔽电极SE可形成在与修整线TL重叠的非显示区中，修整线TL用于自显示区100b切割掉栅极和数据短路棒OGS、EGS、ODS和EDS。而且，屏蔽电极SE可形成在栅极连接线OGL和EGL以及数据连接线ODL和EDL上。具体地，屏蔽电极SE可形成在奇数和偶数数据连接线ODL和EDL的外面半个区域上以及奇数和偶数栅极连接线OGL和EGL的外面半个区域上。换句话说，屏蔽电极SE可形成在栅极短路棒OGS和EGS与栅极焊盘GP之间以及数据短路棒ODS和EDS与数据焊盘DP之间。
屏蔽电极SE可由形成像素电极Pix和公共电极Com的透明电极材料形成。换句话说，屏蔽电极SE可由诸如ITO(氧化铟锡)的电极材料形成。
而且，接触电极CE、屏蔽电极SE和数据焊盘DP可通过相同形成工艺同时形成。屏蔽电极SE和栅极焊盘GP可通过相同形成工艺同时形成。
图4是沿着图3中的虚线A-B取得的截面图。
现在将参考图5解释根据本公开第一实施例形成电极结构的工序。
将基板100限定为非显示区100a和显示区100b。由交替的长短虚线表示的修整线TL区域被限定在非显示区100b中。
每一个都包括栅极材料的奇数数据短路棒ODS、偶数数据连接线EDL和栅极G可通过第一工艺形成在基板100上。
随后，在具有奇数数据短路棒ODS、偶数数据连接线EDL和栅极G的基板整个表面上，可通过第二工艺形成包括诸如氮化硅或者氧化硅的无机绝缘材料的栅极绝缘膜GI。
可通过第三工艺形成每一个都包括源极或漏极材料的偶数数据短路棒EDS和偶数数据线DL。具体地，可通过在栅极绝缘膜GI上沉积诸如铬Cr的金属以及使用掩膜工序图案化所沉积的金属形成偶数数据短路棒EDS和偶数数据线DL。
在第四工艺中，可通过在具有偶数数据短路棒EDS和偶数数据线DL的基板100整个表面上涂覆绝缘材料形成用作保护膜的钝化层PA。
之后，执行形成接触电极CE和数据焊盘DP的第五工艺，接触电极CE和数据焊盘DP由诸如ITO(氧化铟锡)的透明电极材料形成。在第五工艺中，在栅极绝缘膜GI和钝化层PA中形成接触孔，在钝化层PA上形成接触电极CE和数据焊盘DP。接触电极CE用于将偶数数据短路棒EDS、偶数数据连接线EDL和偶数数据线DL(偶数)彼此电连接。数据焊盘DP可连接至偶数数据连接线EDL。
现在将解释根据本公开第一实施例形成屏蔽电极的工序。
在修整线TL上方且与修整线TL对应地，可在钝化层PA上进一步形成包括诸如ITO的透明电极材料的屏蔽电极SE。由于屏蔽电极SE由ITO形成，因此屏蔽电极SE可经由第五工艺与接触电极CE和数据焊盘DP同时形成。
图5是示出根据本公开第一实施例的非显示区电极结构和显示区的像素区电极结构的截面图。
彼此交叉并限定单元像素区的栅极线GL和数据线DL形成在基板100的显示区100b中。用于形成水平(或者共面)电场的像素电极Pix和公共电极Com可形成在单元像素区中。
与数据线DL平行的奇数和偶数栅极短路棒OGS和EGS可形成在基板100的非显示区100a中。而且，与栅极线GL平行的奇数和偶数数据短路棒ODS和EDS可形成在基板100的非显示区100a中。
参考图5，在显示区100b的单元像素区中可包括薄膜晶体管、覆盖薄膜晶体管的钝化层PA和形成在钝化层PA上的像素电极Pix和公共电极Com。薄膜晶体管包括形成在基板100上的栅极G、覆盖栅极G的栅极绝缘膜GI、形成在栅极绝缘膜GI上的有源层和形成在有源层上的源极和漏极S和D。像素电极Pix经由形成在钝化层PA中的接触孔与薄膜晶体管的漏极D接触。
在具有顶部公共电极结构的像素区中，栅极G可与经由图4中所示的第一工艺形成的奇数数据短路棒ODS和偶数数据连接线EDL同时形成。
而且，源极和漏极S和D可与经由图4中所示的第三工艺形成的偶数数据短路棒EDS和偶数数据线DL同时形成。
而且，当形成接触电极CE、数据焊盘DP和屏蔽电极SE中的一个时，可同时形成像素电极Pix和公共电极Com。
而且，在相同层上可同时形成IPS(共面切换)像素电极Pix和公共电极Com。可经由与数据焊盘DP、栅极焊盘GP、接触电极CE和屏蔽电极SE相同的形成工艺，与数据焊盘DP、栅极焊盘GP、接触电极CE和屏蔽电极SE同时形成像素电极Pix和公共电极Com。
当沿着修整线TL切割基板100时，根据本公开第一实施例的屏蔽电极SE能防止在奇数和偶数数据连接线ODL和EDL之间以及奇数和偶数栅极连接线OGL和EGL之间产生短路，该短路可能会由屏蔽电极下方的奇数和偶数数据连接线ODL和EDL和奇数和偶数栅极连接线OGL和EGL的融化和周边扩散导致。
这是由以下事实造成的，当沿着修整线TL切割基板100时，与栅极材料相比具有较高硬度的ITO电极材料比栅极材料融化得少。如此，由ITO电极材料形成在奇数和偶数数据连接线ODL和EDL和奇数和偶数栅极连接线OGL和EGL上方的屏蔽电极SE可最小化奇数和偶数数据连接线ODL和EDL以及奇数和偶数栅极连接线OGL和EGL的融化和扩散。
通常，信号自非显示区100a传送至显示区100b。在非显示区100a上的线路形成得比显示区100b的线路更密集。由于此，在非显示区100a上的线路(或电极)之间容易产生短路。但是，根据本公开实施例的电极配置能防止产生短路。
<根据本公开第二实施例的显示面板的电极形成方法>
现在将参考图6至9解释根据本公开第二实施例的显示面板的电极配置。
可定义奇数数据线是连接到各奇数数据连接线的线路，偶数数据线是连接到各偶数数据连接线的线路，奇数栅极线是连接到各奇数栅极连接线的线路，偶数栅极线是连接到各偶数栅极连接线的线路。
将用相同参考数字和名称表示与第一实施例具有相同功能和形状的第二实施例的部件。而且，将省略效果与第一实施例重复的第二实施例的描述。
而且，可用屏蔽电极SE取代第二实施例的偶数数据连接线EDL和偶数栅极连接线EGL。
显示面板100限定为非显示区100a和显示区100b。
参考图6，奇数数据短路棒ODS、多个奇数栅极短路棒OGS、奇数数据连接线ODL和多个奇数栅极连接线OGL设置在非显示区100a中。
多个奇数数据连接线ODL可彼此分开适当距离以设置偶数数据连接线(未示出)。相似地，奇数栅极连接线OGL可彼此分开适当距离以设置偶数栅极连接线(未示出)。
以直接连接奇数数据短路棒ODS的方式形成奇数数据连接线ODL。可彼此垂直地配置奇数数据连接线ODL和奇数数据短路棒ODS。相似地，以直接连接到奇数栅极短路棒OGS的方式形成奇数栅极连接线OGL。可彼此垂直地配置奇数栅极连接线OGL和奇数栅极短路棒OGS。
奇数栅极连接线OGL可连接到各栅极线GL。
在显示区100b中，可配置直接连接到各奇数栅极连接线OGL的奇数栅极线GL(奇数)。奇数栅极线GL(奇数)可自各奇数栅极连接线OGL在垂直于奇数栅极短路棒OGS的方向上延伸。
在栅极线GL当中，可在全部显示区100b和部分非显示区100a形成偶数栅极线GL(偶数)，偶数栅极线GL将连接到各偶数栅极连接线(未示出)且在稍后形成。换句话说，以延伸到修整线TL和显示区100b边缘线之间的非显示区100a区域的方式形成偶数栅极线GL(偶数)。但是，偶数栅极线GL(偶数)必须形成为未延伸到修整线TL。
在非显示区100a上的奇数数据短路棒ODS、奇数栅极短路棒OGS、奇数数据连接线ODL和奇数栅极连接线OGL和在显示区100b上的栅极线GL可由诸如栅极材料的相同材料经由共同工艺同时形成。
如图8中所示，偶数数据短路棒EDS和偶数栅极短路棒EGS可形成在非显示区100a中。偶数数据短路棒EDS可与奇数数据短路棒ODS分开且平行形成。相似地，偶数栅极短路棒EGS可与奇数栅极短路棒OGS分开且平行形成。
而且，可在显示区100b中形成多条数据线DL。可将数据线DL形成为与栅极线GL交叉。以自各奇数数据连接线ODL延伸但与各奇数数据连接线ODL分开的方式形成每一个数据线DL。
偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL可由相同材料，诸如源极或漏极材料形成。而且，偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL可由共同工艺同时形成。
同时，在形成偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL之前，可将绝缘材料沉积在显示面板100上。
参考图8，将偶数数据线DL(偶数)连接到偶数数据短路棒EDS的偶数数据连接线EDL可形成在非显示区100a上。偶数数据连接线EDL可形成在奇数数据连接线ODL之间的区域中。换句话说，偶数数据连接线EDL可与奇数数据连接线ODL交替设置。而且，将偶数栅极线GL(偶数)连接到偶数栅极短路棒EGS的偶数栅极连接线EGL可形成在非显示区100a中。偶数栅极连接线EGL可形成在奇数栅极连接线OGL之间的区域中。换句话说，偶数栅极连接线EGL可与奇数栅极连接线OGL交替设置。
偶数数据连接线EDL可经由连接线接触孔将偶数数据线DL(偶数)连接到偶数数据短路棒EDS。相似地，偶数栅极连接线EGL可经由连接线接触孔将偶数栅极线GL(偶数)连接到偶数栅极短路棒EGS。
为此，偶数数据连接线EDL和偶数栅极连接线EGL可经由各接触孔连接到形成在下层中的电极(即，偶数数据短路棒EDS、偶数栅极短路棒EGS、偶数数据线DL(偶数)和偶数栅极线GL(偶数))。
偶数数据连接线EDL和偶数栅极连接线EGL可由ITO电极材料形成。而且，偶数数据连接线EDL和偶数栅极连接线EGL可通过共同工艺同时形成。
接触电极CE可形成在非显示区100a上。接触电极CE可用于电连接各奇数数据连接线ODL和各奇数数据线DL(奇数)。
每个接触电极将形成在不同层中的电极(即，奇数数据线DL(奇数)和奇数数据连接线ODL)彼此电连接。
图8中示出的偶数数据连接线EDL、数据焊盘DP和接触电极CE可由诸如ITO(氧化铟锡)的透明电极材料形成。而且，偶数数据连接线EDL、数据焊盘DP和接触电极CE可由相同工艺(或共同工艺)同时形成。
图8中示出的偶数栅极连接线EGL、栅极焊盘GP和接触电极CE可由诸如ITO(氧化铟锡)的透明电极材料形成。而且，偶数栅极连接线EGL、栅极焊盘GP和接触电极CE可由相同工艺(或共同工艺)同时形成。
图9是沿着图8中的虚线A-B取得的截面图。
参考图9，基板100被限定为非显示区100a和显示区100b。而且，由长短交替虚线表示的修整线TL的区域被限定在非显示区100a中。
每一个都包括栅极材料的奇数数据短路棒ODS可通过第一工艺形成在基板100上。
随后，包括诸如氮化硅或氧化硅的无机绝缘材料的栅极绝缘膜GI可经由第二工艺形成在具有奇数数据短路棒ODS的基板整个表面上。
每一个都包括源极和漏极材料的偶数数据短路棒EDS和偶数数据线DL可通过第三工艺形成。具体地，可通过在栅极绝缘膜GI上沉积诸如铬Cr的金属和使用掩膜工序图案化所沉积的金属形成偶数数据短路棒EDS和偶数数据线DL。
在第四工艺中，可通过在具有偶数数据短路棒EDS和偶数数据线DL的基板100整个表面上涂覆绝缘材料形成用作保护膜的钝化层PA。
之后，经由第五工艺形成包括诸如ITO(氧化铟锡)的透明电极材料的偶数数据连接线EDL。在第五工艺中，接触孔形成在钝化层PA中，偶数数据连接线EDL形成在钝化层PA上。偶数数据连接线EDL电连接偶数数据线DL(偶数)和偶数数据短路棒EDS。
与第一实施例不同，本公开的第二实施例允许设置在奇数数据连接线ODL之间的偶数数据连接线EDL由ITO电极材料而非栅极材料形成。换句话说，第二实施例的偶数数据连接线EDL和偶数栅极连接线EGL成为第一实施例的屏蔽电极SE。如此，可以充分确保由栅极材料形成的奇数数据连接线ODL之间的距离。据此，沿着修整线TL切割显示面板100，尽管奇数数据连接线ODL熔化并周边扩散，但是也能防止奇数数据连接线ODL之间产生短路。相似地，设置在奇数栅极连接线OGL之间的偶数栅极连接线EGL由ITO电极材料而非栅极材料形成，可以充分确保由栅极材料形成的奇数栅极连接线OGL之间的距离。因此，当沿着修整线TL切割显示面板100时，能防止由于奇数栅极连接线OGL熔化和周边扩散产生的短路。
而且，奇数数据连接线ODL和偶数数据连接线EDL形成在彼此不同的层中。如此，尽管奇数和偶数数据连接线ODL和EDL熔化，也能防止在数据连接线ODL和EDL之间产生短路。据此，不仅可密集地形成奇数数据连接线ODL和偶数数据连接线EDL，而且能密集地形成数据线DL。相似地，奇数栅极连接线OGL和偶数栅极连接线EGL形成在不同层中。如此，可密集地形成奇数和偶数栅极连接线OGL和EGL以及栅极线GL。
<根据本公开第三实施例的显示面板电极的形成方法>
现在将参考图10解释根据本公开第三实施例的显示面板100的电极配置。
将用相同参考数字和名称表示与第一和第二实施例具有相同功能和形状的第三实施例的部件。而且，将省略效果与第一和第二实施例重复的第三实施例的描述。
参考图10，屏蔽电极SE可形成在非显示区100a中。屏蔽电极SE可形成在与修整线TL相对的区域中。而且，屏蔽电极可形成在奇数数据连接线ODL的外面半个部分上和奇数栅极连接线OGL的外面半个部分上。
屏蔽电极SE可由与栅极材料相比硬度较高的透明电极材料，诸如ITO(氧化铟锡)形成。
当沿着修整线TL切割基板100时，屏蔽电极SE可防止在奇数数据连接线ODL之间和奇数栅极连接线OGL之间产生短路，该短路可能由在屏蔽电极SE下方的奇数数据连接线ODL和奇数栅极连接线OGL的融化和周边扩散引起。
屏蔽电极SE可通过与数据焊盘DP相同的形成工艺与数据焊盘DP同时形成。屏蔽电极SE可通过与栅极焊盘GP相同的形成工艺与栅极焊盘GP同时形成。
<根据本公开第四实施例的显示面板电极的形成方法>
现在将参考图11至14解释根据本公开第四实施例的显示面板100的电极配置。
将用相同参考数字和名称表示与第一至第三实施例具有相同功能和形状的第四实施例的部件。而且，将省略效果与第一至第三实施例重复的第四实施例的描述。
显示面板100被限定为非显示区100a和显示区100b。
参考图11，奇数数据短路棒ODS、奇数栅极短路棒OGS、奇数数据连接线ODL和奇数栅极连接线OGL可设置在非显示区100a中。
奇数数据连接线ODL能以合适距离彼此分开以将偶数数据连接线(未示出)配置于其间。相似地，奇数栅极连接线OGL能以合适距离彼此分开以将偶数栅极连接线(未示出)配置于其间。
奇数数据连接线ODL可直接连接至奇数数据短路棒ODS。奇数数据连接线ODL和奇数数据短路棒ODS可彼此垂直设置。相似地，奇数栅极连接线OGL可直接连接至奇数栅极短路棒OGS。奇数栅极连接线OGL和奇数栅极短路棒可彼此垂直设置。
奇数栅极连接线OGL可连接至各奇数栅极线GL(奇数)。
直接连接至各奇数栅极连接线OGL的奇数栅极线GL(奇数)可设置在显示区100b中。可在与奇数栅极短路棒OGS垂直的方向上和在与各奇数栅极连接线OGL相同线路中设置奇数栅极线GL(奇数)。
在栅极线GL当中，可在全部显示区100b和部分非显示区100a形成偶数栅极线GL(偶数)，偶数栅极线GL(偶数)在随后形成且将连接到各偶数栅极连接线(未示出)。换句话说，以延伸到在修整线TL和显示区100b边缘线之间的非显示区100a的区域的方式形成偶数栅极线GL(偶数)。但是，偶数栅极线GL(偶数)必须形成为未达到修整线TL。
在非显示区100a上的奇数数据短路棒ODS、奇数栅极短路棒OGS、奇数数据连接线ODL和奇数栅极连接线OGL以及在显示区100b上的栅极线GL可由诸如栅极材料的相同材料形成，且通过共同工艺同时形成。
如图12中所示，偶数数据短路棒EDS、偶数数据连接线EDL和偶数栅极短路棒EGS可形成在非显示区100a中。可通过自偶数数据短路棒EDS垂直延伸形成偶数数据连接线EDL。而且，偶数数据短路棒EDS、偶数数据连接线EDL和偶数栅极短路棒EGS可通过相同工艺(或者共同工艺)由相同材料形成。偶数数据短路棒EDS可与奇数数据短路棒ODS分开并与奇数数据短路棒ODS平行形成。偶数栅极短路棒OGS可与奇数栅极短路棒OGS分开且与奇数栅极短路棒OGS平行形成。
以与栅极线GL交叉的方式将多条数据线DL形成在显示区100b上。在数据线DL当中，奇数数据线DL(奇数)可形成在与各奇数数据连接线ODL相同的线路中。同时，偶数数据线DL(偶数)可直接连接至各偶数数据连接线EDL。偶数数据线DL(偶数)可由与偶数数据连接线相同的材料和通过相同的工艺形成。换句话说，偶数数据线DL(偶数)可与偶数数据连接线EDL通过共同工艺同时形成。而且，奇数数据线DL(奇数)可以与奇数数据连接线ODL分开的方式形成。
偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL可由诸如源极或漏极材料的相同材料形成。而且，偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL可通过共同工艺同时形成。
在形成偶数数据短路棒EDS、偶数栅极短路棒EGS和数据线DL之前，先在显示面板100上沉积绝缘材料。
参考图13，诸如ITO(氧化铟锡)的透明电极材料的偶数栅极连接线EGL形成在非显示区100a上。偶数栅极连接线EGL用于穿过接触孔而将偶数栅极线GL(偶数)电连接至偶数栅极短路棒EGS。而且，接触电极CE形成在非显示区100a上。接触电极CE可用于穿过接触孔而将奇数数据连接线ODL电连接至各奇数数据线DL(奇数)。
数据焊盘DP、栅极焊盘GP和屏蔽电极SE可形成在非显示区100a上。数据焊盘DP、栅极焊盘GP和屏蔽电极SE可由诸如ITO(氧化铟锡)的透明电极材料形成。
可通过与数据焊盘DP相同的形成工艺与数据焊盘DP同时形成屏蔽电极SE。可通过与栅极焊盘GP相同的形成工艺与栅极焊盘GP同时形成屏蔽电极SE。
图14是沿着图13中的虚线A-B取得的截面图。
参考图14，基板100被限定为非显示区100a和显示区100b。而且，由交替的长短虚线表示的修整线TL的区域被限定在非显示区100a中。
可通过第一工艺将栅极材料的奇数数据短路棒ODS形成在基板100上。
随后，可通过第二工艺将诸如氮化硅或氧化硅的无机绝缘材料的栅极绝缘膜GI形成在具有奇数数据短路棒ODS的基板100的整个表面上。
可通过第三工艺形成源极或漏极材料的偶数数据短路棒EDS、偶数数据连接线EDL和偶数数据线DL。具体地，可通过在栅极绝缘膜GI上沉积诸如铬Gr的金属和使用掩膜工序图案化沉积的金属来形成偶数数据短路棒EDS、偶数数据连接线EDL和偶数数据线DL。
第四工艺允许通过在具有偶数数据短路棒EDS、偶数数据连接线EDL和偶数数据线DL的基板100整个表面上涂覆绝缘材料形成用作保护膜的钝化层PA。
之后，通过第五工艺形成诸如ITO(氧化铟锡)的透明电极材料的数据焊盘DP。在第五工艺中，在钝化层PA中形成接触孔，在钝化层PA上形成数据焊盘DP。数据焊盘DP可经由接触孔电连接偶数数据连接线EDL。
而且，屏蔽电极SE可形成在与修整线TL相对的钝化层PA的区域上。屏蔽电极SE可由诸如ITO(氧化铟锡)的透明电极材料形成。屏蔽电极SE可通过与数据焊盘DP相同的形成工艺与数据焊盘DP同时形成。
与第一实施例不同，本公开的第四实施例允许设置在奇数数据连接线ODL之间的偶数数据连接线EDL由源极或漏极材料而非栅极材料形成。而且，奇数数据连接线ODL和偶数数据连接线EDL形成在不同层中，形成偶数数据连接线EDL的源极或漏极材料与栅极材料相比具有较高硬度。如此，即使栅极材料的奇数数据连接线熔化，也能防止在彼此相邻的奇数和偶数数据连接线之间产生短路。而且，在与修整线TL相对(或相应)的区域中形成屏蔽电极SE。如此，当沿着修整线TL切割显示面板100时，即使奇数数据连接线ODL和奇数栅极连接线OGL熔化且周边扩散，也能防止与其相邻的屏蔽电极SE和周边电极(即，偶数数据连接线EDL和偶数栅极连接线EGL)下方的奇数数据连接线ODL和奇数栅极连接线OGL之间产生短路。
<根据本公开第一至第四实施例测试显示面板的工序>
图15是示出根据本公开实施例测试显示面板的工艺的框图。
现在将参考图15解释测试具有根据本公开第一至第四实施例的结构中的一种的显示面板100的方法。
通过A/P(自动探针)针系统的进料器将测试对象显示面板100送至测试位置，在该显示面板100中设置有测试数据驱动器110和栅极驱动器120。
将多个数据测试探针140设置在测试数据驱动器110中。而且，将多个栅极测试探针150设置在栅极驱动器150中。
数据测试探针140包括装载有数据驱动器IC(集成电路)的数据TCP(载带封装)和能够与形成在显示面板100的非显示区100a中的短路棒电接触的多个A/P针。
相似地，栅极测试探针150包括装载有栅极驱动器IC的栅极TCP和能够与形成在显示面板100的非显示区100a中的短路棒电接触的多个A/P针。
A/P针与非显示区100a上的奇数和偶数数据短路棒ODS和EDS以及奇数和偶数栅极短路棒OGS和EGS接触。随后，将测试信号提供至奇数和偶数数据短路棒ODS和EDS以及奇数和偶数栅极短路棒。据此，可测试显示面板100是否为差品。
这种情况下，由于驱动信号和数据信号被施加到短路棒单元中，因此可执行包括线路缺陷、点缺陷等的故障测试。而且，短路棒被分为数据短路棒ODS和EDS以及栅极短路棒OGS和EGS。如此，不止在数据线DL和栅极线GL之间也在奇数线和偶数线之间区分地单独执行故障测试。而且，由于将测试信号施加到焊盘单元中，因此能防止由于信号传送延迟导致的在现有技术短路棒模式下产生的线路缺陷。
在结束测试之后，通过沿着修整线TL切割显示面板100从显示面板100去除短路棒。
尽管已经仅关于上述实施例有限地解释了本公开，但是本领域技术人员应当理解，本公开不限于这些实施例，而是在不脱离本公开精神的情况下可作出各种改变或修改。因此，本公开的范围仅由所附权利要求及其等价物确定，而不限于本公开说明书的范围。

Claims (7)

1.一种显示设备，包括:
栅极线和数据线，其形成在显示区中且被配置成通过彼此交叉限定单元像素区；
像素电极和公共电极，其形成在单元像素区中并被配置成形成水平电场；
数据短路棒，其与栅极线平行地形成在非显示区中；
栅极短路棒，其与数据线平行地形成在非显示区中；
栅极连接线，其被配置成将栅极线连接到栅极短路棒；
数据连接线，其被配置成将数据线连接到数据短路棒；和
屏蔽电极，其形成在栅极连接线和数据连接线上方并被配置成部分覆盖栅极连接线和数据连接线。
2.如权利要求1所述的显示设备，其中所述屏蔽电极与用于从显示区切割掉短路棒的修整线重叠。
3.如权利要求1所述的显示设备，还包括：
栅极焊盘，其连接到各栅极连接线；和
数据焊盘，其连接到各数据连接线。
4.如权利要求1所述的显示设备，其中所述屏蔽电极形成在栅极短路棒和栅极焊盘之间以及数据短路棒和数据焊盘之间。
5.如权利要求1所述的显示设备，其中所述屏蔽电极由用于形成像素电极和公共电极的透明电极材料形成。
6.如权利要求5所述的显示设备，其中所述屏蔽电极形成在所有的栅极连接线和数据连接线上。
7.如权利要求6所述的显示设备，其中
所述栅极连接线包括奇数栅极连接线和偶数栅极连接线，
所述数据连接线包括奇数数据连接线和偶数数据连接线，和
所述偶数栅极连接线和偶数数据连接线是屏蔽电极。
CN201410642869.6A 2013-12-02 2014-11-07 显示设备及其制造和测试方法 Active CN104680957B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2013-0148378 2013-12-02
KR20130148378 2013-12-02
KR1020140062855A KR101594672B1 (ko) 2013-12-02 2014-05-26 표시장치
KR10-2014-0062855 2014-05-26

Publications (2)

Publication Number Publication Date
CN104680957A true CN104680957A (zh) 2015-06-03
CN104680957B CN104680957B (zh) 2017-11-14

Family

ID=51535317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410642869.6A Active CN104680957B (zh) 2013-12-02 2014-11-07 显示设备及其制造和测试方法

Country Status (3)

Country Link
US (2) US9196552B2 (zh)
EP (2) EP2878996B1 (zh)
CN (1) CN104680957B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015387A (zh) * 2017-05-19 2017-08-04 深圳市华星光电技术有限公司 一种用于阵列基板的测试线路
CN107272288A (zh) * 2017-06-07 2017-10-20 深圳市华星光电技术有限公司 一种显示基板、显示设备及显示基板的制备方法
CN109767695A (zh) * 2019-03-28 2019-05-17 合肥京东方显示技术有限公司 一种显示装置及其老化方法
CN109830197A (zh) * 2019-01-17 2019-05-31 昆山国显光电有限公司 一种测试导线排版结构、显示面板和显示装置
CN110221491A (zh) * 2019-05-06 2019-09-10 惠科股份有限公司 阵列基板及其制作方法、液晶显示面板
WO2020098023A1 (zh) * 2018-11-14 2020-05-22 惠科股份有限公司 显示面板的制作方法及显示面板的检测方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
KR102445772B1 (ko) * 2017-08-02 2022-09-21 엘지디스플레이 주식회사 표시 패널
CN109659277B (zh) * 2018-12-18 2020-12-04 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN109932848A (zh) * 2019-04-03 2019-06-25 深圳市华星光电技术有限公司 阵列基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020021376A1 (en) * 2000-07-13 2002-02-21 Soon-Sung Yoo Array substrate for a liquid crystal display and method for fabricating thereof
US20020051114A1 (en) * 2000-10-27 2002-05-02 Sang-Ki Kwak Liquid crystal display
CN1510654A (zh) * 2002-12-23 2004-07-07 Lg.������Lcd��ʽ���� 定时控制器的复位电路
CN1825176A (zh) * 2005-02-22 2006-08-30 三星电子株式会社 液晶显示器及其测试方法
US20090294771A1 (en) * 2008-06-03 2009-12-03 Samsung Electronics Co., Ltd. Thin film transistor array panel having a means for array test
TW201027099A (en) * 2009-01-05 2010-07-16 Chunghwa Picture Tubes Ltd Method of testing display panel

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800330B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
KR101051012B1 (ko) * 2004-08-06 2011-07-21 삼성전자주식회사 표시 패널용 모기판 및 그의 제조 방법
KR101107708B1 (ko) 2005-02-15 2012-01-25 엘지디스플레이 주식회사 액정 표시 장치의 박막 트랜지스터 어레이 기판
KR101157973B1 (ko) 2005-11-01 2012-06-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101614900B1 (ko) * 2009-10-27 2016-04-25 삼성디스플레이 주식회사 표시 패널
CN102831852B (zh) * 2012-09-12 2015-02-18 深圳市华星光电技术有限公司 一种tft-lcd阵列基板及其测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020021376A1 (en) * 2000-07-13 2002-02-21 Soon-Sung Yoo Array substrate for a liquid crystal display and method for fabricating thereof
US20020051114A1 (en) * 2000-10-27 2002-05-02 Sang-Ki Kwak Liquid crystal display
CN1510654A (zh) * 2002-12-23 2004-07-07 Lg.������Lcd��ʽ���� 定时控制器的复位电路
CN1825176A (zh) * 2005-02-22 2006-08-30 三星电子株式会社 液晶显示器及其测试方法
US20090294771A1 (en) * 2008-06-03 2009-12-03 Samsung Electronics Co., Ltd. Thin film transistor array panel having a means for array test
TW201027099A (en) * 2009-01-05 2010-07-16 Chunghwa Picture Tubes Ltd Method of testing display panel

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015387A (zh) * 2017-05-19 2017-08-04 深圳市华星光电技术有限公司 一种用于阵列基板的测试线路
CN107272288A (zh) * 2017-06-07 2017-10-20 深圳市华星光电技术有限公司 一种显示基板、显示设备及显示基板的制备方法
WO2020098023A1 (zh) * 2018-11-14 2020-05-22 惠科股份有限公司 显示面板的制作方法及显示面板的检测方法
US11967259B2 (en) 2018-11-14 2024-04-23 HKC Corporation Limited Method of manufacturing a display panel and method of detecting the display panel
CN109830197A (zh) * 2019-01-17 2019-05-31 昆山国显光电有限公司 一种测试导线排版结构、显示面板和显示装置
CN109830197B (zh) * 2019-01-17 2022-03-15 昆山国显光电有限公司 一种测试导线排版结构、显示面板和显示装置
CN109767695A (zh) * 2019-03-28 2019-05-17 合肥京东方显示技术有限公司 一种显示装置及其老化方法
CN110221491A (zh) * 2019-05-06 2019-09-10 惠科股份有限公司 阵列基板及其制作方法、液晶显示面板

Also Published As

Publication number Publication date
US9368522B2 (en) 2016-06-14
EP3410182A1 (en) 2018-12-05
US9196552B2 (en) 2015-11-24
US20150155212A1 (en) 2015-06-04
CN104680957B (zh) 2017-11-14
EP2878996B1 (en) 2018-08-29
US20160043107A1 (en) 2016-02-11
EP2878996A1 (en) 2015-06-03

Similar Documents

Publication Publication Date Title
CN104680957A (zh) 显示设备及其制造和测试方法
CN103809340B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
JP4068518B2 (ja) 表示装置用基板及びその製造方法
CN101833200B (zh) 水平电场型液晶显示装置及制造方法
US20100038640A1 (en) Array substrate and method of manufacturing the same
CN109154729B (zh) 显示面板及其信号线的修复方法、显示装置
KR101730163B1 (ko) 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
CN103901641A (zh) 用于显示装置的阵列基板
CN105511136A (zh) 具有触摸屏的液晶显示装置以及触摸面板的测试方法
JP2019169086A (ja) 位置入力装置
CN108711565B (zh) 一种显示基板及其制作方法、显示面板
CN104656292A (zh) 阵列基板及制造方法、显示面板及其测试方法、显示装置
JP6539743B2 (ja) アレイ基板及び液晶表示パネル
CN102495502B (zh) 液晶显示装置及其像素修补方法
CN106773521B (zh) 一种掩膜板、显示基板及其制作方法
KR102078807B1 (ko) 액정 표시 장치
CN101334541B (zh) 阵列基板及其显示面板
CN102708771A (zh) 一种阵列基板及其制造方法、显示装置
JP2019184864A (ja) 表示装置
CN100557807C (zh) 薄膜晶体管数组基板
EP3021166B1 (en) Display device and method for fabricating the same
CN102929056B (zh) 一种阵列基板及其制造方法、显示装置
JP2007219046A (ja) 液晶表示パネル
TW201518829A (zh) 薄膜電晶體基板及其修護方法
CN104485337A (zh) 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant