CN104659110B - 稳压二极管及其加工工艺 - Google Patents

稳压二极管及其加工工艺 Download PDF

Info

Publication number
CN104659110B
CN104659110B CN201410812041.0A CN201410812041A CN104659110B CN 104659110 B CN104659110 B CN 104659110B CN 201410812041 A CN201410812041 A CN 201410812041A CN 104659110 B CN104659110 B CN 104659110B
Authority
CN
China
Prior art keywords
voltage
layer
regulator diode
silver
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410812041.0A
Other languages
English (en)
Other versions
CN104659110A (zh
Inventor
张淑云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan Qiang Semiconductor Co ltd
Original Assignee
Tianjin All Kinds Of Things In Nature Gold One Hundred Microtronics AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin All Kinds Of Things In Nature Gold One Hundred Microtronics AS filed Critical Tianjin All Kinds Of Things In Nature Gold One Hundred Microtronics AS
Priority to CN201410812041.0A priority Critical patent/CN104659110B/zh
Publication of CN104659110A publication Critical patent/CN104659110A/zh
Application granted granted Critical
Publication of CN104659110B publication Critical patent/CN104659110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明提供一种稳压二极管及其加工工艺,稳压二极管芯片工艺设计使用N/N‑双外延片,钝化层包括由下到上依次设置的二氧化硅、磷硅玻璃和氮化硅,磷硅玻璃厚度为3000埃,掺磷2%;工艺中采用PECVD工艺,用光刻胶替代传统工艺中的紫外高分子聚合塑料膜。本发明稳压二极管芯片采用双外延层结构制作工艺技术,简化工艺步骤,降低生产成本,同时提高器件性能;用光刻胶替代传统工艺中的紫外高分子聚合塑料膜,降低成本同时保护环境。

Description

稳压二极管及其加工工艺
技术领域
本发明属于稳压二极管生产领域,尤其涉及一种稳压二极管特殊结构及其加工工艺。
背景技术
稳压二极管是一种用于稳定电压的PN结二极管,当加在稳压二极管的反向电压增加到一定数值时,将有大量载流子隧穿PN结的位垒,形成大的反向电流,此时电压基本不变,称为隧道击穿;当反向电压比较高时,在势垒区内将可能产生大量载流子,受强电场作用形成大的反向电流,而电压亦基本不变,为雪崩击穿。因此,反向电压临近击穿电压时,反向电流迅速增加,而反向电压几乎不变。这个近似不变的电压称为齐纳电压(隧道击穿)或雪崩电压(雪崩击穿)。
稳压管的主要参数如下:
(1)稳定电压Uz Uz就是PN结的击穿电压,它随工作电流和温度的不同而略有变化。对于同一型号的稳压管来说,稳压值有一定的离散性,离散越小越好。
(2)稳定电流Iz稳压管工作时的参考电流值。它通常有一定的范围,即Izmin——Izmax。
(3)动态电阻rz它是稳压管两端电压变化与电流变化的比值,如图9所示,即这个数值随工作电流的不同而改变。通常工作电流越大,动态电阻越小,稳压性能越好,在参数测试中,要求小电流测试的动态电阻为ZZK,要求稍大电流测试的动态电阻为ZZT,相同测试条件下,越小越好。
(4)稳压管正向压降VF,在同样测试条件下,越小越好。
稳压二极管的应用领域广泛,比如浪涌保护电路、电视机里的过压保护电路、电弧抑制电路、串联型稳压电路中都用到稳压二极管。
现有的稳压二极管采用保护环结构(具体见附图2所示),结构复杂,设计原理是保护环先进行扩散,其源的浓度稍低于稳压井的源浓度,其击穿电压高于稳压井电压,这样二极管两端的反向电压逐渐加大时,体内稳压井底部首先击穿,由于保护环电压高于稳压井电压,氧化层中表面态对保护环PN结伏安特性的影响不表现在整体二极管的伏安特性中,从而能够形成电参数符合要求的稳压管。
一般稳压二极管的生产工艺中的钝化工艺采用的是LPCVD(低压化学汽相沉积),沉积层为SIO2(二氧化硅)+SI3N4(氮化硅)的复合层,不能有效抑制后工序的正电荷沾污,稳压二极管漏电较高。
一般稳压二极管制作工艺具体见附图5所示,从工艺流程来说,主要工艺步骤17步,流程较长,产品制作流程长,产生两个问题,其一制作成本高,其二制程中会产生沾污,对成品率和电参数会产生影响。
发明内容
本发明要解决的问题首先是提供一种电参数性能更好的新型稳压二极管,其次是提供一种工艺简化、节约成本、提高成品率的新型稳压二极管加工工艺。
为解决上述问题,本发明采用的技术方案:一种稳压二极管,包括由下到上依次顺序设置的背面银电极层、衬底N+、外延层N和薄外延层N-,所述薄外延层N-的中部及所述外延层N的中部靠近上表面的部分扩散有稳压井,所述稳压井外侧的薄外延层N-上方设有氧化层,所述氧化层上方及所述氧化层内侧的稳压井上方的一部分设有钝化层,钝化层包括由下到上依次设置的二氧化硅、磷硅玻璃和氮化硅,磷硅玻璃厚度为3000埃,掺磷2%,由薄外延层N-上未被钝化层覆盖的部分向上一直扩展到氧化层上方的钝化层的一部分上设有正面银台电极。
制作上述的稳压二极管的加工工艺,包括如下步骤:
(1)清洗;
(2)一次氧化制作出氧化层;
(3)一次光刻形成稳压井表面窗口;
(4)一次硼注入形成稳压井预扩散;
(5)稳压结硼扩散形成稳压井;
(6)采用PECVD工艺生成钝化层;
(7)二次光刻形成银台电极接触窗口;
(8)进行正面蒸发;
(9)用高粘度光刻胶对银台电极接触窗口进行第三次光刻;
(10)电镀形成银台电极;
(11)对硅片背面N+进行减薄处理;
(12)背面蒸发形成背面银电极;
(13)划片切分形成单个管芯结构;
(14)封装。
同时还包括检验测试步骤。
所述三次光刻采用高粘度光刻胶光刻技术。
所述PECVD工艺在钝化层中生长厚度3000埃,掺磷2%的PSG,钝化层结构为有效SIO2+PSG+SI3N4
本发明具有的优点和积极效果是:本发明稳压二极管采用双外延层结构制作工艺技术,简化了工艺步骤,降低了生产成本,同时提高了器件的性能,本发明稳压二极管的ZZK/ZZT/VZ/IR四个参数指标及离散性都好于保护环结构制作的稳压管,产品性能稳定,实现了优良的稳压管参数特性,动态微分电阻(ZZT/ZZK)小,漏电小,VZ一致性好等特点;在镀银工艺中使用高粘度光刻胶替代传统工艺中使用的紫外高分子聚合塑料膜,由于这种高分子聚合物降解困难,污染环境,采用本发明的方法不仅降低了生产成本,而且能够保护环境;PECVD工艺在钝化层中生长厚度3000埃,掺磷2%的PSG,形成对正电荷的吸附,降低了器件的漏电流,提高参数性能。
附图说明
图1 是本发明结构示意图;
图2 是现有技术的结构示意图;
图3 是本发明PN结空间耗尽区的结构示意图;
图4 是单个PN结情况下的实际击穿的伏安特性及稳压二极管要求的伏安特性曲线对比图;
图5 是现有技术的加工工艺流程图;
图6 是本发明的加工工艺流程图;
图7 击穿电压与浓度的关系图(锗、硅、砷化镓及磷化镓中单边突变结构的雪崩击穿电压与杂质浓度的关系图);
图8 是杂志浓度最大势垒区关系图(单边突变结击穿电压VE、击穿电压下的势垒宽度δmax和最大电场强度Emax与杂质浓度N的关系图);
图9 是稳压二极管的伏安特性曲线及动态电阻图。
图中:1钝化层 2银台电极 3氧化层 4稳压井 5保护环 6外延层N 7衬底N+8背面银电极 9薄外延层N- 10空间耗尽区。
具体实施方式
现根据附图对本发明进行较详细的说明,如图1所示,一种稳压二极管,包括由下到上依次顺序设置的背面银电极层8、衬底N+7、外延层N6和薄外延层N-9,所述薄外延层N-9的中部及所述外延层N6的中部靠近上表面的部分扩散有稳压井4,所述稳压井4外侧的薄外延层N-9上方设有氧化层3,所述氧化层3上方及所述氧化层3内侧的稳压井4上方的一部分设有钝化层1,所述钝化层1包括由下到上依次设置有效二氧化硅(SIO2)、磷硅玻璃(PSG)和氮化硅(SI3N4),所述钝化层1中包含生长厚度为3000埃,掺磷2%的磷硅玻璃,由薄外延层N-9上未被钝化层1覆盖的部分向上一直扩展到氧化层3上方的钝化层1的一部分上设有正面银台电极2。
选定需做稳压管的电压值,查击穿电压与浓度的关系图(具体见相关教科书或技术手册)所示的曲线图,如制作18V稳压管,查击穿电压与浓度的关系图(具体见相关教科书或技术手册)可知,对应浓度约为7E16/cm3,如果不做保护环5结构(现有技术)或双外延层结构(本发明),在单个PN结的制作过程中,由于表面沾污及表面态的各种影响,空间耗尽区10表面变窄,表面击穿电压下降,实际击穿的伏安特性如图4中的曲线A,在反向击穿拐点处形成圆角,动态电阻达不到稳压管伏安特性要求,图4中的曲线B为稳压二极管要求的击穿特性曲线。也就是说,单PN结扩散达不到稳压管要求。
我们采用了如图1所示的双外延层设计结构,生长外延时,如制作18V稳压二极管,查击穿电压与浓度的关系图(具体见相关教科书或技术手册)可知,衬底N+7层浓度为7E16/cm3,查杂质浓度-最大势垒区关系图(具体见相关教科书或技术手册)可知,厚度约为3微米,再给出氧化,扩散的工艺余量2.5微米,可设计N6总厚度5.5微米,薄外延层N-9的电压值设计为2倍电压值36V,查雪崩电压-浓度关系图7,得薄外延层N-9浓度设计为1.6E16/cm3,查杂质浓度-最大势垒区关系图(具体见相关教科书或技术手册)可知;厚度采用3微米,外延时双层外延一同做好,只做一次扩散,稳压井深超过3微米,这样可实现高浓度的体内PN结率先击穿,就能实现稳压管的特性,实现并超越保护环5的效果,空间耗尽区10构图如图3所示,空间耗尽区10越宽,电压越高,这样虽然有表面态的影响,但表面耗尽层的宽度仍大于体内,表面态对稳压井4底部不构成影响,二极管的稳压井4体内底部首先击穿,实现了稳压管的制作技术。
如图6所示,制作上述的稳压二极管的加工工艺,包括如下步骤:
(1)清洗;
(2)一次氧化制作出氧化层3;
(3)一次光刻形成稳压井4表面窗口;
(4)一次硼注入形成稳压井4预扩散;
(5)稳压结硼扩散形成稳压井4;
(6)采用PECVD工艺生成钝化层1;
(7)二次光刻形成银台电极2接触窗口;
(8)正面蒸发;
(9)用高粘度光刻胶对银台电极2接触窗口进行第三次光刻;
(10)电镀形成银台电极2
(11)对硅片背面N+进行减薄处理;
(12)背面蒸发形成背面银电极;
(13)划片切分形成单个管芯结构;
(14)封装。
还包括检验测试步骤。
所述三次光刻采用高粘度光刻胶光刻技术。高粘度光刻胶粘度450mpa.s。
所述PECVD工艺在钝化层1中生长厚度3000埃,掺磷2%的PSG,温度为380度,钝化层1结构为有效SIO2+PSG+SI3N4
由于双层外延的结构设计,可以省掉二次光刻和二次硼注入及稳压结扩散三个工序,既节省了制作成本,又减少了工序过多造成的沾污和芯片缺陷。
用PECVD(等离子体增强化学汽相沉积)代替LPCVD(低压化学汽相沉积),在钝化层中加入PSG(磷硅玻璃),形成对正电荷的吸附,降低了器件的漏电流。
采用保护环结构的稳压二极管与采用双层外延结构的稳压二极管的性能对比如下:
保护环结构(现有技术)稳压二极管0.5W-18V按国际通用的BZX55C规格要求进行测试,参数结果如下表1:
表1
BZX55C-18V ZZK(170mA) ZZT(5mA) VF(100mA) VZ(5mA) IR(13V)
要求 <170Ω <50Ω <1000mv 16.8-19.1V <0.1μA
1 23.51 8.35 928 18.95 0.022
2 22.37 7.11 929 18.66 0.016
3 24.51 7.83 928 18.11 0.008
4 23.25 7.95 927 18.24 0.001
5 23.09 7.47 928 18.75 0.001
6 26.42 7.85 929 18.32 0.001
7 25.61 8.9 930 18.69 0.001
8 23.92 7.83 929 18.47 0.001
9 22.73 7.87 928 18.11 0.021
10 21.52 7.11 932 18.59 0.002
11 20.94 8.03 928 18.09 0.001
12 22.63 8.76 931 18.18 0.001
13 24.28 8.87 928 18.61 0.001
14 20.35 7.11 931 18.85 0.001
15 20.59 7.87 930 18.67 0.021
16 23.37 7.47 931 18.11 0.001
17 21.78 7.99 928 18.25 0.001
18 23.68 8.35 931 18.62 0.002
19 20.35 7.87 929 18.87 0.002
20 22.63 8.11 927 18.61 0.001
21 26.6 7.32 928 18.77 0.001
22 23.25 8.73 928 18.26 0.002
23 20.35 7.87 931 18.63 0.001
24 23.68 7.95 926 18.42 0.023
25 22.37 7.23 931 18.79 0.001
平均值 22.90 7.91 929 18.50 0.005
标准差 1.72 0.52 1.56 0.27 0.007979
双外延结构(本发明)稳压二极管0.5W-18V按BZX55C条件进行了测试,结果如下
表2:
BZX55C-18V ZZK(170mA) ZZT(5mA) VF(100mA) VZ(5mA) IR(13V)
要求 <170Ω <50Ω <1000mv 16.8-19.1V <0.1μA
1 12.51 5.35 928 18.15 0.001
2 12.37 5.11 929 18.06 0.001
3 12.51 5.83 928 18.11 0.002
4 13.25 5.95 927 18.04 0.001
5 13.09 5.47 928 18.05 0.001
6 13.42 5.85 930 18.12 0.001
7 11.61 5.9 930 18.09 0.001
8 13.92 5.83 929 18.07 0.001
9 12.73 5.87 929 18.11 0.001
10 11.52 5.11 932 18.09 0.001
11 10.94 5.03 928 18.09 0.001
12 12.63 4.76 931 18.18 0.001
13 13.28 4.87 928 18.11 0.001
14 11.35 5.11 931 18.05 0.001
15 11.59 4.87 930 18.07 0.001
16 12.37 5.47 931 18.11 0.001
17 11.78 4.99 928 18.15 0.001
18 13.68 5.35 931 18.12 0.001
19 12.35 5.87 929 18.17 0.001
20 12.63 5.11 928 18.11 0.001
21 12.6 5.32 928 18.07 0.001
22 13.25 5.73 928 18.16 0.002
23 11.35 4.87 929 18.13 0.001
24 12.68 5.95 926 18.12 0.001
25 12.37 5.23 931 18.09 0.001
平均值 12.47 5.39 929 18.10 0.001
标准差 0.77 0.40 1.47 0.04 0.000272
数据分析:
保护环结构稳压管BZX55C-18V参数如下表:
BZX55C-18V ZZK(170mA) ZZT(5mA) VF(100mA) VZ(5mA) IR(13V)
要求 <170Ω <50Ω <1000mv 16.8-19.1V <0.1μA
平均值 22.90 7.91 929 18.50 0.005
标准差 1.72 0.52 1.56 0.27 0.007979
双外延层结构稳压管BZX55C-18V参数
BZX55C-18V ZZK(170mA) ZZT(5mA) VF(100mA) VZ(5mA) IR(13V)
要求 <170Ω <50Ω <1000mv 16.8-19.1V <0.1μA
平均值 12.47 5.39 929 18.10 0.001
标准差 0.77 0.40 1.47 0.04 0.000272
以上数据,验证了稳压二极管特殊结构及采用双外延层结构制作工艺技术,ZZK/ZZT/VZ/IR四个参数指标及离散性都好于保护环结构制作的稳压管,此工艺已批量生产,产品性能稳定,实现了优良的稳压管参数特性,动态微分电阻(ZZT/ZZK)小,漏电小,VZ一致性好等特点。
在镀银工艺中使用高粘度光刻胶替代传统工艺中使用的紫外高分子聚合塑料膜。由于这种高分子聚合物降解困难,污染环境,国外已经禁止使用。采用本发明的方法不仅降低了生产成本,而且能够保护环境。
以上对本发明的实施例进行了详细说明,但所述内容仅为本发明的较佳实施例,不能被认为用于限定本发明的实施范围。凡依本发明范围所作的均等变化与改进等,均应仍归属于本专利涵盖范围之内。

Claims (5)

1.一种稳压二极管,其特征在于:包括由下到上依次顺序设置的背面银电极层、衬底N+、外延层N和薄外延层N-,所述薄外延层N-的中部及所述外延层N的中部靠近上表面的部分扩散有稳压井,所述稳压井外侧的薄外延层N-上方设有氧化层,所述氧化层上方及所述氧化层内侧的稳压井上方的一部分设有钝化层,钝化层包括由下到上依次设置的二氧化硅、磷硅玻璃和氮化硅,磷硅玻璃厚度为3000埃,掺磷2%,由薄外延层N-上未被钝化层覆盖的部分向上一直扩展到氧化层上方的钝化层的一部分上设有正面银台电极。
2.制作如权利要求1所述的稳压二极管的加工工艺,其特征在于:包括如下步骤:
(1)清洗;
(2)一次氧化制作出氧化层;
(3)一次光刻形成稳压井表面窗口;
(4)一次硼注入形成稳压结预扩散;
(5)稳压结硼扩散形成稳压井;
(6)采用PECVD工艺生成钝化层;
(7)二次光刻形成银台电极接触窗口;
(8)进行正面蒸发;
(9)用高粘度光刻胶对银台电极接触窗口进行第三次光刻;
(10)电镀形成银台电极;
(11)对硅片背面衬底N+进行减薄处理;
(12)背面蒸发形成背面银电极;
(13)划片切分形成单个管芯结构;
(14)封装。
3.根据权利要求2所述的稳压二极管的加工工艺,其特征在于:还包括检验测试步骤。
4.根据权利要求2所述的稳压二极管的加工工艺,其特征在于:所述第三次光刻采用高粘度光刻胶光刻技术。
5.根据权利要求2所述的稳压二极管的加工工艺,其特征在于:所述PECVD工艺在钝化层中生长厚度3000埃,掺磷2%的PSG,钝化层结构为SIO2+PSG+SI3N4三层结构。
CN201410812041.0A 2014-12-22 2014-12-22 稳压二极管及其加工工艺 Active CN104659110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410812041.0A CN104659110B (zh) 2014-12-22 2014-12-22 稳压二极管及其加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410812041.0A CN104659110B (zh) 2014-12-22 2014-12-22 稳压二极管及其加工工艺

Publications (2)

Publication Number Publication Date
CN104659110A CN104659110A (zh) 2015-05-27
CN104659110B true CN104659110B (zh) 2017-11-21

Family

ID=53250024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410812041.0A Active CN104659110B (zh) 2014-12-22 2014-12-22 稳压二极管及其加工工艺

Country Status (1)

Country Link
CN (1) CN104659110B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366231A (zh) * 2020-11-20 2021-02-12 济南新芯微电子有限公司 一种稳压二极管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599041A (zh) * 2003-09-17 2005-03-23 吴协霖 具高崩溃电压及低逆向漏电流的萧特基二极管及制造方法
CN101295736A (zh) * 2007-04-29 2008-10-29 上海维恩佳得数码科技有限公司 半导体稳压器件及其制造方法
CN101335307A (zh) * 2007-06-29 2008-12-31 上海维恩佳得数码科技有限公司 半导体稳压器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791161B2 (en) * 2002-04-08 2004-09-14 Fabtech, Inc. Precision Zener diodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599041A (zh) * 2003-09-17 2005-03-23 吴协霖 具高崩溃电压及低逆向漏电流的萧特基二极管及制造方法
CN101295736A (zh) * 2007-04-29 2008-10-29 上海维恩佳得数码科技有限公司 半导体稳压器件及其制造方法
CN101335307A (zh) * 2007-06-29 2008-12-31 上海维恩佳得数码科技有限公司 半导体稳压器件及其制造方法

Also Published As

Publication number Publication date
CN104659110A (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
US20200381515A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9018516B2 (en) Solar cell with silicon oxynitride dielectric layer
US7259440B2 (en) Fast switching diode with low leakage current
CN106062960A (zh) 半导体装置及半导体装置的制造方法
US8395244B2 (en) Fast recovery diode
US9576791B2 (en) Semiconductor devices including semiconductor structures and methods of fabricating the same
CN109166908B (zh) 一种低过冲电压单向tvs及其制造方法
US20160247904A1 (en) Vertical power component
CN102142370A (zh) 一种在p+衬底上制备低压二极管芯片的方法及其结构
JP2021536127A (ja) 過渡電圧抑制デバイス及びその製造方法
CN106684040A (zh) 一种低容低残压瞬态电压抑制二极管器件及其制造方法
CN104659110B (zh) 稳压二极管及其加工工艺
CN104362182B (zh) 一种平面双结型稳压二极管芯片及其生产工艺
US8698227B2 (en) Mesa-type bidirectional Shockley diode
EP2325893B1 (fr) Diode de protection bidirectionnelle basse tension
CN102832122B (zh) 双极穿通半导体器件及这种半导体器件的制造方法
US9991250B2 (en) Electrostatic discharge devices and method of making the same
CN103165659A (zh) 齐纳二极管及其制造方法
CN104465773B (zh) 金属氧化物半导体场效应管的终端结构及其制造方法
CN105244282B (zh) 半导体器件的阱区形成方法
CN103972305A (zh) 用于低压瞬态电压抑制二极管芯片的制造方法
CN112768355A (zh) 齐纳二极管的制作方法
CN110867440A (zh) 非对称双向可控硅静电防护器件及其制作方法
CN206401295U (zh) 一种低容低残压瞬态电压抑制二极管器件
CN107785324A (zh) 高压工艺集成电路方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231214

Address after: 464000 No. 19, shihewan industrial cluster, chenlinzi Town, Gushi County, Xinyang City, Henan Province

Patentee after: Henan Qiang Semiconductor Co.,Ltd.

Address before: 300385 plant 5, Saida Industrial Park, Xiqing Economic and Technological Development Zone, Xiqing District, Tianjin

Patentee before: TEWOO GOLD BEST MICROELECTRONICS CO.,LTD.