CN101295736A - 半导体稳压器件及其制造方法 - Google Patents

半导体稳压器件及其制造方法 Download PDF

Info

Publication number
CN101295736A
CN101295736A CNA2007100402902A CN200710040290A CN101295736A CN 101295736 A CN101295736 A CN 101295736A CN A2007100402902 A CNA2007100402902 A CN A2007100402902A CN 200710040290 A CN200710040290 A CN 200710040290A CN 101295736 A CN101295736 A CN 101295736A
Authority
CN
China
Prior art keywords
semiconductor
conductivity
voltage
diffusion
devices according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100402902A
Other languages
English (en)
Other versions
CN101295736B (zh
Inventor
武鸿基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI WEIEN JIADE DIGITAL SCIENCE AND TECHNOLOGY Co Ltd
Original Assignee
SHANGHAI WEIEN JIADE DIGITAL SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI WEIEN JIADE DIGITAL SCIENCE AND TECHNOLOGY Co Ltd filed Critical SHANGHAI WEIEN JIADE DIGITAL SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN2007100402902A priority Critical patent/CN101295736B/zh
Publication of CN101295736A publication Critical patent/CN101295736A/zh
Application granted granted Critical
Publication of CN101295736B publication Critical patent/CN101295736B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thyristors (AREA)

Abstract

本发明公开了一种低电压半导体稳压器件及其制造方法，提高反向击穿电压的一致性。其技术方案为：该稳压器件包括：由第一导电性半导体构成的衬底基片；建构于所述衬底基片表面的具有第一导电性的第一半导体区；建构于所述第一半导体区表面的具有第二导电性的第二半导体区；建构于所述第一半导体区表面的具有第二导电性的且杂质固浓度高的多晶硅层；其中，具有第一导电性半导体构成的第一半导体区和具有第二导电性的第二半导体区形成的PN结上形成反向偏置，以产生所述稳压器件的稳压特性。本发明应用于半导体器件制造领域。

Description

半导体稳压器件及其制造方法
技术领域
本发明涉及一种半导体稳压器件的结构和制造方法，尤其涉及一种制造低伏齐纳稳压管的结构和制造方法。
背景技术
电子产品中广泛运用半导体齐纳稳压器件于低伏电压箝位，这种低伏稳压器件是由一个反向偏置的P+N+结形成。这种稳压器件在低于7V范围所依赖的是穿越势垒的电流形成的齐纳击穿。通常这种低伏稳压器件中的表面高掺杂是依赖衬底硅材料的低电阻率以及低扩散系数的杂质，如铝的扩散形成的。但是衬底硅材料的电阻率受单晶工艺的影响而有较大的离散性。铝与硅的低合金温度易于形成合金点。这二者都造成由此方法制造的稳压管具有较大的反向齐纳击穿电压的非均匀性.
发明内容
本发明的目的在于提供一种低电压半导体稳压器件，来提高反向击穿电压的一致性。
本发明的另一目的在于提供一种低电压半导体稳压器件的制造方法，来提高反向击穿电压的一致性。
本发明的技术方案为：本发明提出了一种半导体稳压器件，所述稳压器件包括：
一由第一导电性半导体构成的衬底基片；
一建构于所述衬底基片表面的具有第一导电性的第一半导体区；
一建构于所述第一半导体区表面的具有第二导电性的第二半导体区；
一建构于所述第一半导体区表面的具有第二导电性的且杂质固浓度高的多晶硅层；
其中，所述具有第一导电性半导体构成的第一半导体区和具有第二导电性的第二半导体区形成的PN结上形成反向偏置，以产生所述稳压器件的稳压特性。
上述的半导体稳压器件，其中，所述具有第一导电性的第一半导体区是重掺杂的
上述的半导体稳压器件，其中，所述具有第二导电性的第二半导体区是重掺杂的。
上述的半导体稳压器件，其中，所述第二半导体区的具有第二导电性的重掺杂是由掺杂的多晶硅层引入的。
上述的半导体稳压器件，其中，所述衬底基片由低阻值的半导体构成，其电阻率低于0.01欧姆·厘米。
上述的半导体稳压器件，其中，所述第一半导体区阻值是所述衬底基片阻值的10倍以上。
上述的半导体稳压器件，其中，所述第一导电性是N型，所述第二导电性是P型。
上述的半导体稳压器件，其中，所述第一导电性是P型，所述第二导电性是N型。
本发明还提出了一种半导体稳压器件的制造方法，包括：
在由第一导电性半导体构成的衬底基片上生长一层二氧化硅；
在所述二氧化硅层光刻形成二个环形扩散窗口，由第二导电性杂质在所述两个环形扩散窗口的表面扩散形成第二导电型扩散区；
在由所述环形扩散窗口包围的二氧化硅层中形成圆形扩散窗口并对所述圆形扩散窗口引入第一导电性杂质以形成重掺杂的的具有第一导电性的第一半导体区；
在所述圆形扩散窗口中沉积一层多晶硅并对所述多晶硅掺以第二导电性杂质；
所述多晶硅经由干法或湿法腐蚀成所需图形，并进一步对所述第二导电性杂质作推进扩散以形成重掺杂的具有第二导电性的第二半导体区。
上述的半导体稳压器件的制造方法，其中，所述衬底基片由低阻值的半导体构成，其电阻率低于0.01欧姆·厘米。
上述的半导体稳压器件的制造方法，其中，所述环形扩散窗口表面扩散形成的第二导电型扩散区的表面浓度为每立方厘米1.0e19至1.0e20，结深为3至7微米。
上述的半导体稳压器件的制造方法，其中，在圆形扩散窗口中引入第一导电性杂质的方式包括离子注入或杂质源的扩散，所述第一半导体区的表面浓度为1.0×1019/厘米3至2.0×1020/厘米3。
上述的半导体稳压器件的制造方法，其中，以低压化学沉积法沉积的多晶硅层的厚度在1000埃至3000埃，对所述多晶硅层掺入第二导电型杂质的方式包括离子注入或杂质源扩散。
上述的半导体稳压器件的制造方法，其中，离子注入杂质的注入浓度为5×1015/厘米3。
上述的半导体稳压器件的制造方法，其中，推进扩散中推进的温度在900摄氏度到1100摄氏度之间。
上述的半导体稳压器件的制造方法，其中，所述第一导电性是N型，所述第二导电性是P型。
上述的半导体稳压器件的制造方法，其中，所述第一导电性是P型，所述第二导电性是N型。
本发明对比现有技术有如下的有益效果：本发明的稳压器件中的PN结是通过杂质固溶度高的多晶硅层对硅表面的扩散来实现的，从而保证了掺杂剖面的陡峭。同时在衬底基片表面另施加了一层与衬底的导电同型的高掺杂质用以补偿衬底基片电阻率的差异。由以上二个工艺措施制成的稳压器件具有反向击穿电压的一致性不受铝合金点和衬底基片电阻率影响的特点。
附图说明
图1是本发明的半导体稳压器件的一个实施例的截面图。
图2至图4是本发明的半导体稳压器件的制造过程。
具体实施方式
下面结合附图和实施例，对本发明作进一步的描述。
图1示出了本发明的半导体稳压管的一个较佳实施例的截面，本实施例以P+N+N三层结构来说明本发明的技术方案。半导体稳压器件中，N型半导体构成底部的衬底基片1，衬底基片由低阻值的半导体构成，其电阻率低于0.01欧姆·厘米，在衬底基片1上覆盖一层二氧化硅20。紧贴二氧化硅层20下表面形成有P型扩散区4、5，用作主PN结的保护环。在P型扩散区4、5之间，衬底基片1之上掺入N型杂质以形成N+扩散区7，其阻值是衬底基片阻值的10倍以上，使得衬底基片的电阻率离散性对稳压管击穿一致性的影响转而由扩散层对稳压管击穿一致性的影响所取代。在N+扩散区7之上还设有一层P+重掺杂的多晶硅层9，由于P型杂质在多晶硅9中的固浓度比较大，因此可以在多晶硅/硅衬底基片的界面形成具有较高的浓度梯度的P+层8而制成齐纳低击穿电压的稳压管。
图2～4示出了上述的半导体稳压器件的制造方法。请参见图2，在电阻率低于0.01欧姆.厘米的N型半导体衬底基片1上生长一层二氧化硅20。用普通的光刻方法在二氧化硅20中形成环型扩散窗口2和3。由P型杂质在扩散窗口2和3的表面扩散形成P型扩散区4和5，其表面浓度为每立方厘米1.0e19至1.0e20，结深为3至7微米。P型扩散区4和5用作主PN结的保护环。
参见图3，在由环形扩散窗口2和3包围的二氧化硅中形成圆型扩散窗口6并对其中引入N型杂质如磷或砷而形成N+扩散区7。用典型的杂质引入方法如离子注入或杂质源的扩散形成的表面浓度为1.0×1019/厘米3至2.0×1020/厘米3。衬底基片1的电阻率离散性对稳压管击穿一致性的影响在此转而由扩散层7对稳压管击穿一致性的影响所取代。本领域技术人员应知扩散后的表面浓度的离散是由生产者控制的，取决于内部工艺的控制。对于一个工艺控制完好的生产者来说，这个结构可以有效提高稳压管击穿的一致性。
参见图4，二氧化硅中形成圆型窗口10。由低压化学沉积法沉积一层多晶硅9，厚度在一千埃至三千埃。用典型的杂质引入方法如离子注入或杂质源的扩散对多晶硅9掺以P型杂质，典型的注入浓度为5×1015/厘米3。多晶硅9经由干法或湿法被腐蚀成所需的图形。为达到所需的反向电压要求，需进一步对P型杂质作推进扩散，推进的温度在900℃到1100℃之间。P型杂质在硅中的推进形成了P+N+N结中的P+面。由于杂质在多晶硅中的固溶度比较大，因此可以在多晶硅/硅衬底基片的界面形成较高的浓度梯度而制成齐纳低击穿电压的稳压管。
应理解，本发明以P+N+N三层结构的实施例来说明，本领域技术人员可知本发明也可同样应用于N+P+P三层结构。
上述实施例是提供给本领域普通技术人员来实现或使用本发明的，本领域普通技术人员可在不脱离本发明的发明思想的情况下，对上述实施例做出种种修改或变化，因而本发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。

Claims (17)

1一种半导体稳压器件，所述稳压器件包括：
一由第一导电性半导体构成的衬底基片；
一建构于所述衬底基片表面的具有第一导电性的第一半导体区；
一建构于所述第一半导体区表面的具有第二导电性的第二半导体区；
一建构于所述第一半导体区表面的具有第二导电性的且杂质固浓度高的多晶硅层；
其中，所述具有第一导电性半导体构成的第一半导体区和具有第二导电性的第二半导体区形成的PN结上形成反向偏置，以产生所述稳压器件的稳压特性。
2根据权利要求1所述的半导体稳压器件，其特征在于，所述具有第一导电性的第一半导体区是重掺杂的。
3根据权利要求1所述的半导体稳压器件，其特征在于，所述具有第二导电性的第二半导体区是重掺杂的。
4根据权利要求3所述的半导体稳压器件，其特征在于，所述第二半导体区的具有第二导电性的重掺杂是由掺杂的多晶硅层引入的。
5根据权利要求1所述的半导体稳压器件，其特征在于，所述衬底基片由低阻值的半导体构成，其电阻率低于0.01欧姆·厘米。
6根据权利要求1所述的半导体稳压器件，其特征在于，所述第一半导体区阻值是所述衬底基片阻值的10倍以上。
7根据权利要求1所述的半导体稳压器件，其特征在于，所述第一导电性是N型，所述第二导电性是P型。
8根据权利要求1所述的半导体稳压器件，其特征在于，所述第一导电性是P型，所述第二导电性是N型。
9一种半导体稳压器件的制造方法，包括：
在由第一导电性半导体构成的衬底基片上生长一层二氧化硅；
在所述二氧化硅层光刻形成一个环形扩散窗口，由第二导电性杂质在所述环形扩散窗口的表面扩散形成第二导电型扩散区；
在由所述的环形扩散窗口包围的二氧化硅层中形成圆形扩散窗口并对所述圆形扩散窗口引入第一导电性杂质以形成重掺杂的的具有第一导电性的第一半导体区；
在所述圆形扩散窗口中沉积一层多晶硅并对所述多晶硅掺以第二导电性杂质；
所述多晶硅经由干法或湿法腐蚀成所需图形，并进一步对所述第二导电性杂质作推进扩散以形成重掺杂的具有第二导电性的第二半导体区。
10根据权利要求9所述的半导体稳压器件的制造方法，其特征在于，所述衬底基片由低阻值的半导体构成，其电阻率低于0.01欧姆·厘米。
11根据权利要求9所述的半导体稳压器件的制造方法，其特征在于，所述环形扩散窗口表面扩散形成的第二导电型扩散区的表面浓度为每立方厘米1.0e19至1.0e20，结深为3至7微米。
12根据权利要求9所述的半导体稳压器件的制造方法，其特征在于，在圆形扩散窗口中引入第一导电性杂质的方式包括离子注入或杂质源的扩散，所述第一半导体区的表面浓度为1.0×1019/厘米3至2.0×1020/厘米3。
13根据权利要求9所述的半导体稳压器件的制造方法，其特征在于，以低压化学沉积法沉积的多晶硅层的厚度在1000埃至3000埃，对所述多晶硅层掺入第二导电型杂质的方式包括离子注入或杂质源扩散。
14根据权利要求13所述的半导体稳压器件的制造方法，其特征在于，离子注入杂质的注入浓度为5×1015/厘米3。
15根据权利要求9所述的半导体稳压器件的制造方法，其特征在于，推进扩散中的温度在900摄氏度到1100摄氏度之间。
16根据权利要求9～15中任一项所述的半导体稳压器件的制造方法，其特征在于，所述第一导电性是N型，所述第二导电性是P型。
17根据权利要求9～15中任一项所述的半导体稳压器件的制造方法，其特征在于，所述第一导电性是P型，所述第二导电性是N型。
CN2007100402902A 2007-04-29 2007-04-29 半导体稳压器件及其制造方法 Expired - Fee Related CN101295736B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100402902A CN101295736B (zh) 2007-04-29 2007-04-29 半导体稳压器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100402902A CN101295736B (zh) 2007-04-29 2007-04-29 半导体稳压器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101295736A true CN101295736A (zh) 2008-10-29
CN101295736B CN101295736B (zh) 2010-04-07

Family

ID=40065871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100402902A Expired - Fee Related CN101295736B (zh) 2007-04-29 2007-04-29 半导体稳压器件及其制造方法

Country Status (1)

Country Link
CN (1) CN101295736B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659110A (zh) * 2014-12-22 2015-05-27 天津天物金佰微电子有限公司 稳压二极管及其加工工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352079A (ja) * 2000-06-07 2001-12-21 Nec Corp ダイオードおよびその製造方法
KR101116766B1 (ko) * 2004-06-10 2012-02-22 엘지전자 주식회사 제너 다이오드의 제작방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659110A (zh) * 2014-12-22 2015-05-27 天津天物金佰微电子有限公司 稳压二极管及其加工工艺
CN104659110B (zh) * 2014-12-22 2017-11-21 天津天物金佰微电子有限公司 稳压二极管及其加工工艺

Also Published As

Publication number Publication date
CN101295736B (zh) 2010-04-07

Similar Documents

Publication Publication Date Title
CN105097682B (zh) 半导体器件
US9490338B2 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
US9443972B2 (en) Semiconductor device with field electrode
CN104779278B (zh) 双极半导体器件及其制造方法
CN101147251B (zh) 制备具有掩埋掺杂区的半导体器件的方法
JP5790573B2 (ja) 炭化珪素半導体装置およびその製造方法
DE102011052731A1 (de) Verfahren zum Bilden einer Halbleitervorrichtung und Halbleitervorrichtung mit einer integrierten Polydiode
CN106129058A (zh) 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法
US10068999B2 (en) Vertical power component
JPH1084113A (ja) 電界効果トランジスタ
KR101415139B1 (ko) 저전압 ulc-tvs 반도체 소자 및 그 제조방법
CN103840013A (zh) 双向tvs二极管及其制造方法
CN103474428B (zh) 集成式双向超低电容tvs器件及其制造方法
KR101041482B1 (ko) 반도체 과도전압 보호소자의 구조 및 그 제조방법
DE102009031314B4 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
US7911031B2 (en) Voltage-controlled semiconductor structure, resistor, and manufacturing processes thereof
CN109037206B (zh) 一种功率器件保护芯片及其制作方法
JP7054853B2 (ja) 炭化珪素半導体素子およびその製造方法
CN103779349A (zh) 静电放电装置和其制造方法
US8592903B2 (en) Bipolar semiconductor device and manufacturing method
CN101295736B (zh) 半导体稳压器件及其制造方法
JP2005522052A (ja) 側方空乏構造を有する電界効果トランジスタ
CN101536177B (zh) 适于形成半导体结型二极管器件的半导体晶片及其形成方法
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
US20220246744A1 (en) Transistor device and method of manufacturing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Wu Hongjian

Inventor before: Wu Hongji

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: WU HONGJI TO: WU HONGJIAN

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100407

Termination date: 20190429