CN104639104A - 功能模块级多阈值低功耗控制装置及方法 - Google Patents

Abstract

本发明公开了一种功能模块级多阈值低功耗控制装置，包括：移位器，用作功能模块的栈数移位；它为一个n位的移位寄存器；c0，c1产生电路，作为移位器的功能控制模块；它是一个时序数字电路，在时钟clk_in的控制下，依据当前的输入值，分别进入打入、移位或保持状态；低功耗判决电路，用来生成低功耗控制信号；即，根据当前该功能模块的运行动态，可分别对每一级栈进行低功耗睡眠控制；n个多阈值低功耗时钟驱动控制器，每个多阈值低功耗时钟驱动控制器具有2个输入端和2个输出端。本发明具有结构简单、能够有效进行低功耗控制、降低电路动态功耗等优点。

Description

功能模块级多阈值低功耗控制装置及方法

技术领域

本发明主要涉及到大规模集成电路设计领域，特指一种功能模块级多阈值低功耗控制装置及方法。

背景技术

随着工艺技术的不断提高，目前的超大规模集成电路设计已进入深亚微米阶段，特征尺寸的降低，必然会带来MOS器件的阈值电压的降低，使得电路的漏电流随着特征尺寸的降低而呈指数形式上升，直接造成了电路漏电流功耗迅速增加。由漏电流带来的静态功耗已经不能被忽视。

工作在GHz范围内的系统，其功耗达到了几十w，甚至是几百w以上。过大的功耗带来了一系列的问题，已成为超大规模集成电路发展的一个重要障碍。高的功耗导致了芯片温度的高温。工作温度的升高不仅使电路的各种物理缺陷所造成的故障显现出来，而且高的工作温度使电路的连线电阻变大，线延时增加，导致严重的时延故障。同时，工作温度的升高将导致漏电流的增大，使芯片内部的工作容易失效，寿命缩短等。这些最终导致了电路的可靠性。有研究表明，温度每升高10℃，器件的故障率就提高2倍。

低功耗设计技术贯穿于从系统级到器件(工艺)级的整个数字系统设计过程。集成电路设计的层次可以划分为以下几个层次：系统级、功能级(行为算法级)、寄存器传输级(结构级)、门级(逻辑电路级)、版图级(物理级)。

触发器是构成时序逻辑电路的基本单元，触发器消耗的功耗约占整个芯片的15％～45％，针对现在时钟频率越来越高的现象，触发器的功耗比重在整个芯片中也越来越重，减少触发器的功耗，已经成为整个芯片设计的必备要求。

现在工艺技术发展到深亚微米阶段，漏电流带来的静态功耗己经成为不可忽视的功耗。降低漏电流功耗就是要降低漏电流。漏电流主要包括亚阈值漏电流、pn结反相漏电流和击穿电流等。而其中的亚阈值漏电流是漏电流的最主要部分。当前电路设计中，针对功能模块级的低功耗技术已提出了几种方法。

1、门控时钟法。门控时钟法是对暂时不用的功能模块，将其时钟信号关断，时钟信号呈现一固定电平。此方法的优点是实现简洁，但管控的粒度较粗，是一刀切的思想，因此仍有功耗再降低的余量。

2、降频工作法。降频工作法是对暂时不用或不需要全频运行的的功能模块，将其工作频率降低，以减少开关的活动性，从而达到降低功耗的目的。该方法属于系统级降低功耗的方法。

3、寄存器双边沿采样法。寄存器双边沿采样法是采用专门的双边沿采样寄存器，可使寄存器的工作频率减半，而性能不受影响。单一采用这种方法，能达到一定的降耗效果，但还是不够彻底，仍有较大的降耗空间。

4、直接断电法。直接断电法是对较长时间不用的功能模块，同系统级低功耗管理，直接将其电源关断。该方法降耗虽彻底，但对某些功能模块要重新启动却要花费较长的时间。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、能够有效进行低功耗控制、降低电路动态功耗的功能模块级多阈值低功耗控制装置及方法。

为解决上述技术问题，本发明采用以下技术方案：

一种功能模块级多阈值低功耗控制装置，包括：

移位器，用作功能模块的栈数移位；它为一个n位的移位寄存器，有6个输入信号和n个输出信号；6个输入信号分别是：2位的初始数据输入Vdd1，Vdd2，2个移位器功能控制信号c0，c1，1个异步复位信号reset，1个时钟信号clk_in；n个输出信号是移位器的计数值2⁰，2¹，…，2^n-1，n值的大小取决于功能模块的栈数；

c0，c1产生电路，作为移位器的功能控制模块；它是一个时序数字电路，在时钟clk_in的控制下，依据当前的输入值，分别进入打入、移位或保持状态；

低功耗判决电路，用来生成低功耗控制信号；即，根据当前该功能模块的运行动态，可分别对每一级栈进行低功耗睡眠控制；

n个多阈值低功耗时钟驱动控制器，每个多阈值低功耗时钟驱动控制器具有2个输入端和2个输出端；2个输入端是：对应该栈的低功耗睡眠信号slp₁，1个时钟信号clk_in；2个输出端是对应该栈的时钟信号clk_out_i和nclk_out_i；当对应栈进入低功耗睡眠状态时，时钟信号也停止工作，处于固定电平。

作为本发明的进一步改进：所述c0，c1产生电路具有4个输入信号和2个输出信号；4个输入信号分别是：系统要求该功能模块工作的工作信号work，低功耗判决电路生成的该功能模块空闲信号，1个异步复位信号reset，1个时钟信号clk_in；2个输出信号是：移位器的功能控制信号c0，c1。

作为本发明的进一步改进：所述低功耗判决电路具有n个输入信号和n+1个输出信号；n个输入信号是：移位器的输出值2⁰，2¹，…，2^n-1；n+1个输出信号是：n个栈的低功耗睡眠信号slp₁，slp₂，…，slp_n和slp；所述低功耗判决电路根据当前该功能模块的运行动态分别对每一级栈进行低功耗睡眠控制；当slp₁，slp₂，…，slp_n都为高电平“1”时，slp才为“1”。

作为本发明的进一步改进：所述多阈值低功耗时钟驱动控制器包括低功耗控制电路，所述低功耗控制电路具有一个输入端和两个输出端，输入端为slp_i，为低功耗控制信号，高有效；输出端为sleep、nsleep，为睡眠和睡眠的非；所述低功耗控制电路包括一个两级的反相器，第一级的反相器由P1 PMOS管和N1 NMOS管组成，其栅极连接slp，输出作为低功耗控制电路的一个输出端nsleep；第二级的反相器由P2 PMOS管和N2 NMOS管组成，其栅极连接nsleep，输出作为低功耗控制电路的另一个输出端sleep；P1 PMOS管和P2 PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1 NMOS管和N2 NMOS管的衬底接地Vss，源极连接地Vss。

作为本发明的进一步改进：所述多阈值低功耗时钟驱动控制器包括多阈值低功耗时钟驱动控制器本体，所述多阈值低功耗时钟驱动控制器本体包括：

G1电路，为伪反相器电路，由低阈值PMOS管LP1，低阈值NMOS管LN1，高阈值NMOS管N4和高阈值NMOS管N5组成，低阈值PMOS管LP1，低阈值NMOS管LN1的栅极连接时钟clk_in，高阈值NMOS管N4是二极管连接方式，栅与源极连接在一起，源极连接Vdd，高阈值NMOS管N5的栅极连接nsleep，源极连接Vss；G1电路的输出连接G2电路，G3电路，G4电路相连；

G2电路，为伪反相器电路，由低阈值PMOS管LP2，低阈值NMOS管LN2，高阈值PMOS管P4，高阈值NMOS管N6组成，低阈值PMOS管LP2，低阈值NMOS管LN2的栅极连接G1电路的输出，高阈值PMOS管P4的栅极连接sleep，高阈值NMOS管N6的栅极连接Vdd，G2电路的输出是clk_out；

G3电路，为两级传输门电路，由高阈值PMOS管P5，高阈值NMOS管N7组成，G3电路的输出作为G2电路，G4电路的输入；

G4电路，为互补传输门，由低阈值PMOS管LP3，低阈值NMOS管LN3，高阈值NMOS管N8组成，低阈值PMOS管LP3的栅极接Vss，低阈值NMOS管LN3的栅极接高阈值NMOS管N8的漏极输出，高阈值NMOS管N8是二极管连接方式，栅与源极连接在一起，源极连接Vdd，G4电路的输出是nclk_out；当多阈值低功耗时钟驱动控制器处于睡眠状态时，clk_out＝0，nclk_out＝1。

本发明进一步提供一种基于上述低功耗控制装置的控制方法，其步骤为：

(1)系统复位reset之后，移位器的值为全“0”，处于保持状态；c0，c1产生电路处于保持状态；低功耗判决电路输出全“1”，功能模块处于休眠状态；多阈值低功耗时钟驱动控制器的输出clk_out_i为“0”，nclk_out_i为“1”；

(2)cp₀：work信号有效，c0，c1产生电路处于打入状态，控制移位器打入初始值“11”，“11”作为功能模块的工作窗口，此时低功耗判决电路输出slp₁,slp₂为低电平，功能模块的第1栈，第2栈开始工作，并且提供时钟，其它栈处于休眠状态；

(3)cp₁：c0，c1产生电路处于移位状态，控制移位器每次移一位的操作；低功耗判决电路输出slp₂，slp₃为低电平，功能模块的第2栈，第3栈开始工作，并且提供时钟，其它栈处于休眠状态；

(4)cp_n+1：c0，c1产生电路处于保持状态，控制移位器也处于保持状态，低功耗判决电路输出全“1”，功能模块处于休眠状态；

(5)cp_i：功能模块正在工作，work信号有效，此时c0，c1产生电路处于打入状态，控制移位寄存器的低两位同时移入两个“1”，转到第(3)步。

与现有技术相比，本发明的优点在于：本发明的功能模块级多阈值低功耗控制装置及方法，对于相对独立的功能模块级电路设计了一套值班电路，能动态监测模块的工作状况，可以逐栈地进行低功耗控制，逐栈地关闭时钟。同时，本发明在时钟通路上采用低阈值器件，大大降低了时钟电压的幅值，从而有效降低了动态功耗。

附图说明

图1是本发明功能模块级多阈值低功耗控制装置的拓扑结构原理示意图。

图2是本发明在具体应用实例中c0，c1产生电路的控制状态机示意图。

图3是本发明在具体应用实例中多阈值低功耗时钟驱动控制器的低功耗控制电路的结构原理示意图。

图4是本发明在具体应用实例中多阈值低功耗时钟驱动控制器本体的结构原理示意图。

具体实施方式

以下将结合说明书附图和具体实施例对本发明做进一步详细说明。

如图1所示，本发明的功能模块级多阈值低功耗控制装置，包括：

移位器，用作功能模块的栈数移位；它为一个n位的移位寄存器，有6个输入信号和n个输出信号；6个输入信号分别是：2位的初始数据输入Vdd1，Vdd2，2个移位器功能控制信号c0，c1，1个异步复位信号reset，1个时钟信号clk_in；n个输出信号是移位器的计数值2⁰，2¹，…，2^n-1，n值的大小取决于功能模块的栈数，reset信号将其异步复位，在时钟clk_in的控制下，移位器具有初始数据打入、移位操作和保持的功能。

c0，c1产生电路，作为移位器的功能控制模块；它具有4个输入信号和2个输出信号；4个输入信号分别是：系统要求该功能模块工作的工作信号work，低功耗判决电路生成的该功能模块空闲信号(即要求该模块进入睡眠低功耗模式的信号slp)，1个异步复位信号reset，1个时钟信号clk_in；2个输出信号是：移位器的功能控制信号c0，c1。c0，c1产生电路是一个时序数字电路，在时钟clk_in的控制下，依据当前的输入值，能分别进入打入、移位或保持状态。

低功耗判决电路，用来生成低功耗控制信号；它具有n个输入信号和n+1个输出信号。n个输入信号是：移位器的输出值2⁰，2¹，…，2^n-1；n+1个输出信号是：n个栈的低功耗睡眠信号slp₁，slp₂，…，slp_n和slp。低功耗判决电路根据当前该功能模块的运行动态，可分别对每一级栈进行低功耗睡眠控制。当slp₁，slp₂，…，slp_n都为高电平“1”时，slp才为“1”。

n个多阈值低功耗时钟驱动控制器，每个多阈值低功耗时钟驱动控制器具有2个输入端和2个输出端。2个输入端是：对应该栈的低功耗睡眠信号slp₁，1个时钟信号clk_in；2个输出端是对应该栈的时钟信号clk_out_i和nclk_out_i。当对应栈进入低功耗睡眠状态时，时钟信号也停止工作，处于固定电平。

采用上述结构后，本发明的低功耗控制装置具有3个输入端和3n个输出端。3个输入端分别是work，clk_in和reset；即工作信号，时钟信号和复位信号；3n个输出端分别是slp_i，clk_out_i，nclkout_i(i＝1，2，…，n)，即：各栈的低功耗睡眠信号，n个；两个互补的时钟信号，2n个。移位器是一个n位的移位寄存器，每个时钟拍节向左移1位，假设移位寄存器是LSB的；打入新值的操作是最低两位移入“11”，其它位向左移一位，最低移进的位填“0”；当移位寄存器移空时，即全“0”，移位寄存器进入保持状态，直到work信号有效，打入新值；移位寄存器的功能控制端c0，c1的定义如下：

c1 c0	功能
		x  0	打入
0  1	左移1位
		1  1	保持

低功耗判决电路，直接将移位寄存器的输出值取反、并加大驱动后生成slp_i，即：移位寄存器的值全“0”时，slp＝1。

如图2所示，为本实施例中，c0，c1产生电路的控制状态机，状态控制如下：

打入＝work

如图3所示，为本实施例中多阈值低功耗时钟驱动控制器中的低功耗控制电路，它具有一个输入端和两个输出端，输入端为slp_i，为低功耗控制信号，高有效；输出端为sleep、nsleep，为睡眠和睡眠的非。低功耗控制电路包括一个两级的反相器，第一级的反相器由P1 PMOS管和N1 NMOS管组成，其栅极连接slp，输出作为低功耗控制电路的一个输出端nsleep；第二级的反相器由P2 PMOS管和N2 NMOS管组成，其栅极连接nsleep，输出作为低功耗控制电路的另一个输出端sleep。P1 PMOS管和P2 PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1 NMOS管和N2 NMOS管的衬底接地Vss，源极连接地Vss。

如图4所示，为本实施例中多阈值低功耗时钟驱动控制器本体，它具有3个输入端和2个输出端，3个输入端为：clk_in，sleep，nsleep；2个输出端为：clk_out_i，nclkout_i。多阈值低功耗时钟驱动控制器本体包括5个PMOS管和8个NMOS管，其中5个PMOS管中有3个低阈值管(LP1，LP2，LP3)，2个高阈值管(P4，P5)；8个NMOS管中有3个低阈值管(LN1，LN2，LN3)，5个高阈值管(N4，N5，N6，N7，N8)。其中所有PMOS管的衬底连接电源Vdd，所有NMOS管的衬底接地Vss。多阈值低功耗时钟驱动控制器本体包括：

G1电路，是一个伪反相器电路，由LP1，LN1，N4和N5组成，LP1，LN1的栅极连接时钟clk_in，N4是二极管连接方式，栅与源极连接在一起，源极连接Vdd，N5的栅极连接nsleep，源极连接Vss；G1电路的输出连接G2电路，G3电路，G4电路相连。

G2电路，是一个伪反相器电路，由LP2，LN2，P4，N6组成，LP2，LN2的栅极连接G1电路的输出，P4的栅极连接sleep，N6的栅极连接Vdd，G2电路的输出是clk_out。

G3电路，是一个两级传输门电路，由P5，N7组成，G3电路的输出作为G2电路，G4电路的输入。

G4电路，是一个互补传输门，由LP3，LN3，N8组成，LP3的栅极接Vss，LN3的栅极接N8的漏极输出，N8是二极管连接方式，栅与源极连接在一起，源极连接Vdd，G4电路的输出是nclk_out。当多阈值低功耗时钟驱动控制器处于睡眠状态时，clk_out＝0，nclk_out＝1。

本发明进一步提供一种基于上述低功耗控制装置的控制方法，其步骤为：

(1)系统复位reset之后，移位器的值为全“0”，处于保持状态；c0，c1产生电路处于保持状态；低功耗判决电路输出全“1”，功能模块处于休眠状态；多阈值低功耗时钟驱动控制器的输出clk_out_i为“0”，nclk_out_i为“1”。

(2)若cp₀时，work信号有效，c0，c1产生电路处于打入状态，控制移位器打入初始值“11”，“11”作为功能模块的工作窗口，此时低功耗判决电路输出slp₁,slp₂为低电平，功能模块的第1栈，第2栈开始工作，并且提供时钟，其它栈处于休眠状态。

(3)cp₁：c0，c1产生电路处于移位状态，控制移位器每次移一位的操作；低功耗判决电路输出slp₂,slp₃为低电平，功能模块的第2栈，第3栈开始工作，并且提供时钟，其它栈处于休眠状态。

(4)cp_n+1：c0，c1产生电路处于保持状态，控制移位器也处于保持状态，低功耗判决电路输出全“1”，功能模块处于休眠状态。

(5c)若在cp_i时，功能模块正在工作，work信号有效了，此时c0，c1产生电路处于打入状态，控制移位寄存器的低两位同时移入两个“1”，转到第(3)步。

以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (6)

1.一种功能模块级多阈值低功耗控制装置，其特征在于，包括：

移位器，用作功能模块的栈数移位；它为一个n位的移位寄存器，有6个输入信号和n个输出信号；6个输入信号分别是：2位的初始数据输入Vdd1，Vdd2，2个移位器功能控制信号c0，c1，1个异步复位信号reset，1个时钟信号clk_in；n个输出信号是移位器的计数值2⁰，2¹，…，2^n-1，n值的大小取决于功能模块的栈数；

c0，c1产生电路，作为移位器的功能控制模块；它是一个时序数字电路，在时钟clk_in的控制下，依据当前的输入值，分别进入打入、移位或保持状态；

低功耗判决电路，用来生成低功耗控制信号；即，根据当前该功能模块的运行动态，可分别对每一级栈进行低功耗睡眠控制；

n个多阈值低功耗时钟驱动控制器，每个多阈值低功耗时钟驱动控制器具有2个输入端和2个输出端；2个输入端是：对应该栈的低功耗睡眠信号slp₁，1个时钟信号clk_in；2个输出端是对应该栈的时钟信号clk_out_i和nclk_out_i；当对应栈进入低功耗睡眠状态时，时钟信号也停止工作，处于固定电平。

2.根据权利要求1所述的功能模块级多阈值低功耗控制装置，其特征在于，所述c0，c1产生电路具有4个输入信号和2个输出信号；4个输入信号分别是：系统要求该功能模块工作的工作信号work，低功耗判决电路生成的该功能模块空闲信号，1个异步复位信号reset，1个时钟信号clk_in；2个输出信号是：移位器的功能控制信号c0，c1。

3.根据权利要求1所述的功能模块级多阈值低功耗控制装置，其特征在于，所述低功耗判决电路具有n个输入信号和n+1个输出信号；n个输入信号是：移位器的输出值2⁰，2¹，…，2^n-1；n+1个输出信号是：n个栈的低功耗睡眠信号slp₁，slp₂，…，slp_n和slp；所述低功耗判决电路根据当前该功能模块的运行动态分别对每一级栈进行低功耗睡眠控制；当slp₁，slp₂，…，slp_n都为高电平“1”时，slp才为“1”。

4.根据权利要求1或2或3所述的功能模块级多阈值低功耗控制装置，其特征在于，所述多阈值低功耗时钟驱动控制器包括低功耗控制电路，所述低功耗控制电路具有一个输入端和两个输出端，输入端为slp_i，为低功耗控制信号，高有效；输出端为sleep、nsleep，为睡眠和睡眠的非；所述低功耗控制电路包括一个两级的反相器，第一级的反相器由P1PMOS管和N1NMOS管组成，其栅极连接slp，输出作为低功耗控制电路的一个输出端nsleep；第二级的反相器由P2PMOS管和N2NMOS管组成，其栅极连接nsleep，输出作为低功耗控制电路的另一个输出端sleep；P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。

5.根据权利要求1或2或3所述的功能模块级多阈值低功耗控制装置，其特征在于，所述多阈值低功耗时钟驱动控制器包括多阈值低功耗时钟驱动控制器本体，所述多阈值低功耗时钟驱动控制器本体包括：

G1电路，为伪反相器电路，由低阈值PMOS管LP1，低阈值NMOS管LN1，高阈值NMOS管N4和高阈值NMOS管N5组成，低阈值PMOS管LP1，低阈值NMOS管LN1的栅极连接时钟clk_in，高阈值NMOS管N4是二极管连接方式，栅与源极连接在一起，源极连接Vdd，高阈值NMOS管N5的栅极连接nsleep，源极连接Vss；G1电路的输出连接G2电路，G3电路，G4电路相连；

G2电路，为伪反相器电路，由低阈值PMOS管LP2，低阈值NMOS管LN2，高阈值PMOS管P4，高阈值NMOS管N6组成，低阈值PMOS管LP2，低阈值NMOS管LN2的栅极连接G1电路的输出，高阈值PMOS管P4的栅极连接sleep，高阈值NMOS管N6的栅极连接Vdd，G2电路的输出是clk_out；

G3电路，为两级传输门电路，由高阈值PMOS管P5，高阈值NMOS管N7组成，G3电路的输出作为G2电路，G4电路的输入；

G4电路，为互补传输门，由低阈值PMOS管LP3，低阈值NMOS管LN3，高阈值NMOS管N8组成，低阈值PMOS管LP3的栅极接Vss，低阈值NMOS管LN3的栅极接高阈值NMOS管N8的漏极输出，高阈值NMOS管N8是二极管连接方式，栅与源极连接在一起，源极连接Vdd，G4电路的输出是nclk_out；当多阈值低功耗时钟驱动控制器处于睡眠状态时，clk_out＝0，nclk_out＝1。

6.一种基于上述权利要求1～5中任意一项低功耗控制装置的控制方法，其特征在于，步骤为：

(1)系统复位reset之后，移位器的值为全“0”，处于保持状态；c0，c1产生电路处于保持状态；低功耗判决电路输出全“1”，功能模块处于休眠状态；多阈值低功耗时钟驱动控制器的输出clk_out_i为“0”，nclk_out_i为“1”；

(2)cp₀：work信号有效，c0，c1产生电路处于打入状态，控制移位器打入初始值“11”，“11”作为功能模块的工作窗口，此时低功耗判决电路输出slp₁,slp₂为低电平，功能模块的第1栈，第2栈开始工作，并且提供时钟，其它栈处于休眠状态；

(3)cp₁：c0，c1产生电路处于移位状态，控制移位器每次移一位的操作；低功耗判决电路输出slp₂，slp₃为低电平，功能模块的第2栈，第3栈开始工作，并且提供时钟，其它栈处于休眠状态；

(4)cp_n+1：c0，c1产生电路处于保持状态，控制移位器也处于保持状态，低功耗判决电路输出全“1”，功能模块处于休眠状态；

(5)cp_i：功能模块正在工作，work信号有效，此时c0，c1产生电路处于打入状态，控制移位寄存器的低两位同时移入两个“1”，转到第(3)步。