CN104617943B - 多阈值低功耗d型cr寄存器 - Google Patents

多阈值低功耗d型cr寄存器 Download PDF

Info

Publication number
CN104617943B
CN104617943B CN201510061786.2A CN201510061786A CN104617943B CN 104617943 B CN104617943 B CN 104617943B CN 201510061786 A CN201510061786 A CN 201510061786A CN 104617943 B CN104617943 B CN 104617943B
Authority
CN
China
Prior art keywords
low
circuit
power consumption
connects
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510061786.2A
Other languages
English (en)
Other versions
CN104617943A (zh
Inventor
胡封林
陈书明
孙永节
吴虎成
罗恒
鲁建壮
吴家铸
阳柳
刘宗林
赵容
谢丰波
闫战磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201510061786.2A priority Critical patent/CN104617943B/zh
Publication of CN104617943A publication Critical patent/CN104617943A/zh
Application granted granted Critical
Publication of CN104617943B publication Critical patent/CN104617943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明公开了一种多阈值低功耗D型CR寄存器，包括：低功耗控制电路，用来接收低功耗控制信号slp，对低功耗控制信号slp进行缓冲处理后分别输出信号：sleep和nsleep；低功耗读控制电路，用来接收读控制信号rd，对读控制信号rd进行缓冲处理后分别输出信号：read和nread；低功耗写控制电路，用来接收写控制信号wt，对写控制信号wt进行缓冲处理后分别输出信号：write和nwrite；低功耗复位控制电路，用来接收复位控制信号rst，对复位控制信号rst进行缓冲处理后分别输出信号：reset和nreset；多阈值低功耗D型CR寄存器本体，用来接收双向I/O端信号d、及信号write、nwrite、read、nread、reset、nreset、sleep、nsleep，输出输出端信号q。本发明具有结构简单、可提高传输效率、降低静态漏电流和功耗等优点。

Description

多阈值低功耗D型CR寄存器
技术领域
本发明主要涉及到大规模集成电路设计领域，特指一种多阈值低功耗D型CR寄存器。
背景技术
随着工艺技术的不断提高，目前超大规模集成电路设计已进入深亚微米阶段。特征尺寸的降低，必然会带来MOS器件的阈值电压的降低，使得电路的漏电流随着特征尺寸的降低而呈指数形式上升，直接造成了电路漏电流功耗迅速增加。由漏电流带来的静态功耗已经不能被忽视。
工作在GHz范围内的系统，其功耗达到了几十w，甚至是几百w以上。过大的功耗带来了一系列的问题，已成为超大规模集成电路发展的一个重要障碍。高的功耗导致了芯片温度的高温。工作温度的升高不仅使电路的各种物理缺陷所造成的故障显现出来，而且高的工作温度使电路的连线电阻变大，线延时增加，导致严重的时延故障。同时，工作温度的升高将导致漏电流的增大，使芯片内部的工作容易失效，寿命缩短等。这些最终导致了电路的可靠性大大降低。有研究表明，温度每升高10oC，器件的故障率就提高2倍。
低功耗设计技术贯穿于从系统级到器件（工艺）级的整个数字系统设计过程。集成电路设计的层次可以划分为以下几个层次：系统级、功能级（行为算法级）、寄存器传输级（结构级）、门级（逻辑电路级）、版图级（物理级）。
触发器、锁存器是构成时序逻辑电路的基本单元，触发器、锁存器消耗的功耗约占整个芯片的15%~45%。针对现在时钟频率越来越高的现象，触发器、锁存器的功耗比重在整个芯片中也越来越重，减少触发器的功耗，已经成为整个芯片设计的必备要求。
现在工艺技术发展到深亚微米阶段，漏电流带来的静态功耗己经成为不可忽视的功耗。降低漏电流功耗就是要降低漏电流。漏电流主要包括亚阈值漏电流、pn结反相漏电流和击穿电流等，而其中的亚阈值漏电流是漏电流的最主要部分。
当前电路设计中，已提出几种降低漏电流的技术。
1、亚阈值漏电流控制。多阈值CMOS电路(Multi-thresholdCMOS)是在一个电路中应用了多个阈值电压来控制亚阈值电流，也就是电路中管子的阈值电压有不同的值。目前应用的比较多的是双阐值电压，即在关键的通路采用低阐值MOS管，可以得到好的性能，而在辅助通路采用高阈值MOS管，以减小亚阈值漏电流。
2、动态阈值电压CMOS(DynamicThresholdVoltageCMOS)控制。动态阈值电路是根据电路的状态来改变阈值。最早是通过一个自我调节阈值电压的负反馈电路来估计和稳定漏电流，反馈电路主要是通过调节衬底电压来调节阈值电压的，这样增加了电路的面积，也增加了一定的功耗。随后，又有从业者提出了一种动态MOS管，将衬底与输入相连接，这样衬底电压就随着输入电压的变化而变，无需附加电路。这种电路能够进一步降低一定的电源电压来降低功耗，但漏电流不一定能降低，而且工艺技术比较高。
3、晶体管重排法。晶体管重排法是先定义电路的一个输入向量，该向量可以降低电路的漏电流。当每个门处于高漏电流的时候，在电源与地之间、或者是上拉网络与下拉网络之间插入一个漏电流控制晶体管用来减小漏电流。这就需要又计算一个预定的向量，而且通过插入管子来降低漏电流。虽然能降低一定的功耗，但这个管子本身也会消耗一定的能量，并且会增加电路的面积以及增加电路设计的复杂度。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、成本低廉、可提高传输效率、降低静态漏电流和功耗的多阈值低功耗D型CR寄存器。
为解决上述技术问题，本发明采用以下技术方案：
一种多阈值低功耗D型CR寄存器，包括：
低功耗控制电路，用来接收低功耗控制信号slp，对低功耗控制信号slp进行缓冲处理后分别输出信号：sleep和nsleep；
低功耗读控制电路，用来接收读控制信号rd，对读控制信号rd进行缓冲处理后分别输出信号：read和nread；
低功耗写控制电路，用来接收写控制信号wt，对写控制信号wt进行缓冲处理后分别输出信号：write和nwrite；
低功耗复位控制电路，用来接收复位控制信号rst，对复位控制信号rst进行缓冲处理后分别输出信号：reset和nreset；
多阈值低功耗D型CR寄存器本体，用来接收双向I/O端信号d、及信号write、nwrite、read、nread、reset、nreset、sleep、nsleep，输出输出端信号q。
作为本发明的进一步改进：所述多阈值低功耗D型CR寄存器本体在信号write和nwrite的控制下对双向I/O端信号d进行锁存处理后输出输出端信号q；在信号read和nread的控制下读出CR寄存器本体的值到I/O端口；在信号reset和nreset的控制下对CR寄存器进行异步复位；在接收信号sleep为高电平有效、nsleep为低电平有效信号时，多阈值低功耗D型CR寄存器本体进入睡眠状态，此时双向I/O端信号d的值保持不变；在接收信号sleep为低电平有效、nsleep为高电平有效信号时，唤醒多阈值低功耗D型CR寄存器本体。
作为本发明的进一步改进：所述低功耗控制电路具有一个输入端和两个输出端，输入端为slp，为低功耗控制信号，高有效；输出端为sleep、nsleep，为睡眠和睡眠的非；所述低功耗控制电路具有一个两级的反相器，其中第一级的反相器由P1PMOS管和N1NMOS管组成，其栅极连接slp，输出作为低功耗控制电路的一个输出端nsleep；第二级的反相器由P2PMOS管和N2NMOS管组成，其栅极连接nsleep，输出作为低功耗控制电路的另一个输出端sleep；P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
作为本发明的进一步改进：所述低功耗读控制电路具有一个输入端和两个输出端，输入端为rd，为读控制信号，高有效；输出端为read、nread，为读和读的非；所述低功耗读控制电路具有一个两级的反相器，其中第一级的反相器由P1PMOS管和N1NMOS管组成，其栅极连接rd，输出作为低功耗读控制电路的一个输出端nsleep；第二级的反相器由P2PMOS管和N2NMOS管组成，其栅极连接nread，输出作为低功耗读控制电路的另一个输出端read；P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
作为本发明的进一步改进：所述低功耗写控制电路有一个输入端和两个输出端，输入端为wt，为写控制信号，高有效；输出端为write、nwrite，为写和写的非；所述低功耗写控制电路具有一个两级的反相器，其中第一级的反相器由P1PMOS管和N1NMOS管组成，其栅极连接wt，输出作为低功耗写控制电路的一个输出端nwrite；第二级的反相器由P2PMOS管和N2NMOS管组成，其栅极连接nwrite，输出作为低功耗读控制电路的另一个输出端write；P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
作为本发明的进一步改进：所述低功耗复位控制电路有一个输入端和两个输出端，输入端为rst，为复位控制信号，低有效；输出端为reset、nreset，为复位和复位的非；低功耗复位控制电路为一个两级反相器，其中的第一级反相器由P1PMOS管和N1NMOS管组成，其栅极连接rst，输出作为低功耗写控制电路的一个输出端nreset；第二级反相器由P2PMOS管和N2NMOS管组成，其栅极连接nreset，输出作为低功耗读控制电路的另一个输出端reset；P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
作为本发明的进一步改进：所述多阈值低功耗D型CR寄存器本体包括：
G1电路，为类C2MOS电路，由高阈值PMOS管P7，低阈值PMOS管LP1，低阈值NMOS管LN1和高阈值NMOS管N7组成，低阈值PMOS管LP1，低阈值NMOS管LN1的栅极连接双向I/O端信号d，高阈值PMOS管P7的栅极连接sleep，源极连接Vdd，高阈值NMOS管N7的栅极连接nsleep，源极连接Vss；G1电路的输出连接G2电路中CMOS传输门的源极；
G2电路，由低阈值PMOS管LP2，低阈值NMOS管LN2组成，低阈值PMOS管LP2的栅极连接nwrite，低阈值NMOS管LN2的栅极连接write，G2电路的CMOS传输门的漏极输出与G3电路，G4电路，G6电路的输入、G6电路，G8电路的输出相连接；
G3电路，为类C2MOS电路，由高阈值PMOS管P12，低阈值PMOS管LP6，低阈值NMOS管LN6和高阈值NMOS管N12组成，低阈值PMOS管LP6，低阈值NMOS管LN6的栅极连接G2电路的CMOS传输门漏极的输出，高阈值PMOS管P12的栅极连接信号sleep，源极连接Vdd，高阈值NMOS管N12的栅极连接nsleep，源极连接Vss；G3电路的输出是输出端信号q，同时与G4电路的输出以及G5电路的输入相连；
G4电路和G5电路，组成一个反馈保持电路，G4，G5是高阈值管组成的反相器；G4的栅极输入连接G2电路的CMOS传输门漏极的输出，高阈值PMOS管P8的源极接Vdd，高阈值NMOS管N8的源极接Vss，G4电路的输出与信号q相连，同时作为G5电路的栅极输入；G5是一个类C2MOS电路，其高阈值PMOS管P9，高阈值NMOS管N9的栅极连接G4电路的输出，高阈值PMOS管P10的栅极连接Vss，高阈值NMOS管N10的栅极连接Vdd，高阈值PMOS管P10源极接Vdd，高阈值NMOS管N10的源极接Vss，G5电路的输出与G6电路的CMOS传输门的源极相连，同时反馈给G4电路的输入；
G6电路，CMOS传输门的源极输入与G5电路的输出相连，G6的CMOS传输门的漏极输出与G7电路的输入相连，低阈值PMOS管LP3的栅极接nread，低阈值NMOS管LN3的栅极接read；
G7电路，为类C2MOS电路，由低阈值PMOS管LP4，低阈值NMOS管LN4，高阈值PMOS管P11，高阈值NMOS管N11组成，低阈值PMOS管LP4，低阈值NMOS管LN4的栅极连接G6电路的输出，高阈值PMOS管P11的栅极接sleep，高阈值NMOS管N11的栅极接nsleep，G7电路的输出是d，同时连接G1电路的输入；
G8电路，为CMOS传输门，控制复位功能，由低阈值PMOS管LP5，低阈值NMOS管LN5组成，低阈值PMOS管LP5的栅极接reset，低阈值NMOS管LN5的栅极接nreset，低阈值PMOS管LP5，低阈值NMOS管LN5的源极输入接Vdd，低阈值PMOS管LP5，低阈值NMOS管LN5的漏极输出接G3电路的输入。
与现有技术相比，本发明的优点在于：本发明的多阈值低功耗D型CR寄存器，结构简单、成本低廉，为一种多阈值高速、低功耗D型CR寄存器，在实现D型CR寄存器基本功能的同时，采用多阈值的概念，在主要关键的数据通路、时钟通路上用低阈值器件，提高了传输效率。在非关键路径上用高阈值器件，降低了静态漏电流，降低了功耗。
附图说明
图1是本发明的拓扑结构示意图。
图2是本发明在具体应用实例中低功耗控制电路的结构原理示意图。
图3是本发明在具体应用实例中低功耗读控制电路的结构原理示意图。
图4是本发明在具体应用实例中低功耗写控制电路的结构原理示意图。
图5是本发明在具体应用实例中低功耗复位控制电路的结构原理示意图。
图6是本发明在具体应用实例中多阈值低功耗D型CR寄存器本体的结构原理示意图。
具体实施方式
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
如图1所示，本发明的多阈值低功耗D型CR寄存器，包括低功耗控制电路、低功耗读控制电路、低功耗写控制电路、低功耗复位控制电路以及多阈值低功耗D型CR寄存器本体。本发明的CR寄存器具有四个输入端、一个输出端和一个双向I/O端。四个输入端分别是低功耗控制信号slp、读控制信号rd、写控制信号wt和复位控制信号rst（低电平有效）；一个输出端信号q，即寄存器的数据信号输出；一个双向I/O端信号d，即数据的写入和读出信号，共用一个I/O端口，读、写不能同时进行。其中：
低功耗控制电路，用来接收低功耗控制信号slp，对低功耗控制信号slp进行缓冲处理后分别输出信号：sleep和nsleep。
低功耗读控制电路，用来接收读控制信号rd，对读控制信号rd进行缓冲处理后分别输出信号：read和nread。
低功耗写控制电路，用来接收写控制信号wt，对写控制信号wt进行缓冲处理后分别输出信号：write和nwrite。
低功耗复位控制电路，用来接收复位控制信号rst，对复位控制信号rst进行缓冲处理后分别输出信号：reset和nreset。
多阈值低功耗D型CR寄存器本体，用来接收双向I/O端信号d、及信号write、nwrite、read、nread、reset、nreset、sleep、nsleep。多阈值低功耗D型CR寄存器本体在信号write和nwrite的控制下对双向I/O端信号d进行锁存处理后输出输出端信号q；在信号read和nread的控制下读出CR寄存器本体的值到I/O端口；在信号reset和nreset的控制下对CR寄存器进行异步复位；在接收信号sleep（高电平有效）、nsleep（低电平有效）信号时，多阈值低功耗D型CR寄存器本体进入睡眠状态，但此时双向I/O端信号d的值保持不变；在接收信号sleep（低电平有效）、nsleep（高电平有效）信号时，唤醒多阈值低功耗D型CR寄存器本体。
如图2所示，在本实施例中，低功耗控制电路具有一个输入端和两个输出端，输入端为slp，为低功耗控制信号，高有效；输出端为sleep、nsleep，为睡眠和睡眠的非。低功耗控制电路具有一个两级的反相器，其中第一级的反相器由P1PMOS管和N1NMOS管组成，其栅极连接slp，输出作为低功耗控制电路的一个输出端nsleep；第二级的反相器由P2PMOS管和N2NMOS管组成，其栅极连接nsleep，输出作为低功耗控制电路的另一个输出端sleep。P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
如图3所示，在本实施例中，低功耗读控制电路具有一个输入端和两个输出端，输入端为rd，为读控制信号，高有效；输出端为read、nread，为读和读的非。低功耗读控制电路具有一个两级的反相器，其中第一级的反相器由P1PMOS管和N1NMOS管组成，其栅极连接rd，输出作为低功耗读控制电路的一个输出端nsleep；第二级的反相器由P2PMOS管和N2NMOS管组成，其栅极连接nread，输出作为低功耗读控制电路的另一个输出端read。P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
如图4所示，在本实施例中，低功耗写控制电路有一个输入端和两个输出端，输入端为wt，为写控制信号，高有效；输出端为write、nwrite，为写和写的非。低功耗写控制电路具有一个两级的反相器，其中第一级的反相器由P1PMOS管和N1NMOS管组成，其栅极连接wt，输出作为低功耗写控制电路的一个输出端nwrite；第二级的反相器由P2PMOS管和N2NMOS管组成，其栅极连接nwrite，输出作为低功耗读控制电路的另一个输出端write。P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
如图5所示，在本实施例中，低功耗复位控制电路有一个输入端和两个输出端，输入端为rst，为复位控制信号，低有效；输出端为reset、nreset，为复位和复位的非。低功耗复位控制电路为一个两级反相器，其中的第一级反相器由P1PMOS管和N1NMOS管组成，其栅极连接rst，输出作为低功耗写控制电路的一个输出端nreset；第二级反相器由P2PMOS管和N2NMOS管组成，其栅极连接nreset，输出作为低功耗读控制电路的另一个输出端reset。P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
如图6所示，在本实施例中，多阈值低功耗D型CR寄存器本体有八个输入端，一个I/O双向端和一个输出端，八个输入端为write，nwrite，read，nread，reset，nreset，sleep，nsleep，一个I/O双向端为d，一个输出端为q。多阈值低功耗D型CR寄存器本体包括十二个PMOS管和十二个NMOS管，其中十二个PMOS管中有六个低阈值管（分别是：LP1，LP2，LP3，LP4，LP5，LP6），六个高阈值管（分别是：P7，P8，P9，P10，P11，P12）；八个NMOS管中有六个低阈值管（分别是：LN1，LN2，LN3，LN4，LN5，LN6），六个高阈值管（分别是：N7，N8，N9，N10，N11，N12）。多阈值低功耗D型CR寄存器本体中所有PMOS管的衬底连接电源Vdd，所有NMOS管的衬底接地Vss。
G1是一个类C2MOS电路，由P7，LP1，LN1和N7组成，LP1，LN1的栅极连接数据d，P7的栅极连接sleep，源极连接Vdd，N7的栅极连接nsleep，源极连接Vss；G1的输出连接G2CMOS传输门的源极；
G2由LP2，LN2组成，LP2的栅极连接nwrite，LN2的栅极连接write，G2CMOS传输门的漏极输出与G3，G4，G6的输入、G6，G8的输出相连接。
G3是一个类C2MOS电路，由P12，LP6，LN6和N12组成，LP6，LN6的栅极连接G2CMOS传输门漏极的输出，P12的栅极连接sleep，源极连接Vdd，N12的栅极连接nsleep，源极连接Vss；G3的输出是q，同时与G4的输出以及G5的输入相连。
G4，G5组成一个反馈保持电路，G4，G5是高阈值管组成的反相器。G4的栅极输入连接G2CMOS传输门漏极的输出，P8的源极接Vdd，N8的源极接Vss，G4的输出与q相连，同时作为G5的栅极输入。G5是一个类C2MOS电路，其P9，N9的栅极连接G4的输出，P10的栅极连接Vss，N10的栅极连接Vdd，P10源极接Vdd，N10的源极接Vss，G5的输出与G6CMOS传输门的源极相连,同时反馈给G4的输入，G5采用这种伪反相器结构是为了使其输出电压变弱。
G6CMOS传输门的源极输入与G5的输出相连，G6CMOS传输门的漏极输出与G7的输入相连，LP3的栅极接nread，LN3的栅极接read。
G7是一个类C2MOS电路，由LP4，LN4，P11，N11组成，LP4，LN4的栅极连接G6的输出，P11的栅极接sleep，N11的栅极接nsleep，G7的输出是d，同时连接G1的输入。
G8是一个CMOS传输门，控制复位功能，由LP5，LN5组成，LP5的栅极接reset，LN5的栅极接nreset，LP5，LN5的源极输入接Vdd，LP5，LN5的漏极输出接G3的输入。
在CMOS电路中，总功耗可以由下式表示：
Ptotal=Pswiching+Pshort+Pleakage
=α（CL·V·Vdd·fclk）+Ishort·Vdd+Ileakage·Vdd
其中，Pswiching是开关功耗，当信号跳变时，对负载电容充放电产生的功耗。α表示一个时钟周期内节点电压从0至Vdd的平均跃迁次数，CL为负载电容。Pshort是短路电流功耗，当信号为非理想阶跃时，NMOS管、PMOS管同时导通，产生电源至地的短路电流Ishort，引起短路功耗Pshort。Pleakage是漏电流功耗，由于MOS中存在pn结漏电流和亚阈值等漏电流，构成从晶体管源极至地的泄漏电流，由此引起的功耗为漏电流功耗，也称为静态功耗。
由上可知，本发明的多阈值低功耗D型CR寄存器，为多阈值高速、低功耗D型CR寄存器，在实现D型CR寄存器基本功能的同时，采用多阈值的概念，在主要关键的数据通路、时钟通路上用低阈值器件，提高了传输效率。在非关键路径上用高阈值器件，降低了静态漏电流，降低了功耗。本发明所采用多阈值技术降低功耗主要是在门级和版图级开展研究。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (6)

1.一种多阈值低功耗D型CR寄存器，其特征在于，包括：
低功耗控制电路，用来接收低功耗控制信号slp，对低功耗控制信号slp进行缓冲处理后分别输出信号：sleep和nsleep；
低功耗读控制电路，用来接收读控制信号rd，对读控制信号rd进行缓冲处理后分别输出信号：read和nread；
低功耗写控制电路，用来接收写控制信号wt，对写控制信号wt进行缓冲处理后分别输出信号：write和nwrite；
低功耗复位控制电路，用来接收复位控制信号rst，对复位控制信号rst进行缓冲处理后分别输出信号：reset和nreset；
多阈值低功耗D型CR寄存器本体，用来接收双向I/O端信号d、及信号write、nwrite、read、nread、reset、nreset、sleep、nsleep，输出输出端信号q；
所述多阈值低功耗D型CR寄存器本体包括：
G1电路，为类C2MOS电路，由高阈值PMOS管P7，低阈值PMOS管LP1，低阈值NMOS管LN1和高阈值NMOS管N7组成，低阈值PMOS管LP1，低阈值NMOS管LN1的栅极连接双向I/O端信号d，高阈值PMOS管P7的栅极连接sleep，源极连接Vdd，高阈值NMOS管N7的栅极连接nsleep，源极连接Vss；G1电路的输出连接G2电路中CMOS传输门的源极；
G2电路，由低阈值PMOS管LP2，低阈值NMOS管LN2组成，低阈值PMOS管LP2的栅极连接nwrite，低阈值NMOS管LN2的栅极连接write，G2电路的CMOS传输门的漏极输出与G3电路，G4电路，G6电路的输入、G6电路，G8电路的输出相连接；
G3电路，为类C2MOS电路，由高阈值PMOS管P12，低阈值PMOS管LP6，低阈值NMOS管LN6和高阈值NMOS管N12组成，低阈值PMOS管LP6，低阈值NMOS管LN6的栅极连接G2电路的CMOS传输门漏极的输出，高阈值PMOS管P12的栅极连接信号sleep，源极连接Vdd，高阈值NMOS管N12的栅极连接nsleep，源极连接Vss；G3电路的输出是输出端信号q，同时与G4电路的输出以及G5电路的输入相连；
G4电路和G5电路，组成一个反馈保持电路，G4，G5是高阈值管组成的反相器；G4的栅极输入连接G2电路的CMOS传输门漏极的输出，高阈值PMOS管P8的源极接Vdd，高阈值NMOS管N8的源极接Vss，G4电路的输出与信号q相连，同时作为G5电路的栅极输入；G5是一个类C2MOS电路，其高阈值PMOS管P9，高阈值NMOS管N9的栅极连接G4电路的输出，高阈值PMOS管P10的栅极连接Vss，高阈值NMOS管N10的栅极连接Vdd，高阈值PMOS管P10源极接Vdd，高阈值NMOS管N10的源极接Vss，G5电路的输出与G6电路的CMOS传输门的源极相连，同时反馈给G4电路的输入；
G6电路，CMOS传输门的源极输入与G5电路的输出相连，G6的CMOS传输门的漏极输出与G7电路的输入相连，低阈值PMOS管LP3的栅极接nread，低阈值NMOS管LN3的栅极接read；
G7电路，为类C2MOS电路，由低阈值PMOS管LP4，低阈值NMOS管LN4，高阈值PMOS管P11，高阈值NMOS管N11组成，低阈值PMOS管LP4，低阈值NMOS管LN4的栅极连接G6电路的输出，高阈值PMOS管P11的栅极接sleep，高阈值NMOS管N11的栅极接nsleep，G7电路的输出是d，同时连接G1电路的输入；
G8电路，为CMOS传输门，控制复位功能，由低阈值PMOS管LP5，低阈值NMOS管LN5组成，低阈值PMOS管LP5的栅极接reset，低阈值NMOS管LN5的栅极接nreset，低阈值PMOS管LP5，低阈值NMOS管LN5的源极输入接Vdd，低阈值PMOS管LP5，低阈值NMOS管LN5的漏极输出接G3电路的输入。
2.根据权利要求1所述的多阈值低功耗D型CR寄存器，其特征在于，所述多阈值低功耗D型CR寄存器本体在信号write和nwrite的控制下对双向I/O端信号d进行锁存处理后输出输出端信号q；在信号read和nread的控制下读出CR寄存器本体的值到I/O端口；在信号reset和nreset的控制下对CR寄存器进行异步复位；在接收信号sleep为高电平有效、nsleep为低电平有效信号时，多阈值低功耗D型CR寄存器本体进入睡眠状态，此时双向I/O端信号d的值保持不变；在接收信号sleep为低电平有效、nsleep为高电平有效信号时，唤醒多阈值低功耗D型CR寄存器本体。
3.根据权利要求1或2所述的多阈值低功耗D型CR寄存器，其特征在于，所述低功耗控制电路具有一个输入端和两个输出端，输入端为slp，为低功耗控制信号，高有效；输出端为sleep、nsleep，为睡眠和睡眠的非；所述低功耗控制电路具有一个两级的反相器，其中第一级的反相器由P1PMOS管和N1NMOS管组成，其栅极连接slp，输出作为低功耗控制电路的一个输出端nsleep；第二级的反相器由P2PMOS管和N2NMOS管组成，其栅极连接nsleep，输出作为低功耗控制电路的另一个输出端sleep；P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
4.根据权利要求1或2所述的多阈值低功耗D型CR寄存器，其特征在于，所述低功耗读控制电路具有一个输入端和两个输出端，输入端为rd，为读控制信号，高有效；输出端为read、nread，为读和读的非；所述低功耗读控制电路具有一个两级的反相器，其中第一级的反相器由P1PMOS管和N1NMOS管组成，其栅极连接rd，输出作为低功耗读控制电路的一个输出端nsleep；第二级的反相器由P2PMOS管和N2NMOS管组成，其栅极连接nread，输出作为低功耗读控制电路的另一个输出端read；P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
5.根据权利要求1或2所述的多阈值低功耗D型CR寄存器，其特征在于，所述低功耗写控制电路有一个输入端和两个输出端，输入端为wt，为写控制信号，高有效；输出端为write、nwrite，为写和写的非；所述低功耗写控制电路具有一个两级的反相器，其中第一级的反相器由P1PMOS管和N1NMOS管组成，其栅极连接wt，输出作为低功耗写控制电路的一个输出端nwrite；第二级的反相器由P2PMOS管和N2NMOS管组成，其栅极连接nwrite，输出作为低功耗读控制电路的另一个输出端write；P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
6.根据权利要求1或2所述的多阈值低功耗D型CR寄存器，其特征在于，所述低功耗复位控制电路有一个输入端和两个输出端，输入端为rst，为复位控制信号，低有效；输出端为reset、nreset，为复位和复位的非；低功耗复位控制电路为一个两级反相器，其中的第一级反相器由P1PMOS管和N1NMOS管组成，其栅极连接rst，输出作为低功耗写控制电路的一个输出端nreset；第二级反相器由P2PMOS管和N2NMOS管组成，其栅极连接nreset，输出作为低功耗读控制电路的另一个输出端reset；P1PMOS管和P2PMOS管的衬底连接电源Vdd，源极连接电源Vdd；N1NMOS管和N2NMOS管的衬底接地Vss，源极连接地Vss。
CN201510061786.2A 2015-02-06 2015-02-06 多阈值低功耗d型cr寄存器 Active CN104617943B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510061786.2A CN104617943B (zh) 2015-02-06 2015-02-06 多阈值低功耗d型cr寄存器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510061786.2A CN104617943B (zh) 2015-02-06 2015-02-06 多阈值低功耗d型cr寄存器

Publications (2)

Publication Number Publication Date
CN104617943A CN104617943A (zh) 2015-05-13
CN104617943B true CN104617943B (zh) 2016-03-30

Family

ID=53152259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510061786.2A Active CN104617943B (zh) 2015-02-06 2015-02-06 多阈值低功耗d型cr寄存器

Country Status (1)

Country Link
CN (1) CN104617943B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109885154B (zh) * 2019-02-28 2023-06-23 江西天漪半导体有限公司 一种带旁路通道的低功耗寄存器
CN111045888B (zh) * 2019-11-22 2023-07-21 上海申矽凌微电子科技有限公司 自适应调节温度转换速率的电路
CN111445907B (zh) * 2020-02-28 2023-04-18 云知声智能科技股份有限公司 一种降低误唤醒率的方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246740A (zh) * 2008-03-13 2008-08-20 复旦大学 一种超低功耗非挥发静态随机存取存储单元及其操作方法
CN1822503B (zh) * 2005-02-11 2010-12-01 三星电子株式会社 多阈值互补金属氧化物半导体系统以及控制各模块的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043999A1 (en) * 2000-10-17 2002-04-18 Frazier Jeffery C. Complementary passive analog logic
KR20080075737A (ko) * 2007-02-13 2008-08-19 삼성전자주식회사 스위치드 커패시터 회로를 이용한 아날로그 디지털 변환방법 및 장치
US7977972B2 (en) * 2009-08-07 2011-07-12 The Board Of Trustees Of The University Of Arkansas Ultra-low power multi-threshold asynchronous circuit design

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822503B (zh) * 2005-02-11 2010-12-01 三星电子株式会社 多阈值互补金属氧化物半导体系统以及控制各模块的方法
CN101246740A (zh) * 2008-03-13 2008-08-20 复旦大学 一种超低功耗非挥发静态随机存取存储单元及其操作方法

Also Published As

Publication number Publication date
CN104617943A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
CN104617924B (zh) 高速低功耗多阈值异步置位复位保持型d型触发器
Zhao et al. Low-power clocked-pseudo-NMOS flip-flop for level conversion in dual supply systems
CN104617922B (zh) 高速低功耗多阈值异步置位复位d型触发器
CN104601145B (zh) 高速低功耗多阈值双边沿触发d型触发器
CN104617943B (zh) 多阈值低功耗d型cr寄存器
Park et al. 40.4 fJ/bit/mm low-swing on-chip signaling with self-resetting logic repeaters embedded within a mesh NoC in 45nm SOI CMOS
CN101304251A (zh) 用于片上长线互连的差分接口电路
US9240789B2 (en) Sub-rate low-swing data receiver
CN105375916A (zh) 一种改进的异或门逻辑单元电路
Pandey et al. IO standard based energy efficient ALU design and implementation on 28nm FPGA
CN104639116B (zh) 高速低功耗多阈值同步置位复位d型触发器
CN104639104B (zh) 功能模块级多阈值低功耗控制装置及方法
CN104617923B (zh) 高速低功耗多阈值d型触发器
CN104641359A (zh) 集成电路之间具有不对称电压摆动的接口
CN105720948A (zh) 一种基于FinFET器件的时钟控制触发器
US7274244B2 (en) Pulse multiplexed output system
CN106505995A (zh) 一种基于FinFET器件的单轨电流模一位全加器
Ho et al. A 0.1–0.3 V 40–123 fJ/bit/ch on-chip data link with ISI-suppressed bootstrapped repeaters
Qi et al. Optimizing energy efficient low-swing interconnect for sub-threshold FPGAs
Anders et al. 25.9 reconfigurable transient current-mode global interconnect circuits in 10nm cmos for high-performance processors with wide voltage-frequency operating range
Yong A low swing differential signaling circuit for on-chip global interconnects
Fu et al. Lookahead-based adaptive voltage scheme for energy-efficient on-chip interconnect links
Akl et al. Transition skew coding: A power and area efficient encoding technique for global on-chip interconnects
CN201918976U (zh) 用于低功耗vlsi的休眠管多米诺电路
Abdalla et al. A Novel Compact and High-Speed CMOS Parity Generator/Checker

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant