CN201918976U - 用于低功耗vlsi的休眠管多米诺电路 - Google Patents

Abstract

本实用新型涉及一种用于低功耗VLSI的休眠管多米诺电路，包括输入信号端，输出信号端，时钟信号端，休眠信号端，预充管，保持管，时钟管，休眠管，输出静态反相器和下拉网络。保持管，休眠管和输出静态反相器中的NMOS管为高阈值的晶体管，其余晶体管为低阈值的晶体管；PMOS休眠管的源极接电源，漏极接输出静态反相器的PMOS管的源极，对于两个NMOS休眠管，一个NMOS休眠管的源极接动态结点，另一个NMOS休眠管的源极接输出端，两个NMOS休眠管的漏极接地电压；用于低功耗VLSI的休眠管多米诺电路中，所有PMOS管的衬底接电源电压，所有NMOS管的衬底接地电压。

Description

用于低功耗VLSI的休眠管多米诺电路

技术领域

本实用新型涉及一种低功耗电路，具体来说是一种应用休眠管技术和双阈值技术的低功耗多米诺电路，属于集成电路应用领域。

背景技术

多米诺电路以其速度快、面积小的优良特性，被广泛应用于处理器的关键路径部分和存储器中，是高性能处理器和存储器最主流的动态逻辑电路。标准的多米诺电路是CMOS电路的一个重要分支，它是由一组NMOS管构成的动态逻辑块串上一个输出静态反相器构成，如图1所示。电路的工作原理如下：当时钟信号CLK＝0时，为电路的预充阶段，此时预充PMOS管P1处于导通状态，动态结点被预充至高电平V_dd，与其串接的输出静态反相器的输出为低电平；当CLK＝1时，为电路的求值阶段，这时P1截止，动态结点视NMOS下拉网络(PDN)的输入信号有条件地放电：如果NMOS管逻辑块存在从动态结点到地的直流通路，那么动态结点对地放电至低电平，输出端上升为高电平；否则动态结点将借助于保持管P2保持高电平值V_dd，直到下一周期。

多米诺电路的功耗分为两部分，一是动态功耗，二是漏功耗。在集成电路工艺进入深亚微米之前，动态功耗是多米诺电路功耗最主要的组成部分。但是，随着集成电路技术的不断进步，栅极漏功耗和亚阈值漏功耗随着阈值电压和器件尺寸的缩小，成指数倍增长，当集成电路工艺进入深亚微米后，漏功耗已赶上并超过动态功耗，而成为主要的功耗来源。

双阈值技术是被广泛认可的降低漏功耗的有效方法，该技术对同一个多米诺电路，不同路径采用不同阈值电压的晶体管，即对求值路径(关键路径)，用阈值电压较低的晶体管实现，保证电路的求值速度；对预充路径(非关键 路径)，则用阈值电压较高的晶体管实现。因为随着阈值电压的升高，晶体管的亚阈值漏功耗将明显减小。因此，双阈值技术通过采用不同阈值电压的晶体管，在保证电路性能的同时，有效的降低了电路的亚阈值漏功耗。

休眠管技术是另一种降低多米诺电路漏功耗的有效方法，原理图如图2所示，该技术在Gnd与电路的其它部分之间插入了NMOS休眠管或是在V_dd与其它电路之间插入PMOS休眠管。在电路的工作阶段，休眠sleep信号为1，Nsleep_footer管和Psleep_headter管同时导通，电路工作原理与标准多米诺电路相同；在电路的休眠状态，休眠sleep信号为0，Nsleep_footer管截止，漏电流到地电压的通路断开，同时，Psleep_header管也截止，关断了漏电流的电源。因此，此技术有效的抑制了漏功耗。但是，休眠管的插入必然会导致电路延迟的增加，从而影响了电路的性能。因此，如何改进休眠管技术是电路设计者面临的重要问题。

发明内容

本实用新型的目的是应用休眠管技术和双阈值技术，从而有效的降低多米诺电路的功耗，提高电路的性能。

用于低功耗VLSI的休眠管多米诺电路，包括输入信号端，输出信号端，时钟信号端，休眠信号端，预充管，保持管，时钟管，休眠管，输出静态反相器和下拉网络，其中：预充管，保持管，休眠管和输出静态反相器中的NMOS管为高阈值的晶体管，其余晶体管为低阈值的晶体管。PMOS休眠管的源极接电源，漏极接输出静态反相器的PMOS管的源极，对于两个NMOS休眠管，一个NMOS休眠管的源极接动态结点，另一个NMOS休眠管的源极接输出端， 两个NMOS休眠管的漏极接地电压。

用于低功耗VLSI的休眠管多米诺电路中，所有PMOS管的衬底接电源电压，所有NMOS管的衬底接地电压。

上述的用于低功耗VLSI的休眠管多米诺电路的下拉网络，可以是任何逻辑门，如：或门，与门，同或门或者异或门。

上述用于低功耗VLSI的休眠管多米诺电路可以去掉时钟管，即下拉网络直接接地。

上述用于低功耗VLSI的休眠管多米诺电路可以采用双相时钟CLK1和CLK2，预充管由CLK1信号控制，时钟管由CLK2信号控制，休眠状态时，CLK1为高电平而CLK2为低电平，从而使时钟管截止，进一步降低了电路的亚阈值漏功耗；在工作状态，CLK2为一窄脉冲，脉冲宽度为保证逻辑求值的最小值，以降低流过下拉网络的漏功耗。

对于多级多米诺电路，用于低功耗VLSI的休眠管多米诺电路可以应用于每一级。

与传统的多米诺电路相比，本实用新型可以取得如下有益效果：

一是用于低功耗VLSI的休眠管多米诺电路首先采用双阈值技术，降低了亚阈值漏功耗；

二是在输出反相器中插入一个休眠PMOS管，从而保证休眠状态输出反相器无短路电流通过；在动态结点和输出点分别通过两个NMOS休眠管使下拉网络中的NMOS管处于栅极漏功耗最小的状态，实现了多米诺电路的低功耗设计。

附图说明：

图1标准的多米诺电路示意图；

图2传统插入休眠管的多米诺电路示意图；

图3休眠管多米诺或门示意图；

图4双相时钟休眠管多米诺或门示意图；

图5去掉时钟管的休眠管多米诺或门示意图。

具体实施方式

下面结合附图和实施例对于本实用新型作进一步的说明。

本实施例为休眠管多米诺或门。

如图3所示为休眠管多米诺或门，它由几部分组成：

用于低功耗VLSI的休眠管多米诺电路，包括输入信号端，输出信号端，时钟信号端，休眠信号端，预充管，保持管，时钟管，休眠管，输出静态反相器和下拉网络，其中预充管，保持管，休眠管和输出静态反相器中的NMOS管为高阈值的晶体管，其余晶体管为低阈值的晶体管。其中：PMOS休眠管的源极接电源，漏极接输出静态反相器的PMOS管的源极，对于两个NMOS休眠管，一个NMOS休眠管的源极接动态结点，另一个NMOS休眠管的源极接输出端，两个NMOS休眠管的漏极接地电压；下拉网络为NMOS管N6和N7组成下拉网络。

在用于低功耗VLSI的休眠管多米诺电路中，采用了双阈值技术降低了漏功耗；NMOS休眠管N2和N3采用高阈值电压晶体管，这是因为两个休眠管N2和N3均位于非关键路径上，高阈值电压器件的选取可以带来漏电流的显著降低，而对速度的影响不大。

工组原理如下：在电路的工作阶段，休眠信号为0，PMOS休眠管导通，NMOS休眠管截止，电路工作原理与标准多米诺电路相同；在电路的休眠状态，休眠信号为1，PMOS休眠管截止，关断了漏电流的电源，NMOS休眠管导通，动态结点和输出同时下拉为地电压，使下拉网络中的NMOS和输出反相器中的NMOS管处于栅极漏功耗最小的状态，实现了多米诺电路的低功耗设计。

另外，上述的用于低功耗VLSI的休眠管多米诺电路均可以采用了双相脉冲CLK1和CLK2，如图4所示，休眠状态时，CLK1为高电平而CLK2为低电平以降低栅极漏电流；在工作状态，CLK2为一窄脉冲，脉冲宽度为保证逻辑求值的最小值，以降低流过下拉网络的漏电流。

上述的用于低功耗VLSI的休眠管多米诺电路的下拉网络，可以是任何逻辑门，如：或门，与门，同或门或者异或门。

上述用于低功耗VLSI的休眠管多米诺电路可以省去掉时钟管，即下拉网络直接接地，如图5所示。

对于多级多米诺电路，用于低功耗VLSI的休眠管多米诺电路可以应用于每一级。

Claims (5)

1.用于低功耗VLSI的休眠管多米诺电路，包括输入信号端，输出信号端，时钟信号端，休眠信号端，预充管，保持管，时钟管，休眠管，输出静态反相器和下拉网络，其特征在于：预充管，保持管，休眠管和输出静态反相器中的NMOS管为高阈值的晶体管，其余晶体管为低阈值的晶体管；PMOS休眠管的源极接电源，漏极接输出静态反相器的PMOS管的源极，对于两个NMOS休眠管，一个NMOS休眠管的源极接动态结点，另一个NMOS休眠管的源极接输出端，两个NMOS休眠管的漏极接地电压；

用于低功耗VLSI的休眠管多米诺电路中，所有PMOS管的衬底接电源电压，所有NMOS管的衬底接地电压。

2.根据权利要求1所述的用于低功耗VLSI的休眠管多米诺电路，其特征在于：用于低功耗VLSI的休眠管多米诺电路的下拉网络，可以是或门，与门，同或门或者异或门。

3.根据权利要求1所述的用于低功耗VLSI的休眠管多米诺电路，其特征在于：用于低功耗VLSI的休眠管多米诺电路可以去掉时钟管，即下拉网络直接接地。

4.根据权利要求1所述的用于低功耗VLSI的休眠管多米诺电路，其特征在于：用于低功耗VLSI的休眠管多米诺电路可以采用双相时钟CLK1和CLK2，预充管由CLK1信号控制，时钟管由CLK2信号控制。

5.根据权利要求1所述的用于低功耗VLSI的休眠管多米诺电路，其特征在于：对于多级多米诺电路，用于低功耗VLSI的休眠管多米诺电路可以应用于每一级。 

Images