CN102075178A - 用于低功耗vlsi的最优门控向量双阈值多米诺电路 - Google Patents

用于低功耗vlsi的最优门控向量双阈值多米诺电路 Download PDF

Info

Publication number
CN102075178A
CN102075178A CN 201010515483 CN201010515483A CN102075178A CN 102075178 A CN102075178 A CN 102075178A CN 201010515483 CN201010515483 CN 201010515483 CN 201010515483 A CN201010515483 A CN 201010515483A CN 102075178 A CN102075178 A CN 102075178A
Authority
CN
China
Prior art keywords
power consumption
domino circuit
threshold
low
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010515483
Other languages
English (en)
Inventor
汪金辉
吴武臣
侯立刚
宫娜
耿淑琴
张旺
袁颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN 201010515483 priority Critical patent/CN102075178A/zh
Publication of CN102075178A publication Critical patent/CN102075178A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明涉及一种用于低功耗VLSI的最优门控向量双阈值多米诺电路，即在双阈值多米诺电路处于休眠态的情况下，通过采用最优的门控向量减小多米诺电路的漏功耗。当双阈值多米诺电路由工作状态刚刚进入休眠态后，由于时间短，芯片温度保持高温不变，此时采用输入信号和时钟信号均为高电平的门控向量能有效的降低漏功耗；当双阈值多米诺电路由工作状态进入休眠态一段时间后，芯片温度降至室温，此时采用输入信号和时钟信号均为低电平的门控向量更能有效的降低漏功耗。

Description

用于低功耗VLSI的最优门控向量双阈值多米诺电路
技术领域
本发明涉及一种低功耗电路，具体来说是一种应用最优门控向量的双阈值低功耗多米诺电路，属于集成电路应用领域。
背景技术
多米诺电路以其速度快、面积小的优良特性，被广泛应用于处理器的关键路径部分和存储器中，是高性能处理器和存储器最主流的动态逻辑电路。标准的多米诺电路是CMOS电路的一个重要分支，它是由一组NMOS管构成的动态逻辑块串上一个静态反相器构成，如图1所示。电路的工作原理如下：当时钟信号CLK＝0时，为电路的预充阶段，此时预充PMOS管P1处于导通状态，动态结点被预充至高电平Vdd，与其串接的静态反相器的输出为低电平；当CLK＝1时，为电路的求值阶段，这时P1截止，动态结点视NMOS下拉网络(PDN)的输入信号有条件地放电：如果NMOS管逻辑块存在从动态结点到地的直流通路，那么动态结点对地放电至低电平，输出端上升为高电平；否则动态结点将借助于保持管P2保持高电平值Vdd，直到下一周期。
多米诺电路的功耗分为两部分，一是动态功耗，二是漏功耗，漏功耗又分为栅极漏功耗和亚阈值漏功耗。由于多米诺电路使用了高频的时钟信号，动态结点充放电非常频繁，所以其消耗了大量的动态功耗，在集成电路工艺进入深亚微米之前，动态功耗是多米诺电路功耗最主要的组成部分。但是，随着集成电路技术的不断进步，漏电流引起的漏功耗增长速度比动态功耗快得多。当集成电路工艺进入深亚微米后，漏功耗已赶上并超过动态功耗，而成为重要的功耗来源。而且，随着集成电路工艺尺寸的缩小，漏功耗中栅极漏功耗的比例越来越大。这主要是因为，栅氧化层厚度每减小0.2nm，栅极漏功耗将增加一个数量级，而每一次工艺水平的提高，器件尺寸按比例缩小，栅氧化层厚度大约要减小30％，因此，每一次工艺水平的提高，栅极漏功耗就要增加几个数量级。而每一次工艺水平的提高，亚阈值漏功耗随阈值电压的减小只增加三到五倍。由此可见，栅极漏功耗增大的速度远远高于亚阈值漏功耗增大的速度，从而成为漏功耗的另一主要来源。
双阈值技术是被广泛认可的降低漏功耗的有效方法，该技术对同一个多米诺电路，不同路径采用不同阈值电压的晶体管，即对求值路径(关键路径)，用阈值电压较低的晶体管实现，保证电路的求值速度；对预充路径(非关键路径)，则用阈值电压较高的晶体管实现。因为随着阈值电压的升高，晶体管的亚阈值漏功耗将明显减小。因此，双阈值技术通过采用不同阈值电压的晶体管，在保证电路性能的同时，有效的降低电路的亚阈值漏功耗。
当双阈值多米诺电路置于休眠状态时，输入矢量的不同，决定了电路中各个晶体管的开启和关断，从而会造成电路产生的漏功耗不同。因此，双阈值技术需要增加门控向量，使休眠状态的多米诺门位于最小的漏功耗状态下，即休眠状态下的门控向量是双阈值技术应用关键。
发明内容
本发明的目的是确定最优的门控向量，从而有效的降低双阈值多米诺电路的功耗，提高电路的性能。
用于低功耗VLSI的最优门控向量双阈值多米诺电路，包含有双阈值多米诺电路。双阈值多米诺电路包括输入信号端，输出信号端，时钟信号端，预充管，保持管，时钟管，输出静态反相器和下拉网络(PDN)，其中预充管，保持管和静态反相器中的NMOS管为高阈值的晶体管，其余晶体管为低阈值的晶体管。
当双阈值多米诺电路由工作状态刚刚进入休眠态后，当时间短，芯片温度保持高温不变，此时采用输入信号和时钟信号均为高电平的门控向量能有效的降低静态功耗；当双阈值多米诺电路由工作状态进入休眠态一段时间后，芯片温度降至室温，此时采用输入信号和时钟信号均为低电平的门控向量更能有效的降低静态功耗。
上述的用于低功耗VLSI的最优门控向量双阈值多米诺电路的下拉(PDN)网络，可以是任何逻辑门，如：或门，与门，同或门或者异或门。
上述用于低功耗VLSI的最优门控向量双阈值多米诺电路中高阈值晶体管的阈值可以调节，以满足电路速度和功耗的双重要求。
上述用于低功耗VLSI的最优门控向量双阈值多米诺电路可以省去掉时钟管，即下拉网络(PDN)直接接地。
对于多级多米诺电路，最优门控向量可以应用于每一级多米诺电路。
与传统的多米诺电路相比，本发明可以取得如下有益效果：
传统多米诺电路的功耗中，动态功耗占主要部分，传统多米诺电路功耗优化的方法也都是针对动态功耗。但是随着集成电路工艺尺寸的减小，功耗比例发生了变化，漏功耗成为多米诺电路功耗的主要部分，本发明在双阈值多米诺电路处于休眠态的情况下，通过采用最优的门控向量有效减小了多米诺电路的漏功耗。
附图说明：
图1标准的多米诺电路示意图；
图2高温时最优门控向量应用于双阈值多米诺或门示意图；
图3室温时最优门控向量应用于双阈值多米诺或门示意图；
图4高温时，去掉时钟管的用于低功耗VLSI的最优门控向量双阈值多米诺电路示意图；
图5室温时，去掉时钟管的用于低功耗VLSI的最优门控向量双阈值多米诺电路示意图。
具体实施方式
下面结合附图和实施例对于本发明作进一步的说明。
本实施例将最优门控向量应用于双阈值多米诺或门。
如图2和3所示为最优门控向量于双阈值多米诺或门，它由几部分组成：
如图2所示，高温时，包括输入信号端，输出信号端，时钟信号端，预充管Pg1，保持管Pg2，时钟管Ng1，输出静态反相器中的Pg3和Ng2，下拉网络(PDN)中的NMOS管，其中预充管，保持管和静态反相器中的NMOS管为高阈值的晶体管，其余晶体管为低阈值的晶体管。休眠态时，输入为高电平1，时钟信号为高电平1。
如图3所示，室温时，包括输入信号端，输出信号端，时钟信号端，预充管Ps1，保持管Ps2，时钟管Ns1，输出静态反相器中的Ps3和Ns2，下拉网络(PDN)中的NMOS管，其中预充管，保持管和静态反相器中的NMOS管为高阈值的晶体管，其余晶体管为低阈值的晶体管。休眠态时，输入为低电平0，时钟信号为低电平0。
双阈值多米诺电路的漏功耗有多个来源，但优化设计的主要任务是降低NMOS下拉网络和时钟管的漏功耗，这是因为：一方面，NMOS下拉网络和时钟管都是低阈值电压NMOS管，而多米诺电路的其余部分是由PMOS管和高阈值电压NMOS管组成，与PMOS管和高阈值电压NMOS管相比，低阈值电压NMOS管产生的漏功耗大的多；另一方面，不同逻辑的多米诺电路仅仅表现在NMOS下拉网络的不同，而下拉网络中的晶体管数目将随着电路扇入系数的增大而显著增大。因此，NMOS下拉网络和时钟管产生的漏功耗构成了电路总漏功耗的主要部分，降低了NMOS下拉网络和时钟管产生的漏功耗就可以有效的降低整个多米诺电路的漏功耗。
而且，由于亚阈值漏功耗和栅极漏功耗与温度之间存在不同的依赖关系，它们在不同温度下对总漏功耗的相对贡献不同。在室温下，栅极漏功耗是较大的贡献者，它随温度的变化不明显。而亚阈值漏功耗随温度的增大呈指数倍增大，在高温时，其赶上并超过栅极漏功耗而成为主要的组成成分。所以，要求在室温下，如果门控向量能够有效的抑制栅极漏功耗，在高温下，如果门控向量能够有效的抑制亚阈值漏功耗，即可实现用于低功耗VLSI的最优门控向量双阈值多米诺电路设计。输入信号和时钟信号均为高电平，使NMOS下拉网络和时钟管产生的亚阈值漏功耗最小，所以其适用于高温情况；输入信号和时钟信号均为低电平，使NMOS下拉网络和时钟管产生的栅极漏功耗最小，所以其适用于室温情况。
另外，上述的用于低功耗VLSI的最优门控向量双阈值多米诺电路的下拉(PDN)网络，可以是任何逻辑门，如：或门，与门，同或门或者异或门。
上述用于低功耗VLSI的最优门控向量双阈值多米诺电路中高阈值晶体管的阈值可以调节，以满足电路速度和功耗的双重要求。
上述用于低功耗VLSI的最优门控向量双阈值多米诺电路可以省去掉时钟管，即下拉网络(PDN)直接接地，如图4和5所示。
对于多级多米诺电路，最优门控向量可以应用于每一级多米诺电路。

Claims (5)

1.用于低功耗VLSI的最优门控向量双阈值多米诺电路，包括几部分：
用于低功耗VLSI的最优门控向量双阈值多米诺电路，包含有双阈值多米诺电路。双阈值多米诺电路包括输入信号端，输出信号端，时钟信号端，预充管，保持管，时钟管，输出静态反相器和下拉网络(PDN)，其中预充管，保持管和静态反相器中的NMOS管为高阈值的晶体管，其余晶体管为低阈值的晶体管。
当双阈值多米诺电路由工作状态刚刚进入休眠态后，当时间短，芯片温度保持高温不变，此时采用输入信号和时钟信号均为高电平的门控向量能有效的降低静态功耗；当双阈值多米诺电路由工作状态进入休眠态一段时间后，芯片温度降至室温，此时采用输入信号和时钟信号均为低电平的门控向量更能有效的降低静态功耗。
2.根据权利要求1所述的用于低功耗VLSI的最优门控向量双阈值多米诺电路，其特征在于：下拉(PDN)网络，可以是任何逻辑门，如：或门，与门，同或门或者异或门。
3.根据权利要求1所述的用于低功耗VLSI的最优门控向量双阈值多米诺电路，其特征在于：电路中高阈值晶体管的阈值可以调节，以满足电路速度和功耗的双重要求。
4.根据权利要求1所述的用于低功耗VLSI的最优门控向量双阈值多米诺电路，其特征在于：双阈值多米诺电路可以省去掉时钟管，即下拉网络(PDN)直接接地。
5.根据权利要求1所述的用于低功耗VLSI的最优门控向量双阈值多米诺电路，其特征在于：对于多级多米诺电路，最优门控向量可以应用于每一级多米诺电路。
CN 201010515483 2010-10-15 2010-10-15 用于低功耗vlsi的最优门控向量双阈值多米诺电路 Pending CN102075178A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010515483 CN102075178A (zh) 2010-10-15 2010-10-15 用于低功耗vlsi的最优门控向量双阈值多米诺电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010515483 CN102075178A (zh) 2010-10-15 2010-10-15 用于低功耗vlsi的最优门控向量双阈值多米诺电路

Publications (1)

Publication Number Publication Date
CN102075178A true CN102075178A (zh) 2011-05-25

Family

ID=44033548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010515483 Pending CN102075178A (zh) 2010-10-15 2010-10-15 用于低功耗vlsi的最优门控向量双阈值多米诺电路

Country Status (1)

Country Link
CN (1) CN102075178A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543167A (zh) * 2012-01-12 2012-07-04 大连市恒珑科技发展有限公司 增强型PF-CDPD与门电路及log2型匹配线电路
CN102624378A (zh) * 2012-02-29 2012-08-01 宁波大学 一种低功耗多米诺三值文字运算电路
CN103873043A (zh) * 2014-03-14 2014-06-18 北京工业大学 基于时钟抽取偏置电压技术的高性能多米诺电路设计
CN104639104A (zh) * 2015-02-06 2015-05-20 中国人民解放军国防科学技术大学 功能模块级多阈值低功耗控制装置及方法
CN110618748A (zh) * 2018-06-04 2019-12-27 中芯国际集成电路制造(上海)有限公司 一种逻辑电路及可穿戴电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808904A (zh) * 2006-03-10 2006-07-26 复旦大学 一种新型的抗噪声高速多米诺电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808904A (zh) * 2006-03-10 2006-07-26 复旦大学 一种新型的抗噪声高速多米诺电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《半导体学报》 20081231 汪金辉，宫娜，耿淑琴，侯立刚，吴武臣，董利民 45nm工艺pn混合下拉网络多米诺异或门设计 第2443-2448页 1-5 第29卷, 第12期 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543167A (zh) * 2012-01-12 2012-07-04 大连市恒珑科技发展有限公司 增强型PF-CDPD与门电路及log2型匹配线电路
CN102543167B (zh) * 2012-01-12 2014-09-17 大连市恒珑科技发展有限公司 增强型pf-cdpd与门电路
CN102624378A (zh) * 2012-02-29 2012-08-01 宁波大学 一种低功耗多米诺三值文字运算电路
CN102624378B (zh) * 2012-02-29 2014-05-21 宁波大学 一种低功耗多米诺三值文字运算电路
CN103873043A (zh) * 2014-03-14 2014-06-18 北京工业大学 基于时钟抽取偏置电压技术的高性能多米诺电路设计
CN103873043B (zh) * 2014-03-14 2017-07-14 北京工业大学 基于时钟抽取偏置电压技术的高性能多米诺电路设计
CN104639104A (zh) * 2015-02-06 2015-05-20 中国人民解放军国防科学技术大学 功能模块级多阈值低功耗控制装置及方法
CN104639104B (zh) * 2015-02-06 2017-03-22 中国人民解放军国防科学技术大学 功能模块级多阈值低功耗控制装置及方法
CN110618748A (zh) * 2018-06-04 2019-12-27 中芯国际集成电路制造(上海)有限公司 一种逻辑电路及可穿戴电子设备
CN110618748B (zh) * 2018-06-04 2021-02-09 中芯国际集成电路制造(上海)有限公司 一种逻辑电路及可穿戴电子设备

Similar Documents

Publication Publication Date Title
CN101777907A (zh) 一种低功耗rs锁存器单元及低功耗主从型d触发器
CN102075178A (zh) 用于低功耗vlsi的最优门控向量双阈值多米诺电路
Cao et al. An energy-efficient subthreshold level shifter with a wide input voltage range
CN105375916A (zh) 一种改进的异或门逻辑单元电路
CN104639104B (zh) 功能模块级多阈值低功耗控制装置及方法
TWI455484B (zh) 電位轉換電路
CN102420586A (zh) 时钟门控制电路及触发器
US8493124B2 (en) Low minimum power supply voltage level shifter
CN102035530A (zh) 用于高性能vlsi的最优保持管多米诺电路
CN113938126B (zh) 一种电压锁存式电平转换电路
CN201854266U (zh) 用于低功耗vlsi的pn混合下拉网络多米诺异或门
García et al. High performance CMOS dual supply level shifter for a 0.5 V input and 1V output in standard 1.2 V 65nm technology process
Ahmad et al. High performance multi threshold voltage level converter for multi-VDD systems
CN201918976U (zh) 用于低功耗vlsi的休眠管多米诺电路
JP2012134321A (ja) 半導体装置
US7629815B1 (en) Low-power semi-dynamic flip-flop with smart keeper
CN115208381B (zh) 一种支持预置位的高速电平转换结构
CN104333366A (zh) 一种数字io电路
Chen et al. A new output buffer for 3.3-V PCI-X application in a 0.13-/spl mu/m 1/2.5-V CMOS process
CN102176186B (zh) 电流镜求值动态电路
Kim et al. CMOS differential logic family with conditional operation for low-power application
CN102075176B (zh) 电位转换电路
CN115102539B (zh) 一种适用于反熔丝fpga中的电平位移电路
Li et al. A Power-Gating scheme to reduce leakage power for P-type adiabatic logic circuits
CN109885154A (zh) 一种带旁路通道的低功耗寄存器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110525