CN101304251A - 用于片上长线互连的差分接口电路 - Google Patents
用于片上长线互连的差分接口电路 Download PDFInfo
- Publication number
- CN101304251A CN101304251A CNA2008100183399A CN200810018339A CN101304251A CN 101304251 A CN101304251 A CN 101304251A CN A2008100183399 A CNA2008100183399 A CN A2008100183399A CN 200810018339 A CN200810018339 A CN 200810018339A CN 101304251 A CN101304251 A CN 101304251A
- Authority
- CN
- China
- Prior art keywords
- inverter
- signal
- interconnection line
- interface circuit
- long
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于片上长线互连的差分接口电路,主要解决片上长线互连的功耗问题。其电路结构包括发送器、长互连线和接收器,该发送器由一个反相器(A1)和一个MOS电流模逻辑电路构成,用于将芯片上的全摆幅信号转换为低摆幅信号;该接收器采用灵敏放大器(G)与第二反相器(A2)和第三反相器(A3)连接构成,用于将长的互连线上的低摆幅的信号恢复至全摆幅信号。本发明在不需要引入外加参考电压的条件下,能有效降低片上长线互连的功耗,可用于集成电路设计中片上系统SoC的长线互连。
Description
技术领域
本发明属于微电子技术领域,涉及集成电路,具体地说是一种差分接口电路,可用于集成电路设计中片上系统SoC的长线互连。
背景技术
随着集成电路制造工艺的不断提高,晶体管几何尺寸不断减小,单位面积上可以集成的晶体管数目不断增加,因此功耗日益成为集成电路设计的一个重要约束条件。片上长线互连的低摆幅低功耗差分接口电路属于低功耗CMOS片上系统SoC,对集成电路的整体性能有其重要的影响。特别是在CMOS工艺进入深亚微米阶段后,片上互连在延时、功耗和信号完整性等方面面临着严峻挑战,已成为阻碍集成电路性能提高的瓶颈之一。
集成电路的功耗主要由动态功耗、静态功耗、短路电流功耗和泄漏电流功耗组成。其中动态功耗占主要部分,电路某节点的动态功耗Pdynamic是该节点负载电容CL、电源电压VDD和该节点电压摆幅Vswing的函数,即:
Pdynamic=α×CL×f×VDD×Vswing (1)
其中,α为该信号的活跃度,f为电路的工作频率。从(1)式中可以看到,减小α、CL、VDD和Vswing都可以减小电路的动态功耗。
在集成电路进入深亚微米阶段后,互连的功耗占了动态功耗的相当比重,互连的功耗主要由两部分组成,一部分是互连线上的功耗,互连线产生的功耗可以用图1所示的π3等效电路模型来表示,在图1中,RL为互连线的等效电阻,CL为互连线的等效电容负载;另一部分是互连线上驱动器的功耗。
为了减小片上长的互连线的延时,目前工业界普遍采用如图2所示的插入中继器的结构,其中CL为互连线等效负载电容,RL为互连线等效负载电阻,In为中继器链的输入,Out为中继器链的输出。伴随着制造工艺的不断提高,这种结构由于增加了中继器,使片上互连的总功耗达到了芯片上总功耗的40%以上。
减小互连线功耗的主要方法是降低互连线上的电压摆幅Vswing,具体到电路技术就是设计低摆幅互连线接口电路,在接口电路的发送端将全摆幅信号转换成低摆幅信号,低摆幅信号通过互连线传输后,在接收端被恢复至全摆幅信号,如图3所示。在图3中,Vin为互连线接口电路全摆幅输入信号,Vout为互连线接口电路的全摆幅输出信号,该全摆幅信号通过互连线一端的发送器变成低摆幅信号在互连线上传输,并在互连线的另一端通过接收器将低摆幅信号恢复至全摆幅信号。
对比技术1,电平转换电路CLC。
Zhang Hui等人在文献Zhang H.et al.Low-swing on-chip signaling techniques:effectiveness and robustness.IEEE Transactions On Very Large Scale Integration(VLSI)Systems,June 2000,Vol.8,No.3:264-272中提出的电平转换电路CLC,如图4所示。在图4中,Vin为互连线接口电路全摆幅输入信号,Vout与Vout_b为互连线接口电路全摆幅差分输出信号,VDD为电源电压,Vref为引入的参考电压,CL为互连线等效负载电容,RL为互连线等效负载电阻。该CLC接口电路需要一个额外的参考电压Vref驱动互连线,其参考电压Vref要小于电源电压,使互连线上的电压摆幅为0到参考电压。这种电路由于采用单根互连线,因而抵抗噪声性能比较差;同时由于互连线的信号摆幅不能小于MOS管的阈值电压,否则接收器中的反相器将不会正常工作,所以限制了互连线上信号摆幅降低的程度。
对比技术2,差分低摆幅接口电路DIFF。
Zhang Hui等人在文献Zhang H.et al.Low-swing on-chip signaling techniques:effectiveness and robustness.IEEE Transactions On Very Large Scale Integration(VLSI)Systems,June 2000,Vol.8,No.3:264-272中提出的差分低摆幅接口电路DIFF,如图5所示。在图5中,Vin为互连线接口电路全摆幅输入信号,Vout与Vout_b为互连线接口电路全摆幅差分输出信号,VDD为电源电压,Vref为引入的参考电压,CL为互连线等效负载电容,RL为互连线等效负载电阻,Clk为全局时钟信号。该DIFF差分低摆幅接口电路采用差分的信号在互连线上传输,提高了信号抵抗噪声的能力,故可以将信号摆幅降到很低,但它仍然需要引入参考电压来获得低的电压摆幅。
综上,目前对低摆幅互连接口电路的研究主要集中在对低摆幅信号的识别和恢复的研究上,而发送器一般采用差分式级联反相器来驱动互连线,这种方法的最大不足是:需要在芯片中引入额外的参考电压产生电路,来为其提供较低的电压值,导致了电路的复杂度,增大了功耗。
发明的内容
本发明的目的在于避免上述已有技术的不足,提出一种电路简单、功耗小的片上长线互连差分接口电路,以实现在不需要额外参考电压下,发送器自身能输出差分的低摆幅信号到互连线上。
实现本发明目的的技术思路是通过减小互连线上的电压摆幅Vswing来降低功耗。其差分接口电路包括:发送器,用于将芯片上的全摆幅信号转换为低摆幅信号;长互连线,用于连接发送器和接收器;接收器,用于将长的互连线上的低摆幅的信号恢复至全摆幅信号;所述的发送器采用MOS电流模逻辑电路MCML与第一反相器A1连接构成;所述的接收器采用灵敏放大器G与第二反相器A2和第三反相器A3连接构成。
上述差分接口电路,其中所述的第一反相器(A1)连接在MOS电流模逻辑电路(MCML)的差分输入端,即第一NMOS晶体管N1和第二NMOS晶体管N2的栅极上,将输入信号Vin反相成-Vin,生成差分的输入信号。
上述差分接口电路,其中所述的MOS电流模逻辑电路MCML中,通过调节第一PMOS晶体管P1和第二PMOS晶体管P2的尺寸,获得110mV的低电压摆幅和1cm长的强驱动能力,以驱动长的互连线,减小信号衰减。
上述差分接口电路,其中所述的第二反相器A2分别连接在灵敏放大器的输出端和第三反相器A3的输入端,第二反相器A2和第三反相器A3将输出的信号恢复、放大到全摆幅信号。
本发明与中继器结构的长线互连电路比较,由于采用了基于MOS电流模逻辑电路MCML设计发送器,不仅可以获得110mV的极低电压摆幅,而且由于减小了面积使集成电路的制造成本降低。本发明与现有低摆幅接口互连电路比较,由于避免了在芯片中引入额外的参考电压产生电路,减小了电路的复杂度和功耗。仿真结果表明,本发明比传统的中继器插入长线互连电路在互连线为1cm时,其总互连功耗可减少44.38%,功耗延时积可减少46.23%的。
附图说明
图1是互连线π3等效电路模型图
图2是现有在互连线上插入中继器的结构示意图;
图3是现有低摆幅互连线接口电路示意图;
图4是对比技术1的低摆幅接口电路结构图;
图5是对比技术2的低摆幅接口电路结构图;
图6是本发明的低摆幅差分接口电路结构图;
图7是本发明低摆幅接口电路在1cm互连线负载下的仿真波形图;
图8是本发明与现有插入中继器结构的功耗比较图;
图9是本发明与现有插入中继器结构的功耗延时积比较图。
具体实施方式
参照图6,本发明的低摆幅接口电路包括发送器、互连线和接收器三部分,其中:
发送器,主要用于将芯片上的全摆幅信号转换为低摆幅信号,它是由一个MOS电流模逻辑电路MCML和第一反相器A1组成。MOS电流模逻辑电路MCML由第一NMOS晶体管N1、第二NMOS晶体管N2、第五NMOS晶体管N5、第一PMOS晶体管P1和第二PMOS晶体管P2组成。该第一NMOS晶体管N1和第二NMOS晶体管N2构成N管逻辑的差分输入电路;该第五NMOS晶体管N5构成恒流源,连接在第一NMOS晶体管N1和第二NMOS晶体管N2的源级上,其栅电压设置成电源电压VDD,以保证N5管一直处于导通状态;该第一PMOS晶体管P1和第二PMOS晶体管P2作为负载电阻,分别连接在N1和N2的漏极上,其栅极接地,一直处于导通状态。第一反相器A1连接在第一NMOS晶体管N1和第二NMOS晶体管N2的栅极上,将输入信号Vin反相成-Vin,生成差分的输入信号。通过调节第一PMOS晶体管P1和第二PMOS晶体管P2的尺寸,可以获得110mV的低电压摆幅和1cm长的强驱动能力,以驱动长的互连线,减小信号衰减。该P1和P2的尺寸调节可通过增大或减小PMOS晶体管的沟道宽度实现。沟道宽度的确定要保证即可获得较小的输出电压摆幅又可获得较强的驱动能力。
互连线,为差分的两条互连线L1和L2,其每条互连线的等效电阻和等效电容分别为RL和CL,该第一互连线L1连接在发送器的输出端A和接收器的输入端C之间,第二互连线L2连接在发送器的输出端B和接收器的输入端D之间。
接收器,由灵敏差分放大器G、第二反相器A2和第三反相器A3构成,可以将小至50mV的电压摆幅恢复到全摆幅1.8V。灵敏放大器G由第三PMOS晶体管P3、第四PMOS晶体管P4、第三NMOS晶体管N3和第四NMOS晶体管N4组成。第三PMOS晶体管P3和第四PMOS晶体管P4为相同的PMOS管,它们的栅极链接在第三PMOS晶体管P3的漏极,构成有源电流镜,作为整个灵敏差分放大器G的负载;第三NMOS晶体管N3和第四NMOS晶体管N4为相同的NMOS管,它们的栅极输入分别为互连线上的低摆幅差分信号,漏极分别连接在第三PMOS晶体管P3和第四PMOS晶体管P4的漏极上。灵敏差分放大器G放大互连线上的低摆幅信号;第二反相器A2和第三反相器A3构成反相器链用来进一步放大信号使其恢复至全摆幅。
整个电路的工作原理如下:
当输入电压Vin为高电平时,第一NMOS晶体管N1导通,第二NMOS晶体管N2截止,且输出电压VA和VB分别为:
VA=VDD (2)
VB=VDD-I×R (3)
其中,VDD为电源电压,I为流过第五NMOS晶体管N5的电流,R为作为负载的PMOS晶体管的等效电阻。
信号VA经过第一互连线L1,传输到灵敏放大器G的输入端C,信号VB经过第二互连线L2,传输到灵敏放大器G的输入端D,通过第二反相器A2和第三反相器A3将VB下拉至0电平。
当输入电压Vin为低电平时,第一NMOS晶体管N1截止,第二NMOS晶体管N2导通,输出电压为:
VA=VDD-I×R (4)
VB=VDD (5)
信号VA经过第一互连线L1,传输到灵敏放大器G的输入端C,信号VB经过第二互连线L2,传输到灵敏放大器G的输入端D,通过第二反相器A2和第三反相器A3将VB上拉至电源电压。
式(3)和式(4)中的I×R是互连线上的电压摆幅Vswing,可见,在两条差分互连线上传输的信号均是由0到VDD转换为由VDD-I×R到VDD,即互连线上的电压摆幅Vswing从VDD降为I×R。
本发明的效果可以通过以下仿真与比较进一步说明。
1.仿真条件:用SMIC 0.18-μm CMOS工艺库,使用电路模拟软件Cadence Spectre对本发明的电路和现有插入中继器结构的电路进行了模拟比较;互连线采用第五层互连金属线Metal5,长度为0.2cm、0.4cm、0.6cm、0.8cm、1.0cm互连线的等效模型采用π3模型。
2.仿真结果:
取互连线长度为1.0cm的仿真结果如图7所示。从图7中可以看到,in为输入的全摆幅信号,out为输出的全摆幅信号,A和B为发送器输出到互连线上的信号,C和D为接收器来自互连线上的输入信号。发送器输出到互连线上信号A和B的电压摆幅Vswing为110mV,经过长的互连线传输后衰减为C和D,其电压摆幅为50mV,接收器将互连线上50mV的低摆幅信号恢复至全摆幅1.8V。
3.电路比较
取互连线长度分别为0.2cm、0.4cm、0.6cm、0.8cm、1.0cm,用本发明与插入中继器结构电路对其功耗进行相比,结果如图8所示。从图8可见,本发明的接口电路在功耗方面优于插入中继器结构的电路,在互连线长度为1.0cm时,本发明可将插入中继器结构电路的总互连功耗减少44.38%。
取互连线长度分别为0.2cm、0.4cm、0.6cm、0.8cm、1.0cm,用本发明与插入中继器结构电路对其功耗延时积进行相比,结果如图9所示。从图9可见,在互连线长度超过0.6cm时,本发明的接口电路在功耗延时积方面优于插入中继器结构的电路,在互连线长度为1.0cm时,本发明可将插入中继器结构电路的互连功耗延时积减少46.23%。
Claims (4)
1.一种用于片上长线互连的差分接口电路,包括:
发送器,用于将芯片上的全摆幅信号转换为低摆幅信号;
长互连线,用于连接发送器和接收器;
接收器,用于将长的互连线上的低摆幅的信号恢复至全摆幅信号;
所述的发送器采用MOS电流模逻辑电路(MCML)与第一反相器(A1)连接构成;
所述的接收器采用灵敏放大器(G)与第二反相器(A2)和第三反相器(A3)连接构成。
2.根据权利要求1所述的差分接口电路,其特征在于,第一反相器(A1)连接在MOS电流模逻辑电路(MCML)的差分输入端,即第一NMOS晶体管N1和第二NMOS晶体管N2的栅极上,将输入信号Vin反相成-Vin,生成差分的输入信号。
3.根据权利要求1所述的差分接口电路,其特征在于,MOS电流模逻辑电路(MCML)中,通过调节第一PMOS晶体管P1和第二PMOS晶体管P2的尺寸,获得110mV的低电压摆幅和1cm长的强驱动能力,以驱动长的互连线,减小信号衰减。
4.根据权利要求1所述的差分接口电路,其特征在于,第二反相器(A2)分别连接在灵敏放大器的输出端和第三反相器(A3)的输入端,第二反相器(A2)和第三反相器(A3)将输出的信号恢复、放大到全摆幅信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100183399A CN101304251B (zh) | 2008-05-30 | 2008-05-30 | 用于片上长线互连的差分接口电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100183399A CN101304251B (zh) | 2008-05-30 | 2008-05-30 | 用于片上长线互连的差分接口电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101304251A true CN101304251A (zh) | 2008-11-12 |
CN101304251B CN101304251B (zh) | 2010-06-02 |
Family
ID=40113994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100183399A Expired - Fee Related CN101304251B (zh) | 2008-05-30 | 2008-05-30 | 用于片上长线互连的差分接口电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101304251B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103078634A (zh) * | 2011-10-26 | 2013-05-01 | 瑞昱半导体股份有限公司 | 压控延迟电路及其共模补偿方法 |
CN103427825A (zh) * | 2012-05-15 | 2013-12-04 | 中兴通讯股份有限公司 | 时钟信号转换方法和装置 |
CN104980145A (zh) * | 2014-04-04 | 2015-10-14 | 爱思开海力士有限公司 | 信号传送电路及其操作方法 |
CN105513633A (zh) * | 2014-09-22 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器以及存储器 |
CN106209068A (zh) * | 2016-07-13 | 2016-12-07 | 西安电子科技大学 | 一种基于NoC互连的差分电荷重分布容性发送器 |
CN109831203A (zh) * | 2018-12-31 | 2019-05-31 | 武汉芯动科技有限公司 | 转换装置 |
CN111697963A (zh) * | 2020-06-15 | 2020-09-22 | 电子科技大学 | 一种适用于纹波消除环路的积分器 |
CN112688708A (zh) * | 2019-10-18 | 2021-04-20 | 美国亚德诺半导体公司 | 用于隔离数据通信的低功率接收器电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100197188B1 (ko) * | 1995-04-17 | 1999-06-15 | 모리시다 요이치 | 고내압회로 및 전압레벨 변환회로 |
CN1214531C (zh) * | 1999-10-15 | 2005-08-10 | 威盛电子股份有限公司 | 使用栅极电压控制的单端输入电压电平转换器 |
-
2008
- 2008-05-30 CN CN2008100183399A patent/CN101304251B/zh not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103078634B (zh) * | 2011-10-26 | 2015-08-26 | 瑞昱半导体股份有限公司 | 压控延迟电路及其共模补偿方法 |
CN103078634A (zh) * | 2011-10-26 | 2013-05-01 | 瑞昱半导体股份有限公司 | 压控延迟电路及其共模补偿方法 |
CN103427825B (zh) * | 2012-05-15 | 2017-03-15 | 深圳市中兴微电子技术有限公司 | 时钟信号转换方法和装置 |
CN103427825A (zh) * | 2012-05-15 | 2013-12-04 | 中兴通讯股份有限公司 | 时钟信号转换方法和装置 |
CN104980145A (zh) * | 2014-04-04 | 2015-10-14 | 爱思开海力士有限公司 | 信号传送电路及其操作方法 |
CN104980145B (zh) * | 2014-04-04 | 2019-08-09 | 爱思开海力士有限公司 | 信号传送电路及其操作方法 |
CN105513633A (zh) * | 2014-09-22 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器以及存储器 |
CN105513633B (zh) * | 2014-09-22 | 2018-08-14 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器以及存储器 |
CN106209068A (zh) * | 2016-07-13 | 2016-12-07 | 西安电子科技大学 | 一种基于NoC互连的差分电荷重分布容性发送器 |
CN106209068B (zh) * | 2016-07-13 | 2019-04-09 | 西安电子科技大学 | 一种基于NoC互连的差分电荷重分布容性发送器 |
CN109831203A (zh) * | 2018-12-31 | 2019-05-31 | 武汉芯动科技有限公司 | 转换装置 |
CN112688708A (zh) * | 2019-10-18 | 2021-04-20 | 美国亚德诺半导体公司 | 用于隔离数据通信的低功率接收器电路 |
US11533027B2 (en) | 2019-10-18 | 2022-12-20 | Analog Devices, Inc. | Low power receiver circuit for isolated data communications |
CN111697963A (zh) * | 2020-06-15 | 2020-09-22 | 电子科技大学 | 一种适用于纹波消除环路的积分器 |
Also Published As
Publication number | Publication date |
---|---|
CN101304251B (zh) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101304251B (zh) | 用于片上长线互连的差分接口电路 | |
Zhang et al. | Low-swing on-chip signaling techniques: Effectiveness and robustness | |
TW423218B (en) | Charge-redistribution low-swing differential logic circuit | |
JP5211310B2 (ja) | 半導体集積回路 | |
CN1674443B (zh) | 电平变换电路 | |
EP2926279A2 (en) | Data transfer across power domains | |
CN102208909A (zh) | 电平转换电路 | |
CN104617924A (zh) | 高速低功耗多阈值异步置位复位保持型d型触发器 | |
CN103532526B (zh) | 电压转换电路及电压转换方法 | |
Narasimhan et al. | A low-swing differential signalling scheme for on-chip global interconnects | |
US9240789B2 (en) | Sub-rate low-swing data receiver | |
KR101341734B1 (ko) | 전압 부스팅 기법을 이용한 cmos 차동 로직 회로 | |
CN104617922B (zh) | 高速低功耗多阈值异步置位复位d型触发器 | |
Felicijan et al. | An asynchronous ternary logic signaling system | |
CN104617943B (zh) | 多阈值低功耗d型cr寄存器 | |
CN201956999U (zh) | 3d多米诺集成电路时钟网络 | |
US11573268B1 (en) | Skew detection system and method to remove unwanted noise due to skewed signals | |
CN104410404A (zh) | 一种绝热逻辑电路及一位全加器 | |
CN101022274A (zh) | 消除nmos单管传输形成静态短路电流的电路 | |
JP6127759B2 (ja) | 伝送回路および出力回路 | |
CN101465642B (zh) | 一种cmos到mcml的转换电路 | |
CN104639116B (zh) | 高速低功耗多阈值同步置位复位d型触发器 | |
Yong | A low swing differential signaling circuit for on-chip global interconnects | |
KR20060129129A (ko) | 반도체 장치의 라인 구동 회로 | |
CN104617923B (zh) | 高速低功耗多阈值d型触发器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20140530 |