CN1822503B - 多阈值互补金属氧化物半导体系统以及控制各模块的方法 - Google Patents

Abstract

一种多阈值CMOS系统以及单个控制各个模块的状态的方法。每个模块包括具有逻辑晶体管的逻辑电路和连接在逻辑电路与电源线之间的控制晶体管，其中电源线连接在地和电源之一上。控制晶体管具有高于逻辑晶体管的阈值。通过为每个模块形成单个模块ON/OFF信号，响应该单个模块ON/OFF信号产生单个控制信号，将该单个控制信号提供到控制晶体管，以及根据该单个控制信号控制提供到在每个模块内的逻辑电路的电压来控制这些模块。

Description

多阈值互补金属氧化物半导体系统以及控制各模块的方法 

技术领域

本发明涉及一种多阈值互补金属氧化硅(MTCMOS)电路。尤其是，本发明涉及一种MTCMOS系统以及控制各模块的方法。 

背景技术

随着半导体器件集成度的增加，对于低功耗的需求也增加。实现低功率集成电路(IC)的一种方法包括降低电源电压。然而，降低电源电压就会降低IC中晶体管的速度。因此，可以降低晶体管的阈值电压Vth。然而，降低Vth会使得晶体管的漏电流增加，当器件处于待机状态时这会增加功耗。在具有很高的待机对启用比率的器件，例如移动或便携设备中，这是极其重要的，其中漏电流在决定整个电池寿命中占主要因素。 

一种解决方案包含利用多阈值CMOS(MTCMOS)系统，其利用既有高Vth又有低Vth的晶体管。尤其是，MTCMOS系统利用低Vth晶体管来实现高速率的栅极，利用高Vth晶体管来形成启用栅极并且抑制器件在待机模式下的漏电流。换句话说，低Vth晶体管用于逻辑操作而高Vth晶体管用于提供电源和/或地电压。 

在启用模式，高Vth晶体管导通为逻辑门提供电源电压，使得低Vth晶体管高速操作。在待机模式，高Vth晶体管关断以切断低Vth晶体管，从而降低或消除通过低Vth晶体管的漏电流。 

图1示出了传统MTCMOS系统100的方框图。MTCMOS系统100包括系统功率管理器10，MTCMOS控制器20和MTCMOS设计区30。MTCMOS设计区30包括多个模块30-i。每个模块30-i包括触发器(F/F)32，逻辑块34，MOS开关36和功能块38。MOS开关36具有高于逻辑块34的Vth。F/F 32和逻辑块34连接在电源(VDD)和虚拟地(VGND)之间。MOS开关36连接在地电压(GND)和VGND之间。 

运行模式中，MOS开关36导通从而为逻辑块34提供VDD或GND。待机模式中，MOS开关36关断以中断提供给逻辑块34的VDD和/或GND，从而减小 逻辑块34的漏电流并且使系统的功耗最小。 

当系统进入待机模式，功率管理器10就发送STOP(停止)并且不分别发送CLOCK(时钟)信号到MTCMOS控制器20和MTCMOS设计区30。响应STOP信号，MTCMOS控制器20就输出控制MOS开关36的控制信号SC和控制F/F 32的控制信号SCB(反向SC)。当断开VDD时，VGND的电压电平就浮动。为防止存储在逻辑块34中的数据丢失，就在响应SC关断MOS开关36之前响应SCB而将数据存储在F/F 32中。 

许多系统，如移动系统中，典型地只使某些功能启用，而其余的被禁用。然而，传统MTCMOS系统在整个系统不工作时只进入待机模式。因此，在只有某些模块需要启用时传统MTCMOS不能控制单个模块并且不能降低功耗。 

发明内容

因此，本发明涉及一种MTCMOS系统和方法，其基本克服了因现有技术的局限和缺点而引起的一个或多个问题。 

因此，本发明的实施例的特点在于提供一种MTCMOS系统和控制各功能块的方法。 

本发明的实施例的另一特点在于提供一种MTCMOS系统和当只有执行特定功能时降低功耗的方法。 

本发明的实施例的又一特点在于提供一种设置在模块之间的浮动保护电路。 

可以通过提供一种控制多个模块的方法来实现本发明的至少一个上述和其它特点和优点。每个模块包括具有逻辑晶体管的逻辑电路以及连接在逻辑电路和电源线之间的控制晶体管，其中该电源线连接到地和电源之一上，控制晶体管具有高于逻辑晶体管的阈值。该方法包括为每个模块形成单个模块ON/OFF(通/断)信号，响应单个模块ON/OFF信号产生单个控制信号，将单个控制信号施加到控制晶体管并且根据单个控制信号控制提供到在每个模块内的逻辑电路的电压。其中响应唤醒事件提供单个控制信号。 

该方法还可以包括，对于每个模块，当模块处于ON状态时，缓冲逻辑电路的输出并且根据反向单个控制信号控制缓冲。该方法还可以包括当模块将要变为ON时相对于单个控制信号延迟反向单个控制信号，并且当模块将要变为OFF时相对于反向单个控制信号延迟单个控制信号。 

在输出单个控制信号之前，该方法可以包括响应各个模块的ON/OFF信号将请求信号发送到相应的模块，并且当准备接收单个控制信号时从相应的模块发送响应信号。该方法还可以包括根据响应信号产生模块选择信号，并且根据模块选择信号控制产生单个控制信号。 

该方法还可以包括，当模块处于OFF状态时，防止来自模块的漏电流影响其它模块。该方法还可以包括当模块处于OFF状态时将模块的逻辑电路的输出提供给总线保存器(holder)。可以根据反向单个控制信号来控制将逻辑电路的输出提供到总线保存器。 

通过提供控制多个模块的系统也可以实现本发明的至少一个上述和其它特点和优点，每个模块包括具有逻辑晶体管的逻辑电路以及连接在逻辑电路和电源线之间的控制晶体管，其中该电源线连接到地和电源之一上，控制晶体管具有高于逻辑晶体管的阈值，功率管理器用于为每个模块输出单个模块ON/OFF信号，控制电路用于接收每个模块的单个模块ON/OFF信号并且用于将单个控制信号输出到这个模块的控制晶体管从而控制提供给逻辑电路的电压源。其中控制电路响应唤醒事件输出单个控制信号，并且其中在输出单个控制信号之后，控制电路还响应该唤醒事件输出唤醒信号到功率管理器。 

每个模块可以包括与逻辑电路并联的缓冲器，控制电路还将相应的反向单个控制信号输出到相应的缓冲器。该系统还可以包括第一延迟电路和第二延迟电路，其中第一延迟电路用于当模块将要变为ON时相对于单个控制信号延迟反向单个控制信号，第二延迟电路用于当模块将要变为OFF时相对于反向单个控制信号延迟单个控制信号。 

在输出单个控制信号之前，控制电路还可以响应单个模块ON/OFF信号对相应模块输出请求信号，当准备接收单个控制信号时相应模块发送响应信号。控制电路可以包括模块控制器和状态控制器，其中模块控制器接收来自功率管理器的单个模块ON/OFF信号以对相应模块发送请求信号，接收来自相应模块的响应信号，并且输出模块选择信号，状态控制器接收模块选择信号以根据模块选择信号输出单个控制信号。 

控制电路可以在输出单个控制信号之后，将响应唤醒事件输出单个控制信号并且响应唤醒事件输出唤醒信号到功率管理器。 

该系统可以包括与模块关联的浮动保护电路。浮动保护电路可以包括三态缓冲器以及接收三态缓冲器的输出的总线保存器，该三态缓冲器接收来自 控制电路的反向单个控制信号和相应模块的逻辑电路的输出并且根据反向单个控制信号输出逻辑电路的输出。该系统可以包括一对设置在相邻模块之间的浮动保护电路。 

通过提供用于保护第一和第二模块的系统也可以实现本发明的至少一个上述和其它特点和优点，每个模块包括逻辑电路并且具有单个受控的ON/OFF状态，该系统设置在第一和第二模块之间，该系统包括：第一三态缓冲器、第一总线保存器、第二三态缓冲器以及第二总线保存器；其中第一三态缓冲器用于接收第一模块的逻辑电路的第一输出和第一模块的第一反向控制信号，并且根据该第一反向控制信号输出第一输出；第一总线保存器用于接收该第一三态缓冲器的输出；第二三态缓冲器用于接收第二模块的逻辑电路的第二输出和第二模块的第二反向控制信号，并且根据该第二反向控制信号输出第二输出；第二总线保存器用于接收第二三态缓冲器的输出。 

附图说明

通过对参考附图对具体实施例进行描述，本领域技术人员将更加清楚本发明的上述和其它特点和优点，其中： 

图1示出了传统MTCMOS系统的方框图； 

图2示出了根据本发明实施例的MTCMOS系统的方框图； 

图3示出了根据本发明实施例的图2的MTCMOS设计区中模块的详细方框图； 

图4示出了根据本发明实施例的图2的模块控制器的示意图； 

图5示出了根据本发明实施例的图4的模块控制器的时序图； 

图6示出了根据本发明实施例的图2的MTCMOS【状态】控制器的示意图； 

图7示出了根据本发明实施例的图6的MTCMOS【状态】控制器的时序图； 

图8示出了根据本发明实施例的模块之间的浮动保护电路的方框图；和 

图9示出了根据本发明另一实施例的MTCMOS系统的方框图。 

具体实施方式

现在将参考附图在文中对本发明进行更全面的描述，其中示出了本发明的示意性实施例。但是，本发明可以以不同的方式实现并且不应该限于本实施例所列出的构造。相反，提供这些实施例是使得本公开内容透彻而完整， 并且将本发明的范围完全传达给本领域技术人员。附图中，为了清楚的描述层和区域的尺寸是放大的。文中相同的附图标记表示相同的部件。 

图2示出了根据本发明实施例的MTCMOS系统200。MTCMOS系统200可以包括功率管理器220，包括模块控制器240和状态控制器260的MTCMOS控制模块250，以及具有多个模块210-i的MTCMOS设计区210。 

从图3可以看出，每个模块210-i可以包括触发器(F/F)211，逻辑电路215，MOS开关217和功能块i219。MOS开关217具有高于逻辑电路215的Vth。F/F 211和逻辑电路215可以连接在电源(VDD)和虚拟地(VGND)之间。MOS开关217可以连接在地电压(GND)和VGND之间。 

响应唤醒事件，状态控制器260可以根据多个受控的单个模块和WAKE_UP信号产生控制信号SC和反向控制信号SCB。在图2所示的特定实施例中，每个模块210-i是单个受控的。因此，控制信号和反向控制信号的数量等于模块的数量n。 

功率管理器220可以产生停止信号STOP，将要输出给状态控制器260的多个时钟信号CLK1-n以及将要输出给模块控制器240的单个模块信号BLOCKiON/OFF，并且可以接收来自状态控制器260的唤醒信号。模块控制器240可以响应BLOCKi ON/OFF将请求信号X_reqi发送到相应模块。一旦模块210-i完成了它的当前操作，相应模块210-i就将响应信号X_acki发送到模块控制器240。接着模块控制器240可以响应从模块接收的X_ack将模块选择信号MT_SELi发送到状态控制器260。状态控制器260基于相应于MT_SELi信号的控制信号提供或关断提供给特定模块210-i的电源电压VDD。 

为了使特定模块210-i禁用，功率管理器220输出STOP到状态控制器260，接着状态控制器260响应来自模块控制器240的MT_SELi将控制信号SCi和SCBi发送到相应模块210-i。当MOS开关217响应SCi关断时，VGND就浮动而且存储在逻辑电路215中的数据就丢失，数据可以在关断MOS开关217之前响应SCBi存储在F/F 211中，即，在SCi信号变为逻辑高电平之前SCB信号变为逻辑低电平。 

为了使特定模块210-i启用，状态控制器260将WAKE-UP输出到功率管理器220并且响应MT_SELi发送SCi和SCBi到模块。存储在F/F 211中的数据可以恢复，即，在SCBi信号变为逻辑高电平之前SCi信号变为逻辑低电平。因此，当只利用某些功能时能够降低MTCMOS系统200的功耗。 

图4中示出了模块控制器240的特定实施例。可以看出，模块控制器240可以包括多个模块选择信号发生器241。每个模块选择信号发生器241可以包括第一AND(与)门242和第二AND门244。第一AND门242可以执行为逻辑高电平的使能信号EN和BLOCK ON/OFF信号的AND运算。AND门244可以执行X_acki和BLOCKi ON/OFF的AND(与)运算。当相应模块启用时AND门242可以将X_reqi输出到相应模块。 

从图5可以看出，当模块被禁用时，BLOCKi ON/OFF变为逻辑高电平，X_reqi变为逻辑高电平，并且时间间隔TD1之后X_acki变为逻辑高电平，响应X_acki而MT_SELi变为高电平，和SCi变为高电平用以关断MOS开关217。当模块启用时，BLOCKi ON/OFF变为逻辑低电平并且时间间隔TD2之后X_reqi，X_acki，MT_SELi，和SCi相继变为逻辑低电平。 

图6示出了状态管理器260的特定实施例。状态控制器260可以包括多个AND门261，263，265，267，281-1到281-n和285-1到285-n，NAND(与非)门269，多个延迟电路271-274和反相器276。 

从功率管理器220输入STOP到MTCMOS【状态】控制器260。第一AND门261接收STOP和具有由第一延迟电路271输出的第一延迟的STOP。具有第一延迟的STOP也输出到第二延迟电路272。第二AND门263接收具有第一延迟的STOP和具有由第二延迟电路272输出的第二延迟的STOP。 

将来自外部的指示唤醒事件(WE)的信号输入到MTCMOS【状态】控制器260。反相器276接收WE并且输出反向WE(IWE)到第三延迟电路273。由第三延迟电路输出的具有第三延迟的IWE被输出到第四延迟电路274。第三AND门265还接收具有第三延迟的IWE和具有由第四延迟电路274输出的第四延迟的IWE。第三AND门265的输出是输出到功率管理器220的WAKE-UP。 

第四AND门267接收具有第三延迟的IWE和第一AND门261的输出。第四AND门267的输出是反向控制信号SCB。NAND门269接收WE和第二AND门263的输出。NAND门269的输出是控制信号SC。 

AND门281-1到281-n分别接收由模块控制器250输出的每个模块的MT_SELi信号和SCB以确定每个模块的SCBi。AND门285-1到285-n分别接收由模块控制器250输出的每个模块的MT_SELi信号和SC以确定每个模块的SCi。 

从图7可以看出，例如，当模块1进入待机模式时，在T1时刻WE为低 而STOP变为高。在T2时刻SCB1变为高而在T3时刻SCi变为低。例如，当模块1启用时，在T5时刻WE变为高，在T6时刻SC1变为高而在T7时刻SCB1变为低。在T8时刻WE和STOP都变为低。 

因此，例如，当模块1被禁用时，利用第一和第二延迟电路271，272出现SCB1和SC1状态改变之间的时间间隔TD3，使得在MOS开关关断之前逻辑块215-1的数据被存储在F/F 211-1中。例如，当模块1启用时，在SC1和SCB1的状态改变之间出现时间间隔TD4，使得MOS开关导通并且存储在F/F211-1中的数据被存储在逻辑块215-1中。 

可以在模块之间设置一对浮动保护电路。如图8所示，第一浮动保护电路FPC1 830可以包括三态缓冲器810和总线保存器820，第二浮动保护电路FPC2 840包括三态缓冲器822和总线保存器812。在FPC1 830中，总线保存器820存储来自模块210-1的在先数据，三态缓冲器810根据控制信号SCB1控制模块210-1和模块210-2之间的电流。在FPC2 840中，总线保存器812存储来自模块210-2的在先数据，三态缓冲器822根据控制信号SCB2控制模块210-2和模块210-1之间的电流。 

因此，每个三态缓冲器接收来自控制电路的反向单个控制信号和相应模块的逻辑电路的输出，并且根据反向单个控制信号将逻辑电路的输出输出到相应总线保存器。当模块1 210-1处于待机模式并且模块2 210-2为启用时，三态缓冲器810处于高阻抗状态，从模块1到模块2的电流通路被切断，数据被存储在总线保存器820中并且防止了因模块1的浮动VGND引起的漏电流。 

图9示出了根据本发明另一实施例的MTCMOS系统900。MTCMOS系统900用MTCMOS控制器电路950替换模块控制器250和状态控制器260，该控制器电路950分别响应从单个模块接收的X_ack产生控制信号SC和SCB，而不利用MT_sel。尤其是，MTCMOS控制电路950响应从功率管理器220输出的特定模块的BLOCK ON/OFF将X-req发送到相应模块。当相应模块完成当前操作时就将X_ack发送到MTCMOS控制电路。MTCMOS控制电路响应X_ack将SC和SCB发送到各个模块，而不是像前面的实施例响应MT_SEL。此外，其操作是相同的。 

因此，根据本发明的MTCMOS系统能够通过单个控制各个模块而降低功耗。如文中所使用的，“模块”可以包括一个以上的功能块。虽然相对硬件实 施方案对本发明的实施例进行了描述，但是本发明的处理可以通过软件实现，例如，通过具有机器可存取介质的制造产品。 

文中公开了本发明的示意性实施例，虽然采用了特定术语，但是只是使用它们并且应该以一般和描述的意义进行解释而不在于限制。因此，本领域技术人员应该理解，在不脱离本发明的权利要求所列的精神和范围之内可以进行各种形式和细节的改变。 

Claims (15)

1.一种控制多个模块的方法，每个模块包括：

具有逻辑晶体管的逻辑电路，和

控制晶体管，控制晶体管连接在逻辑电路和电源线之间，该电源线连接到地和电源之一上，控制晶体管具有高于逻辑晶体管的阈值，该方法包括：

产生用于每个模块的单个模块ON/OFF信号；

响应该单个模块ON/OFF信号产生单个控制信号；

将该单个控制信号提供给控制晶体管；以及

根据该单个控制信号控制提供到在每个模块内逻辑电路的电压，

其中响应唤醒事件提供单个控制信号。

2.如权利要求1所述的方法，还包括：

对于每个模块来说，当模块处于ON状态时，对逻辑电路的输出进行缓冲；以及

根据反向单个控制信号控制缓冲。

3.如权利要求2所述的方法，还包括：

当模块将要变为ON时，相对于单个控制信号延迟反向单个控制信号；以及

当模块将要变为OFF时，相对于反向单个控制信号延迟单个控制信号。

4.如权利要求1所述的方法，还包括：在输出单个控制信号之前，

响应单个模块ON/OFF信号对相应模块发送请求信号；以及

当准备接收单个控制信号时，相应模块发送响应信号。

5.如权利要求4所述的方法，还包括：

根据响应信号产生模块选择信号；以及

根据模块选择信号控制单个控制信号的产生。

6.如权利要求1所述的方法，还包括，当模块处于OFF状态时，防止来自该模块的漏电流影响其它模块。

7.如权利要求6所述的方法，还包括当模块处于OFF状态时，将模块的逻辑电路的输出提供到总线保存器。

8.如权利要求7所述的方法，还包括根据反向单个控制信号控制将逻辑电路的输出提供到总线保存器。

9.一种控制多个模块的系统，所述系统包括：

多个模块，每个模块包括：

具有逻辑晶体管的逻辑电路，和

控制晶体管，控制晶体管连接在逻辑电路和电源线之间，该电源线连接到地和电源之一，控制晶体管具有高于逻辑晶体管的阈值；

功率管理器，用于为每个模块输出单个模块ON/OFF信号；以及

控制电路，用于接收每个模块的单个模块ON/OFF信号，并且将单个控制信号输出到该模块的控制晶体管从而控制提供到逻辑电路的电压，

其中控制电路响应唤醒事件输出单个控制信号，并且

其中在输出单个控制信号之后，控制电路还响应该唤醒事件输出唤醒信号到功率管理器。

10.如权利要求9所述的系统，其中每个模块还包括与逻辑电路并联的缓冲器，控制电路还输出相应的反向单个控制信号到相应的缓冲器。

11.如权利要求10所述的系统，还包括：

第一延迟电路，用于当模块将要变为ON时，相对于单个控制信号延迟反向单个控制信号；以及

第二延迟电路，用于当模块将要变为OFF时，相对于反向单个控制信号延迟单个控制信号。

12.如权利要求9所述的系统，其中在输出单个控制信号之前，控制电路还响应于单个模块ON/OFF信号对相应模块输出请求信号，并且当准备接收该单个控制信号时相应模块发送响应信号。

13.如权利要求12所述的系统，其中控制电路还包括：

模块控制器，接收来自功率管理器的单个模块ON/OFF信号，以对相应模块发送请求信号，接收来自相应模块的响应信号，并且输出模块选择信号；以及

状态控制器，接收该模块选择信号，以根据该模块选择信号输出单个控制信号。

14.如权利要求9所述的系统，还包括与模块关联的浮动保护电路，

其中浮动保护电路包括：

三态缓冲器，接收来自控制电路的反向单个控制信号和相应模块的逻辑电路的输出，并且根据该反向单个控制信号输出该逻辑电路的输出；以及

总线保存器，接收该三态缓冲器的输出。

15.如权利要求9所述的系统，还包括一对设置在相邻模块之间的浮动保护电路，

其中每个浮动保护电路包括：

三态缓冲器，接收来自控制电路的反向单个控制信号和相应模块的逻辑电路的输出，并且根据该反向单个控制信号输出该逻辑电路的输出；以及

总线保持器，接收该三态缓冲器的输出。

Images