CN104620400A - Led封装及其制造方法 - Google Patents

Led封装及其制造方法 Download PDF

Info

Publication number
CN104620400A
CN104620400A CN201280075262.3A CN201280075262A CN104620400A CN 104620400 A CN104620400 A CN 104620400A CN 201280075262 A CN201280075262 A CN 201280075262A CN 104620400 A CN104620400 A CN 104620400A
Authority
CN
China
Prior art keywords
led
led die
substrate
mask
contact electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280075262.3A
Other languages
English (en)
Inventor
A·阿里克谢夫
S·波珀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SFERRUM GmbH
Original Assignee
SFERRUM GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SFERRUM GmbH filed Critical SFERRUM GmbH
Publication of CN104620400A publication Critical patent/CN104620400A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

LED(“发光二极管”)封装(1)包含具有顶侧(9)和底侧(10)的衬底(2)和至少一个LED管芯(4)，所述衬底(2)具有在其底侧(10)上设置的电路(3)，所述至少一个管芯(4)包含呈现用于电气连接的至少两个分开的接触区域(7，8)的底表面(6)。为了实现可以被同时制造的具有机械坚固的电气连接的LED封装(1)，根据本发明，提供一种方法，在所述衬底(2)中至少部分地设置所述至少一个LED管芯(4)，并且通过接触电极(11)将所述至少两个接触区域(7，8)中的至少一个电气连接到所述电路(3)，所述接触电极由导电材料(22)的膜组成。

Description

LED封装及其制造方法
技术领域
本发明涉及LED(“发光二极管”)封装，其包含具有顶侧和底侧的衬底和至少一个LED管芯，该衬底具有在底侧上设置的用于给至少一个LED管芯供电的电路，该至少一个LED管芯包含发光的顶表面和呈现用于电气连接的至少两个分隔的接触区域的底表面，并且该底表面与该衬底底侧面对相同的方向。
此外，本发明涉及用于制造LED(“发光二极管”)封装的方法，该LED(“发光二极管”)封装包含至少一个LED管芯，该至少一个LED管芯具有发光的顶表面和呈现用于电气连接的至少两个分隔的接触区域的底表面。
背景技术
LED(“发光二极管”)封装形成用于制造基于LED的光源的基础，并且包含至少一个LED管芯(或芯片)和衬底，该LED管芯被固定到该衬底并且该衬底通常为透明且导热的。此外，如透镜的光学元件为LED封装的部分。
衬底通常包含电路，该电路用于能使用电源给LED管芯供电。因此，LED管芯必须被电气连接到电路。提供该电气连接的通常方式为使用线结合，即，通常由铝、铜或金制成的线，其一端被焊接到LED管芯的接触区域(阳极或阴极)并且另一端被焊接到电路。如果发光二极管用于指示的目的，整个结构然后被包封在环氧化合物中，其包括用于转换通过LED管芯发出的光的颜色的附加发光材料。
将结合线焊接到LED电极的所在的点在这样的结构中为机械最弱的要素。而且，在每个芯片上单独地使用复杂且昂贵的设备的辅助执行焊接工序。这是耗时的并且成本密集的。
本发明的目的为克服这些局限性。特别地，本发明的目的为提供具有在LED管芯与电路之间的机械坚固的电气连接的LED封装。而且，本发明的目的为提供具有在LED管芯与电路之间的电气连接的LDE封装，该电气连接在批量生产中同时被制造，从而节省时间和成本。最后，本发明的目的也为通过导致最佳散热而提高LED封装的效率。
发明内容
根据本发明，在LED(“发光二极管”)管芯与LED封装的电路之间的机械坚固的电气连接，可以通过由导电材料的膜组成的接触电极而实现。这些接触电极允许批量加工生产，即，同时可以制造基本上所有的电极接触，所述电极接触在每个LED管芯的底表面上的至少两个分隔的接触区域与位于衬底的底侧上的电路之间。
作为用于这种接触电极制造的先决条件，所述LED管芯必须被设置在所述衬底中而不是在所述衬底上。这反过来允许所述LED底表面与所述衬底底侧相对准—理想地，所述LED底表面为平面并且与所述衬底底侧齐平，所述衬底底侧也为平面，优选地-并且可以制造或多或少的平面接触电极。依赖所述LED底表面和所述衬底底侧对准的程度如何，所述接触电极偏离完美地平面形状并且在垂直于所述衬底底侧的方向上呈现特定形状。后者是这种情况，特别地，如果所述LED管芯仅部分地被设置在所述衬底中，并且其底表面略微突出在所述衬底底侧以上。
每个LED管芯从顶表面发射光。取决于如何在所述衬底中设置所述LED管芯，所述发射的光必须通过所述衬底的部分并在衬底顶层处离开所述衬底。在后者的情况下，所述衬底不能是不透明的。除了这个条件之外，当然，也可在所述衬底顶侧上设置电路。
因此，提供一种LED(“发光二极管”)封装，所述LED封装包含具有顶侧和底侧的衬底和至少一个LED管芯，所述衬底具有在其底侧上设置的用于给至少一个LED管芯供电的电路，所述至少一个LED管芯包含发光的顶表面和呈现用于电气连接的至少两个分隔的接触区域的底表面，并且所述底表面与所述衬底底侧面对相同方向，并且根据本发明，在所述衬底中至少部分地设置所述至少一个LED管芯，并且，其中，通过由导电材料的膜组成的接触电极将所述至少两个接触区域的至少一个电气连接到所述电路。
以高度经济的方式制造所述LED封装，如果所述至少一个LED管芯准确地包含两个接触区域，一个为阳极而另一个为阴极，并且通过由导电材料的膜组成的接触电极，将所述至少一个LED管芯的每个接触区域连接到所述电路。在优选的实施例中，所述LED封装的每个LED管芯准确地包含两个接触区域-一个为阳极而另一个为阴极-它们通过接触电极连接到所述电路，每个所述接触电极由导电材料的膜组成。
类似地，提供一种用于制造LED(“发光二极管”)封装的方法，所述LED封装包含至少一个LED管芯，所述至少一个LED管芯具有发光的顶表面和呈现用于电气连接的至少两个分隔的接触区域的底表面，并且根据本发明，所述方法包含下面的步骤：
-在衬底中设置所述至少一个LED管芯，其中所述底表面与衬底底侧面对相同的方向；
-沉积导电材料的膜，因而形成用于将所述至少两个接触区域电气连接到在所述衬底底侧上的电路的接触电极。
以这种方式，同时形成所有接触电极。被对准而与平面衬底底侧齐平的平面LED底表面，即，所述LED底表面与所述衬底底侧共面，对于所述批量生产为有利的。
注意到，在所述衬底底侧上，所述接触电极构成部分电路或甚至所述整个电路。这意味着，与形成所述接触电极同时也形成电路。
通常，即使每个所述LED管芯包含多于两个接触区域，所述方法包含每个LED管芯的仅两个接触区域的所述连接。相应地，根据本发明的所述方法的优选实施例中，提供同时形成用于每个LED管芯的两个接触区域的所述接触电极。
形成一个接触电极的每个膜为连续的，即，导电的。而且，每个膜由几个层组成。在根据本发明的所述LED封装的优选实施例中，提供形成所述各自的接触电极的导电材料的所述膜由诸如铬、铜、铝或镍的金属的单层或多层组成。原则上，具有不同金属的层的所述顺序可以为被任意选择的。
然而，所述导电材料的膜不必为金属的单层或多层。代替地，在根据本发明的所述LED封装的另一优选实施例中，提供形成所述各自的接触电极的所述的导电材料膜由固化导电膏组成，优选地，由干燥导电墨或导电聚合物的干燥溶液组成。
如上文所写，如果所述LED底表面为与所述衬底底侧共面，对于平面的接触电极的所述制造为有利的。实际上，在所述LED底表面与所述衬底底侧之间的不多于5度的倾斜为可容忍的。而且，50μm的对准公差，优选10μm是可接受的，其中沿垂直于所述衬底底侧的方向在所述衬底底侧与所述LED底表面之间测量所述对准公差。相应地，在根据本发明的所述LED封装的优选实施例中，提供所述至少一个LED管芯的所述底表面与所述衬底底侧共面，具有50μm，优选地10μm的对准公差。
可以以不同方式在所述衬底中设置所述LED管芯。例如，在所述衬底的凹陷和孔中均设置LED管芯。因此，“凹陷”构成所述衬底的死端孔，“孔”构成所述衬底的通孔。因而，在根据本发明的所述LED封装的优选实施例中，提供在包含内表面的所述衬底的各自的凹陷中设置所述至少一个LED管芯，或在包含内表面的所述衬底的各自的孔中。通过所述衬底底侧划定所述各自衬底凹陷的所述内表面的界限，通过所述衬底底侧和所述衬底顶侧划定所述各自衬底孔的所述内表面的界限。
为了分别提高热传导和耗散，在根据本发明的所述LED封装的优选实施例中，提供所述衬底的各自孔的所述内表面的部分被涂覆有例如铜的金属。基本上所述各自衬底孔的所述整个内表面，除了所述内表面附着到所述衬底底侧的小缘之外，被涂覆有金属，为了阻止电气短路。提高的热耗散改进所述LED封装的所述效率。而且，所述衬底顶侧也可为金属涂覆的，为了进一步分别提高热传导和耗散以及LED封装效率。
为了在其各自衬底凹陷或孔中固定每个LED管芯，使用化合物填充在每个LED管芯与所述各自的衬底凹陷或孔的所述内表面之间的体积。因此，在根据本发明的所述LED封装的优选实施例中，提供通过化合物在所述各自凹陷或所述各自孔中固定所述至少一个LED管芯，所述化合物被定位在所述至少一个LED管芯与所述内表面之间，所述化合物为诸如丙烯酸酯、硅氧烷或环氧树脂(epoxy)的聚合物化合物。当然，所述化合物也可为若干材料的混合物。例如，诸如硅氧烷的所述化合物包含发光材料(荧光粉)，以便转换通过所述LED管芯发出的所述光的所述颜色。至少在这种情况下，所述化合物必须为透明的，即，所述化合物不能是不透明的。
在各自衬底孔中设置所述LED管芯的情况下，所述(透明)化合物可以进一步被用作光学元件。特别地，通过所述化合物形成凸或凹透镜，从所述LED顶表面发射的所述光必须通过所述透镜。因此，在根据本发明的所述LED封装的优选实施例中，提供所述化合物具有与所述LED管芯的所述顶表面面对相同方向的边界表面，并且所述边界表面被通过所述各自孔的所述内表面划定界限，其中所述边界表面具有相对于所述顶表面的凸形或凹形形状。
原则上，所述衬底可以由广泛范围的材料构成，特别由用于印刷电路板(PCB)的所述制造的已知的材料，例如，具有或不具有铜芯的玻璃环氧树脂、陶瓷、具有抗火的或固化的化合物的环氧树脂结合剂的编织(woven)玻璃纤维布。使用PCB作为衬底提供LED封装的高度经济性制造。因此，在根据本发明的所述LED封装的优选实施例中，提供所述衬底由与已知的印刷电路板的相同材料制成，例如，由铝或玻璃增强环氧树脂层压板制成。
如上文所述，所述衬底由化合物制成。在这种情况下，所述LED管芯嵌在所述衬底中。因此，在根据本发明的所述LED封装的优选实施例中，提供所述至少一个LED管芯嵌在所述衬底中，其中所述衬底由化合物制成，所述化合物为像丙烯酸酯、硅氧烷或环氧树脂的聚合物化合物。当然，所述化合物也可为几种材料的混合物，如上文所述。
为了实现LED管芯嵌在所述衬底中，在根据本发明的所述方法的优选实施例中，提供在所述衬底中的所述至少一个LED管芯的设置，所述设置包含下面的步骤：
-在平坦辅助支撑上固定所述至少一个LED管芯，其中所述底表面面对所述辅助支撑；
-通过化合物围绕所述至少一个LED管芯，其中所述化合物被限制在固定在所述辅助支撑上的辅助架之内；
-固化所述化合物，从而形成具有至少一个嵌入的LED管芯的所述衬底。在那之后，从所述辅助支撑去除具有所述至少一个嵌入的LED管芯的所述衬底。
当用化合物围绕所述LED管芯时，避免形成气泡是重要的。为了去除气泡，施加真空脱气。
取决于所述化合物，以不同方式可以触发固化，例如，通过施加热或通过暴露到UV光。
用于制造根据本发明的LED封装的如上文提及的所述方法涉及导电材料的膜的沉积，从而形成所述接触电极。反过来，所述接触电极常常构成部分或甚至整个电路。可以用不同方式进行所述导电材料的膜的沉积。在根据本发明的所述方法的优选实施例中，提供所述导电材料的膜的所述沉积包含下面的步骤：
-将掩模与所述至少两个接触区域相对准，所述掩模具有对应于要形成的所述接触电极的所述形状的开口；
-通过所述掩模开口，蒸发诸如铬、铜、铝或镍的金属的单层或多层。
以这种方式，同时形成用于所有LED管芯的所述接触电极(优选地，每个LED管芯具有两个接触电极)。所述掩模开口对应于所述接触电极的所述平面或二维形状，并且类似于要被形成的所述接触电极的直接图像。沿垂直于所述衬底底侧的方向测量，通过沉积的所述材料的量来确定所述衬底电极的所述厚度。
原则上，具有不同金属的所述层的顺序可以为任意选择的，包括周期性的和交替的顺序。
优选使用至少一个热蒸发器和/或至少一个磁控溅射源极和/或至少一个电弧蒸发器来进行所述金属层的所述蒸发，其中在真空室中执行所述蒸发。后者典型地暗示具有大约10^-6毫巴或以下的典型的压力的高真空条件。
相似地，通过首先蒸发金属层且连续地施加光刻可以进行导电材料的膜的所述沉积，用于形成所述接触电极。相应地，在根据本发明的所述方法的优选实施例中，提供所述导电材料的膜的所述沉积包含下面的步骤：
-将诸如铬、铜、铝或镍的金属的单层或多层蒸发到所述至少一个LED管芯的整个底表面和所述衬底底侧上；
-用光致抗蚀剂涂覆所述金属层；
-将掩模与所述至少两个接触区域相对准，所述掩模具有对应于要被形成的所述接触电极的所述形状的开口；
-通过所述掩模开口暴露所述光致抗蚀剂；
-去除所述掩模；
-显影所述光致抗蚀剂；
-蚀刻未被光致抗蚀剂覆盖的所述金属层的部分；
同样以这种方式，同时形成用于所有LED管芯的所述接触电极(优选地，每个LED管芯具有两个接触电极)。所述掩模开口对应所述接触电极的所述平面或二维形状，其中所述掩模开口的准确实施例取决于是否使用正性或负性光致抗蚀剂。
在正性光致抗蚀剂的情况下，其暴露区域被通过显影剂溶解，并且因此在所述显影工艺中洗掉。因此，所述正性光致抗蚀剂被保留并在其未暴露的区域中保护所述底层的金属层不受连续蚀刻的损害。因此，在正性光致抗蚀剂的情况下，“具有对应于要被形成的所述接触电极的所述形状的开口”意味着所述掩模开口类似于要被形成的所述接触电极的负性图像。
在负性光致抗蚀剂下，其未暴露的区域被通过显影剂溶解，并且因此在所述显影工艺中被洗掉。因此，所述负光致抗蚀剂被保留并保护在其暴露的区域中的所述底层的金属层不受连续蚀刻的损害。因此，在负性光致抗蚀剂的情况下，“具有对应于要被形成的所述接触电极的所述形状的开口”意味着所述掩模开口类似于要被形成的所述接触电极的直接图像。
沿垂直到所述衬底底侧的方向测量，通过所述沉积的材料的量再次确定所述接触电极的所述厚度。
另外，具有不同金属的所述层的顺序可以大部分地被任意选择，包括周期性的和交替的顺序。
优选使用至少一个热蒸发器和/或至少一个磁控溅射源极和/或至少一个电弧蒸发器进行所述金属层的所述蒸发，其中在真空室中执行所述蒸发。后者典型地暗示具有大约10^-6毫巴或以下的典型的压力的高真空条件。
为了提供基本上相对于彼此为共面的接触电极，施加介电层用于平面化。在此介电层中，例如，由聚(对-亚二甲苯基(p-xylylene))聚合物制成，还被已知为商品名聚对二甲苯，形成开口。这些开口优选类似于要被形成的所述接触电极的所述平面形状的直接图像，并且相应地与所述接触区域对准。金属被通过这些开口蒸发并且到所述介电层上，从而在所述介电层开口中、在所述介电层中以及在其之间形成连续的金属的膜。在最后步骤中，在不属于所述接触电极和/或所述电路和共面的接触电极和/或电路剩下的区域中，从所述介电层去除所述金属。例如，通过光刻进行所述最后步骤。注意在原则上，也有可能对每个LED形成一个大开口，覆盖所述各自LED管芯的所述阴极和阳极并对与其齐。在所述金属的蒸发后，为了避免短路，不仅从不属于所述接触电极和/或电路的区域中的所述介电层去除所述金属，而且还从在所述阴极和阳极(所述接触区域)之间的所述区域去除所述金属。因此，在根据本发明的所述方法的另一优选实施例中，提供导所述电材料的膜的所述沉积，包含下面的步骤：
-使用电气隔离、平面介电层(优选地由聚(对-亚二甲苯基)聚合物或聚酰亚胺制成)涂覆所述至少一个LED管芯的所述整个底表面和所述衬底底侧；
-在所述介电层中形成至少一个开口-优选地通过等离子体蚀刻、激光消融或光刻-其中所述至少一个开口被与所述至少两个接触区域相对准；
-将诸如铬、铜、铝或镍的金属的单层或多层蒸发到所述介电层上并通过所述介电层的所述至少一个开口；
-从不属于所述接触电极和/或电路的区域，优选地通过光刻，去除所述金属层。
同样以这种方式，可以同时形成用于所有LED管芯的所述接触电极(优选地，每个LED管芯具有两个接触电极)。
而且，具有不同金属的所述层的顺序可以大部分地被任意选择，包括周期性的和交替的顺序。
为了避免真空室的使用，在根据本发明的所述方法的另一优选实施例中，提供所述导电材料的膜的所述沉积，包含下面的步骤：
-将掩模与所述至少两个接触区域相对准，所述掩模具有对应于要被形成的所述接触电极的所述形状的开口；
-通过所述掩模开口，优选地，通过使用刮刀，施加导电膏；
-去除所述掩模；
-固化所述导电膏。
同样以这种方式，可以同时形成用于所有LED管芯的所述接触电极(优选地，每个LED管芯具有两个接触电极)。所述掩模开口对应于所述接触电极的所述平面或二维形状，并且类似于要被形成的所述接触电极的直接图像。沿垂直于所述衬底底侧的方向测量，通过所述沉积的材料的量来确定所述接触电极的所述厚度。
取决于所述导电膏组分，可以用不同方式进行固化，并且典型地涉及所述膏的聚合，例如，假使所述导电膏为填充有诸如银粉的小导电颗粒的聚合物溶液。
假使使用光敏导电膏，涉及类似于光刻的进一步步骤。因此，在根据本发明的所述方法的另一优选实施例中，提供所述导电材料的膜的所述沉积，包含下面的步骤：
-将光敏导电膏施加到所述至少一个LED管芯的整个底表面和所述衬底底侧上；
-将掩模与所述至少两个接触区域相对准，所述掩模具有对应于要被形成的所述接触电极的所述形状的开口；
-通过所述掩模开口暴露所述光敏导电膏；
-去除所述掩模；
-去除未固化的光敏导电膏。
同样以这种方式，可以同时形成用于所有LED管芯的所述接触电极(优选地，每个LED管芯具有两个接触电极)。所述掩模开口对应于所述接触电极的所述平面或二维形状。类似于光刻，存在表现为类似于负性光致抗蚀剂或类似于正性光致抗蚀剂的导电膏。这意味着取决于所述导电膏的，到UV光的暴露可以触发或阻止所述导电膏的固化。因此，所述掩模开口必须类似于要被形成的所述接触电极的直接或负性图像。
使用合适的溶剂去除未固化的光敏膏，例如，诸如碳酸钠(Na2CO3)溶液的碱性溶液。
沿垂直于所述衬底底侧的方向测量，通过所述沉积的材料的量来确定所述衬底电极的所述厚度。
附图说明
将参考优选的实施例更详细的解释本发明，其中：
图1示出根据本发明的LED封装的截面图，其中在衬底的凹陷中设置有LED管芯；
图2示出根据本发明的LED封装的截面图，其中在衬底的孔中设置有LED管芯；
图3示出根据本发明的LED封装的截面图，其中LED管芯嵌于在衬底中；
图4示出具有连接到基本上平面的接触电极的接触区域的LED管芯的顶视图；
图5示出具有连接到基本上平面的接触电极的接触区域的LED管芯的三维视图；
图6示出在基本上平面的接触电极的制造中使用的掩模的顶视图；
图7示出具有与使用图6中的掩模制造的基本上平面的接触电极相连接的九个LED管芯的LED封装的顶视图；
图8示出在基本上平面的接触电极的光刻制造工艺中的步骤期间的LED封装的截面图；
图9示出具有光刻制造的基本上平面的接触电极的LED封装的截面图；
图10示出包含具有金属涂覆的内表面的孔的衬底的截面图；
图11示出在基本上平面的接触电极的制造工艺中的步骤期间的LED封装的截面图，其中通过掩模施加导电膏；
图12示出在具有嵌入的LED管芯的衬底的制造工艺中的步骤期间的LED封装的截面图；
图13示出根据现有技术用于指示目的的低功耗LED的截面图，其中结合线用作在LED电极与电路之间的电气连接；
图14示出具有覆盖LED底表面和衬底底侧的介电层的LED封装的截面图；
图15示出在基本上平面的接触电极的制造工艺中的步骤期间的LED封装的截面图，其中通过掩模将光敏导电膏暴露到UV光。
具体实施方式
图13示出根据现有技术用于指示目的的低功耗LED(“发光二极管”)封装1的截面图。LED封装1包含具有阳极7与阴极8的LED管芯4，阳极7与阴极8被通过线结合31的方式而连接到电路。在衬底2上设置LED管芯4，其与线结合31与电路3的部分一起包封在环氧壳32中。将线结合31连接到阳极7和阴极8为很难分批进行的过程，并且因此经济不利。而且，线结合31构成机械弱点。
为了克服这些限制，本发明提供在图1中的截面图示出的优选实施例的LED封装1。在衬底2中设置LED管芯4，更精确地在衬底2的凹陷14中，其中凹陷14为在衬底2的平面底侧10中的死端(dead-end)孔。例如，可以使用激光消融或等离子蚀刻制造凹陷14。而且，在底侧10上设置用于给LED管芯4供电的电路3，从而覆盖衬底底侧10的部分13。
LED管芯4包含平面底表面6，其以这样的方式与衬底2的底侧10对准，使得LED底表面6与衬底底侧10为共面的。从而，在LED底表面6与衬底底侧10之间的角度公差和平移位移的公差(tolerance)是可接受的-典型地不多于5度并且不多于50μm，优选地不多于10μm。在其底表面6上，LED管芯4包含用于电气连接的作为分开的接触区域的阳极7和阴极8。
LED管芯4进一步包含平面顶表面5，如果LED管芯4被适当地供电，光从该平面顶表面发射。在各自的凹陷14中设置LED管芯4，以便其顶表面5与衬底顶侧9面对相同方向。
通过化合物19的方式，在各自的凹陷14中固定LED管芯4，化合物19填充在各自的凹陷14的内表面16与LED管芯4之间的体积。仅通过衬底底侧10划定内表面16的界限。
由于从LED顶表面5发射的光必须通过化合物19和衬底2的部分(光在衬底顶侧9处离开)，化合物19和衬底2均必须对于光为透明的-至少在特定的程度上。化合物19由诸如丙烯酸酯(acrylate)、硅氧烷或环氧树脂的聚合物化合物构成，并且附加地包含用于转换光颜色的发光材料(荧光粉)。
通过接触电极11，将阳极7和阴极8连接到电路3，该接触电极11由导电材料22的膜(参见图4)制成，其分别覆盖接触区域的部分12和阳极7/阴极8。因此，接触电极11为基本上平面的。为了更好的说明，图4示出LED管芯4的顶视图，并且图5示出LED管芯4的三维视图，该LED管芯4具有连接到基本上平面的接触电极11的阳极7和阴极8。注意，形成接触电极11的导电材料22的膜也形成电路3的部分或甚至整个电路3。
注意，在图1中仅示出具有一个LED管芯4的开口(cut-out)，但是当然，许多LED管芯4可以并且通常将在衬底2中被设置，参见图7。
在备选实施例中，在衬底2的各自孔15中设置管芯4，其中该孔15为通过衬底2的通孔。例如，可以使用激光切割或蚀刻可以制造孔15。图2示出这样实例的开口。通过化合物19，在孔15中固定LED管芯4，化合物19填充在各自的孔15的内表面18与LED管芯4之间的体积。通过衬底底侧10和衬底顶侧9划定内表面18的界限。
在这种情况下，在衬底2的各自孔15中设置LED管芯4，该衬底2为不透明的。特别地，在这种情况下，为了节省成本，衬底2可以由用在印刷电路板(PCB)的制造中的材料制成，优选地，铝或玻璃增强环氧树脂层压板。
为了分别提高热传导和耗散，将金属涂层28施加到内表面18的部分36。为了阻止电气短路，部分36基本上包含各自衬底孔15的整个内表面18，除了其中内表面18附着到衬底底侧10的小缘之外，以便防止电气短路，参见图10。提高热耗散改进所述LED封装1的效率。而且，为了进一步分别提高热传导和耗散以及LED封装效率，在衬底顶侧9上的部分17为金属涂层，如图10所示。
在图2中所示的情况下，从LED顶表面5发射的光必须仅通过化合物19并在化合物19的边界表面33处离开化合物19，该边界表面33位于衬底顶侧9处。通过成形边界表面33，化合物19可以为功能化的作为光学元件。在如图2所示的实施例中，边界表面33具有相对于LED顶表面5的凸形，实现用于从LED顶表面5发射的光的凸透镜26。可以同样采用边界表面33的其它曲率和形状，例如，相对于LED顶表面5的凹形(未示出)，该凹形用于实现用于从LED顶表面5发射的光的凹透镜。当然，也有可能，放弃具有透镜26并且保持平坦的边界表面33，参见图11。
图3示出另一实施例的切口，其中LED管芯4嵌于-并且因此被设置-在衬底2中。在示出的实例中，整个衬底2由化合物19制成，在衬底2中固定LED管芯4。当然，在这种情况下，也有可能，为了实现具有特定曲率的边界表面33并且因此的特定光学元件或透镜(未示出)，给出在LED顶表面5的区域中的衬底顶侧9的特定形状。
图12示出如何制造具有嵌在衬底2中的LED管芯4的LED封装1。首先，在平坦辅助支撑27上固定LED管芯4，其中LED底表面6面对辅助支撑27。然后，在辅助支撑27上设置辅助架30，辅助架30对于化合物19为不渗透的。因此，辅助架30围绕LED封装1的所有LED管芯4，并且划定衬底2的横向尺寸。在下一步骤中，在LED管芯4之间填充化合物19，以便通过化合物19围绕所有LED管芯4。在示出的实例(图12)中，也通过化合物19覆盖LED顶表面5。当通过化合物19围绕LED管芯4时，避免形成气泡是重要的。为了去除气泡，施加真空脱气(未示出)。
在辅助架30可以被去除和具有嵌入的LED管芯4的衬底2可以被剥离辅助支撑27之前，化合物19必须被固化。取决于化合物材料，可以以不同方式进行固化，例如，通过施加热或通过暴露到UV光。
制造具有嵌在衬底2中的LED管芯4的LED封装1的这种方式允许这样的LED底表面6，其与衬底底侧10完美地共面。后者促进用于形成接触电极11的导电材料22的膜的沉积。
可以以不同方式进行导电材料22的膜的沉积。一种方式为通过掩模20的开口21蒸发金属。掩模20需要与LED管芯4的各自的接触区域与阳极7/阴极8对准。掩模20开口21对应于要形成的接触电极11的横向形状。在图6中示出的实例中，掩模开口21不仅类似于接触电极11的直接图像，而且类似于电路3的直接图像。因此，当通过掩模开口21蒸发金属时，不仅形成用于LED封装1的所有LED管芯4的接触电极11，而且同时形成电路3，参见图7。
掩模20典型地由具有几十微米的厚度(例如，50μm)的不锈钢板组成。例如，可以使用激光切割制造掩模开口21。
通过蒸发工艺，可以沉积诸如铬、铜、铝或镍的金属的单层23或多层。原则上，具有不同金属的层的顺序可以为被任意选择，包括周期性的和交替的顺序。
优选使用至少一个热蒸发器和/或至少一个磁控溅射源极和/或至少一个电弧蒸发器来进行金属层23的蒸发，其中在真空室(未示出)中执行蒸发。后者典型地暗示具有大约10^-6毫巴或以下的典型的压力的高真空条件。
相似地，通过首先蒸发金属层23并且连续地施加光刻可以完成导电材料22的膜的沉积，光刻包括接触和投影光刻-用于分别形成接触电极11和电路3的部分或整个电路3。图8示出具有LED管芯4的LED封装1的切口，在基于接触光刻的示例性光刻工艺的步骤期间，在各自凹陷14中设置该LED管芯4。在这种情况下，金属层23或金属多层(如上文详细描述)已经被蒸发到整个衬底底侧10和整个LED底表面6上。然后，用光致抗蚀剂24涂覆整个金属层23。然后，具有掩模开口21的掩模20与LED管芯4的阳极7/阴极8对准。然后，使用UV光，通过掩模开口21暴露光致抗蚀剂24。
取决于正性或负性光致抗蚀剂24是否被使用，形成类似接触电极11以及电路3的负性或直接图像的掩模开口21。在图8示出的实例中，使用负性光致抗蚀剂，其中未暴露的区域被显影剂溶解，并且因此在连续地显影工艺中被洗掉。因此，形成类似接触电极11和电路3的直接图像的在图8中的掩模开口21。光致抗蚀剂24的暴露区域在显影工艺中被保留，并且保护下面的金属层23不受连续的蚀刻工艺的损害。最后，接触电极11和电路3如图9所示的那样而留下。
为了提供相对于彼此为基本上共面的接触电极，可以施加介电层34用于平面化，参见图14。在该介电层34中，例如，由聚(对-亚二甲苯基(p-xylylene))聚合物制成，还被已知为商品名聚对二甲苯，形成开口35。这些开口35类似于要被形成的接触电极11的平面形状的直接图像，并且相应地与LED管芯4的各自的接触区域和阳极7/阴极8对准。金属被通过这些介电层开口35蒸发到介电层34上，从而，分别地在介电层开口35中、在介电层34中以及在其之间形成连续的导电材料22的膜和金属层23。在最后步骤中，在不属于接触电极11和/或电路3以及共面的接触电极11和/或在介电层34上剩下的电路3的区域中，从介质层34去除金属层23，参见图14。如上文所述，通过光刻使用掩模20执行该最后步骤。
没有使用真空室的必要性，同样进行导电材料22的膜的沉积。这通过使用导电膏25作为导电材料22能够达到，参见图11。在这样的情况下，掩模20(具有类似于要被形成的接触电极11和电路3的各自的直接图像的掩模开口21)与管芯4的阳极7和阴极8对准，并且被分别放置到衬底底侧10和LED底表面6上。然后，简单地通过使用刮刀29施加导电膏25。在图11的开口中示出在掩模20之上如何移动刮刀29，以便通过掩模开口21施加导电膏25并且去除过量的导电膏25。箭头表明刮刀29的移动的方向。
在施加导电膏25之后，去除掩模20并且固化剩余的导电膏25。取决于导电膏组分，固化可以被以不同方式而进行，并且典型地涉及膏的聚合。例如，导电膏25为填充有小导电颗粒(例如，银粉)的聚合物溶液。在这种情况下，通过温度，或对于特定类型的膏，随着时间推移通过溶剂的蒸发，可以典型地触发聚合。
如果使用光敏导电膏，涉及类似于光刻的进一步步骤，如结合上文所述的图8。代替于金属层23，将光敏导电膏25施加到整个衬底底侧10和LED底表面6。在这样的情况下，不需要光致抗蚀剂24。代替地，掩模20与LED管芯4的阳极7和阴极8对准，掩模20直接在光敏导电膏25的上方。
类似于光刻，存在这样的导电膏25，其表现与负性光致抗蚀剂24或正性光致抗蚀剂24相类似。这意味着取决于导电膏25的特定类型，到UV光的暴露可以触发或阻止导电膏25的固化。在前一种情况下，使用具有类似于要被形成的接触电极11和电路3的各自的直接图像的开口21的掩模20。在下文中，“负性”光敏导电膏25被暴露到UV光，并且固化光敏导电膏25的暴露的区域。然后，去除掩模20并且使用适当的溶剂洗掉未暴露的光敏导电膏25，例如，诸如碳酸钠(Na2CO3)溶液的碱性溶液。
如果采用“正性”导电膏25，使用具有类似于接触电极11和电路3的各自的负性图像的开口21的掩模20，像图15中所示的。在下文中，“正性”光敏导电膏25被暴露到UV光，并且仅仅固化光敏导电膏25的未暴露的区域。然后，去除掩模20并且使用适当的溶剂洗掉暴露的光敏导电膏25，例如，诸如碳酸钠(Na2CO3)溶液的碱性溶液。
附图标记列表
1 LED 封装
2 衬底
3 电路
4 LED 管芯
5 LED 顶表面
6 LED 底表面
7 阳极
8 阴极
9 衬底顶侧
10 衬底底侧
11 接触电极
12 接触区域的部分
13 衬底底侧的部分
14 在衬底中的凹陷
15 在衬底中的孔
16 凹陷的内表面
17 在衬底顶侧的涂覆的部分
18 孔的内表面
19 化合物
20 掩模
21 掩模开口
22 导电材料
23 金属层
24 光致抗蚀剂
25 导电膏
26 透镜
27 辅助支撑
28 金属涂层
29 刮刀
30 辅助架
31 线结合
32 环氧树脂壳
33 化合物的边界表面
34 介电层
35 介电层开口
36 在孔的内表面上的涂覆的部分

Claims (18)

1.一种LED(“发光二级管”)封装(1)，所述LED封装包含：具有顶侧(9)和底侧(10)的衬底(2)和至少一个LED管芯(4)，所述衬底(2)具有在其底侧(10)上设置的电路(3)，所述电路用于给所述至少一个LED管芯(4)供电，所述至少一个管芯(4)包含发光的顶表面(5)和呈现用于电气连接的至少两个分开的接触区域(7，8)的底表面(6)，并且所述底表面(6)与所述衬底底侧(10)面对相同方向，其特征在于，所述至少一个LED管芯(4)被至少部分地设置在所述衬底(2)中，并且在于，通过由导电材料(22)的膜组成的接触电极(11)，所述至少两个接触区域(7，8)中的至少一个被电气连接到所述电路(3)。
2.根据权利要求1所述的LED封装(1)，其特征在于，形成各自的接触电极(11)的所述导电材料(22)的膜由诸如铬、铜、铝或镍的金属的单层或多层组成。
3.根据权利要求1所述的LED封装(1)，其特征在于，形成所述各自的接触电极(11)的所述导电材料(22)的膜由固化的导电膏(25)组成，优选由干燥导电墨或导电聚合物的干燥溶液组成。
4.在根据权利要求1到3中任一项所述的LED封装(1)，其特征在于，所述至少一个LED管芯(4)的所述底表面(6)与所述衬底底侧(10)共面，其中对准公差为50μm，优选为10μm。
5.根据权利要求1到4中任一项所述的LED封装(1)，其特征在于，所述至少一个LED管芯(4)被设置在包含内表面(16)的所述衬底(2)的各自的凹陷(14)中，或被设置在包含内表面(18)的所述衬底(2)的各自的孔(15)中。
6.根据权利要求5所述的LED封装(1)，其特征在于，所述衬底(2)的所述各自的孔(15)的所述内表面(18)的部分(36)被涂覆有金属(28)，例如铜。
7.根据权利要求5到6中任一项所述的LED封装(1)，其特征在于，所述至少一个LED管芯(4)被通过化合物(19)而固定在所述各自的凹陷(14)中或在所述各自的孔(15)中，所述化合物(19)被定位在所述至少一个LED管芯(4)与所述内表面(16，18)之间，所述化合物(19)为诸如丙烯酸酯、硅氧烷或环氧树脂的聚合物化合物。
8.根据权利要求7所述的LED封装(1)，其特征在于，所述化合物(19)具有与所述LED管芯(4)的所述顶表面(5)面对相同方向的边界表面(33)，并且通过所述各自的孔(15)的所述内表面(18)而划定界限，其中所述边界表面(33)具有相对于所述顶表面(5)的凸形或凹形形状。
9.根据权利要求7到14中任一项所述的LED封装(1)，其特征在于，所述衬底(2)由与已知的印刷电路板相同的材料制成，例如，铝或玻璃增强环氧树脂层压板。
10.根据权利要求1到4中任一项所述的LED封装(1)，其特征在于，所述至少一个LED管芯(4)嵌在所述衬底(2)中，其中所述衬底(2)由化合物(19)制成，所述化合物(19)为诸丙烯酸酯、硅氧烷或环氧树脂的聚合物化合物。
11.一种用于制造LED(“发光二极管”)封装(1)的方法，所述LED封装(1)包含至少一个LED管芯(4)，所述至少一个LED管芯(4)具有发光的顶表面(5)和呈现用于电气连接的至少两个分隔的接触区域(7，8)的底表面(6)，其特征在于，所述方法包含下面的步骤：
-在衬底(2)中设置所述至少一个LED管芯(4)，其中所述底表面(6)与衬底底侧(10)面对相同方向；
-沉积导电材料(22)的膜，由此形成用于将所述至少两个接触区域(7，8)电气连接到在所述衬底底侧(10)上的电路(3)的接触电极(11)。
12.根据权利要求11所述的方法，其特征在于，同时形成用于每个LED管芯(4)的两个接触区域(7，8)的所述接触电极(11)。
13.根据权利要求11到12中任一项所述的方法，其特征在于，所述导电材料(22)的膜的所述沉积包含下面的步骤：
-将掩模(20)与所述至少两个接触区域(7，8)相对准，所述掩模(20)具有对应于要被形成的所述接触电极(11)的所述形状的开口(21)；
-通过所述掩模开口(21)，蒸发诸如铬、铜、铝或镍的金属的单层或多层。
14.根据权利要求11到12中任一项所述的方法，其特征在于，所述导电材料(22)的膜的所述沉积包含下面的步骤：
-将诸如铬、铜、铝或镍的金属的单层(23)或多层蒸发到所述至少一个LED管芯(4)的所述整个底表面(6)和所述衬底底侧(10)上；
-用光致抗蚀剂(24)涂覆所述金属层(23)；
-将掩模(20)与所述至少两个接触区域(7，8)相对准，所述掩模(20)具有对应于要被形成的所述接触电极(11)的所述形状的开口(21)；
-通过所述掩模开口(21)，暴露所述光致抗蚀剂(24)；
-去除所述掩模(20)；
-显影所述光致抗蚀剂(24)；
-刻蚀未被光致抗蚀剂(24)覆盖的所述金属层(23)的部分。
15.根据权利要求11到12中任一项所述的方法，其特征在于，所述导电材料(22)的膜的所述沉积包含下面的步骤：
-将掩模(20)与所述至少两个接触区域(7，8)相对准，所述掩模(20)具有对应于要被形成的所述接触电极(11)的所述形状的开口(21)；
-通过所述掩模开口(21)，优选地通过使用刮刀(29)，施加导电膏(25)；
-去除所述掩模(20)；
-固化所述导电膏(25)。
16.根据权利要求11到12中任一项所述的方法，其特征在于，所述导电材料(22)的膜的所述沉积包含下面的步骤：
-将光敏导电膏(25)施加到所述至少一个LED管芯(4)的所述整个底表面(6)和所述衬底底侧(10)上，；
-将掩模(20)与所述至少两个接触区域(7，8)相对准，所述掩模(20)具有对应于要被形成的所述接触电极(11)的所述形状的开口(21)；
-通过所述掩模开口(21)，暴露所述光敏导电膏(25)；
-去除所述掩模(20)；
-去除未固化的光敏导电膏(25)。
17.根据权利要求11到12中任一项所述的方法，其特征在于，所述导电材料(22)的膜的所述沉积包含下面的步骤：
-用电气隔离、平面的介电层(34)，涂覆所述至少一个LED管芯(4)的所述整个底表面(6)和所述衬底底侧(10)，所述介电层优选地由聚(对-亚二甲苯基)聚合物或聚酰亚胺制成，；
-在所述介电层(34)中形成至少一个开口(35)-优选地通过等离子体蚀刻、激光消融或光刻-其中所述至少一个开口(35)被与所述至少两个接触区域(7，8)相对准；
-将诸如铬、铜、铝或镍的金属的单层(23)或多层蒸发到所述介电层(34)上，并通过所述介电层(34)的所述至少一个开口(35)；
-从不属于所述接触电极(11)和/或电路(3)的区域，优选地通过光刻，去除所述金属层(23)。
18.根据权利要求11到17中任一项所述的方法，其特征在于，在所述衬底(2)中设置所述至少一个LED管芯(4)包含下面的步骤：
-在平坦辅助支撑(27)上固定所述至少一个LED管芯(4)，其中所述底表面(6)面对所述辅助支撑(27)；
-用化合物(19)围绕所述至少一个LED管芯(4)，其中所述化合物(19)被限制在固定在所述辅助支撑(27)上的辅助架(30)之内；
-固化所述化合物(19)，从而形成具有至少一个嵌入的LED管芯(4)的所述衬底(2)。
CN201280075262.3A 2012-06-15 2012-06-15 Led封装及其制造方法 Pending CN104620400A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2012/061442 WO2013185836A1 (en) 2012-06-15 2012-06-15 Led package and method for producing the same

Publications (1)

Publication Number Publication Date
CN104620400A true CN104620400A (zh) 2015-05-13

Family

ID=46513703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280075262.3A Pending CN104620400A (zh) 2012-06-15 2012-06-15 Led封装及其制造方法

Country Status (5)

Country Link
US (1) US20150155441A1 (zh)
EP (1) EP2862207A1 (zh)
CN (1) CN104620400A (zh)
TW (1) TW201414015A (zh)
WO (1) WO2013185836A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107578703A (zh) * 2016-07-04 2018-01-12 株式会社日本显示器 显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698308B2 (en) * 2014-06-18 2017-07-04 X-Celeprint Limited Micro assembled LED displays and lighting elements
WO2016128509A1 (en) * 2015-02-12 2016-08-18 Philips Lighting Holding B.V. Lighting module and lighting device comprising the lighting module
US10118547B2 (en) 2015-11-13 2018-11-06 The Boeing Company Embedded lighting features for lighting panels
KR101847100B1 (ko) * 2017-01-02 2018-04-09 박승환 Uv 임프린팅 기술을 이용한 투명 발광장치 제조 방법 및 그에 따라 제조되는 투명 발광장치
TWI778103B (zh) * 2017-07-21 2022-09-21 大陸商蘇州樂琻半導體有限公司 發光裝置封裝
WO2020022808A1 (ko) * 2018-07-25 2020-01-30 주식회사 제이마이크로 투명 발광 디스플레이 필름, 이의 제조 방법, 및 이를 사용한 투명 발광 사이니지
CN113228315A (zh) 2018-12-27 2021-08-06 电化株式会社 荧光体基板、发光基板以及照明装置
JP7457657B2 (ja) 2018-12-27 2024-03-28 デンカ株式会社 発光基板及び照明装置
US12040436B2 (en) 2018-12-27 2024-07-16 Denka Company Limited Phosphor substrate, light emitting substrate, and lighting device
US12027652B2 (en) 2018-12-27 2024-07-02 Denka Company Limited Phosphor substrate, light emitting substrate, and lighting device
US12107196B2 (en) * 2018-12-27 2024-10-01 Denka Company Limited Phosphor substrate, light emitting substrate, and lighting device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4009817B2 (ja) * 2001-10-24 2007-11-21 セイコーエプソン株式会社 発光装置および電子機器
US20060124953A1 (en) * 2004-12-14 2006-06-15 Negley Gerald H Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
KR101283282B1 (ko) * 2007-07-25 2013-07-11 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
WO2009095860A1 (en) * 2008-01-29 2009-08-06 Nxp B.V. Lighting unit with temperature compensation
TWI411091B (zh) * 2008-10-13 2013-10-01 Walsin Lihwa Corp 發光二極體封裝結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107578703A (zh) * 2016-07-04 2018-01-12 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
EP2862207A1 (en) 2015-04-22
TW201414015A (zh) 2014-04-01
WO2013185836A1 (en) 2013-12-19
US20150155441A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
CN104620400A (zh) Led封装及其制造方法
CN103579265B (zh) 具有液晶透镜的集成图像传感器封装
US7621654B2 (en) LED mounting module, LED module, manufacturing method of LED mounting module, and manufacturing method of LED module
CN110970456B (zh) 一种Micro-LED芯片及其制备方法、显示装置
US20070182307A1 (en) Light emitting apparatus and manufacturing method therefor
JP2008109141A (ja) 転写回路の形成方法及び回路基板の製造方法
CN102263194A (zh) 半导体封装与制造半导体封装的方法
TWI665797B (zh) 微發光二極體模組及其製法
US20080055863A1 (en) Method of manufacturing as component embedded printed circuit board
US20130099273A1 (en) Wiring substrate, light emitting device, and method for manufacturing wiring substrate
WO2009028807A2 (en) Light emitting device package and method for fabricating the same
KR20090079155A (ko) 금속 기판을 이용한 광소자 패키지 플랫폼 및 그 제조방법
CN110783254A (zh) 一种芯片转移方法及半导体器件
JP2019067904A (ja) 発光装置の製造方法
CN102983125B (zh) Led封装、其制作方法及包含其的led系统
JP2012525689A (ja) レンズ及び印刷されたリフレクタ面を有する回路基板の製造方法並びにその方法により製造される回路基板
CN110993777A (zh) 一种显示驱动板及其制备方法和显示装置
US8866268B2 (en) Semiconductor package structure and manufacturing method thereof
CN104465575A (zh) 半导体封装及其制造方法
JP2007013067A (ja) リフレクタ付き実装基板の製造方法
KR101780793B1 (ko) 플립칩형 발광다이오드 기판의 반사층 형성 방법
JP2007013066A (ja) 発光装置
US10098234B2 (en) Manufacturing method of circuit board
CN103716991A (zh) 用于led的pcb及其制造方法、发光装置及灯具
WO2016028098A1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150513