CN104618185A

CN104618185A - 链路测试方法及装置

Info

Publication number: CN104618185A
Application number: CN201510047674.1A
Authority: CN
Inventors: 任雪玉; 陈进; 张迪; 杨晓君; 李婧; 曾义和
Original assignee: SHUGUANG CLOUD COMPUTING TECHNOLOGY Co Ltd; Dawning Information Industry Beijing Co Ltd
Current assignee: Dawning Information Industry Beijing Co Ltd; Dawning Information Industry Co Ltd
Priority date: 2015-01-29
Filing date: 2015-01-29
Publication date: 2015-05-13
Anticipated expiration: 2035-01-29
Also published as: CN104618185B

Abstract

本发明公开了一种链路测试方法及装置，该方法包括：通过测试工装子卡对第一测试链路进行测试，得到第一测试数据；以及通过测试工装子卡对第二测试链路进行测试，得到第二测试数据；其中，第一测试链路及第二测试链路为具有公共节点但不连通的两条链路；通过第一测试工装对连接器进行校验得到第一校验数据；通过第二测试工装使第一测试链路及第二测试链路连通，并对第二测试工装进行自校验，得到第二校验数据；根据第一测试数据、第二测试数据、第一校验数据、第二校验数据得到第一测试链路与第二测试链路互联的测试结果。本发明通过上述方法在可变拓扑网络中实现更灵活的测试方式，无需额外重新设计系统硬件，节省了开发时间和成本。

Description

链路测试方法及装置

技术领域

本发明涉及计算机领域，具体来说，涉及一种链路测试方法及装置。

背景技术

在服务器系统的设计开发过程中，需要对高速互联网络进行测试，确保信号质量满足系统需求。

目前，测试的基本方法是使用测试工装子卡取代相应的节点，然后利用测试工装子卡的测试接口对系统高速链路的无源和有源特性进行测试。本领域中，测试工装子卡为：一种Line—Card结构的PCB，其可以提供备板高速链路的测试接口。

现有技术中对链路的测试方式请参照图1所示，采用以测试工装子卡代替相应的节点从而对链路AB，BC进行测试。但是该测试方案只能对设计完成的拓扑结构进行测试，当拓扑结构发生改变时，如图1中，如果拓扑结构需要实现节点A与C之间的互联并对AC测试，则该方案只能重新设计基板后进行测试，无法对潜在的互联拓扑变化进行评估，从而增加了互联方案设计的时间与成本。

针对相关技术中的问题，目前尚未提出有效的解决方案。

发明内容

针对相关技术中的问题，本发明提出一种链路测试方法及装置，能够实现在可变拓扑网络中进行测试，并不需要重新设计系统硬件来进行测试验证，大大节省了开发时间和成本。

本发明的技术方案是这样实现的：

根据本发明的一个方面，提供了一种链路测试方法。

该链路测试方法包括：

通过测试工装子卡对第一测试链路进行测试，得到第一测试数据；以及

通过测试工装子卡对第二测试链路进行测试，得到第二测试数据；

其中，第一测试链路及第二测试链路为具有公共节点但不连通的两条链路；

通过第一测试工装对连接器进行校验得到第一校验数据；

通过第二测试工装使第一测试链路及第二测试链路连通，并对第二测试工装进行自校验，得到第二校验数据；

根据第一测试数据、第二测试数据、第一校验数据、第二校验数据得到第一测试链路与第二测试链路互联的测试结果。

其中，根据第一测试数据、第二测试数据、第一校验数据、第二校验数据得到第一测试链路与第二测试链路互联的测试结果包括：

通过第一校验数据、第二校验数据对第一测试数据进行处理，得到第三测试数据；

通过第一校验数据、第二校验数据对第二测试数据进行处理，得到第四测试数据。

然后，通过级联算法对第三测试数据及第四测试数据进行处理，得到第一测试链路与第二测试链路互联的测试结果。

此外，第一测试工装采用在10GHz频点的损耗为小于等于0.65dB/inch的材料制成，且在传输线与过孔处的阻抗波动不超过±5％。

此外，第二测试工装采用在10GHz频点的损耗为小于等于0.65dB/inch的材料制成，且在传输线与过孔处的阻抗波动不超过±5％。

根据本发明的另一方面还提供了一种链路测试装置，该装置包括：

测试工装子卡、第一测试工装、第二测试工装；

其中，第一测试工装用于对连接器进行校验；以及

第二测试工装用于将具有公共节点但不连通的两条链路进行连通。

其中，第一测试工装采用在10GHz频点的损耗为小于等于0.65dB/inch的材料制成，且在传输线与过孔处的阻抗波动不超过±5％。

其中，第二测试工装采用在10GHz频点的损耗为小于等于0.65dB/inch的材料制成，且在传输线与过孔处的阻抗波动不超过±5％。

其中，第二测试工装具备自校验功能。

其中，第一测试工装、第二测试工装为使用印刷线路板PCB材料制成的PCB结构。

本发明通过使用第一测试工装及第二测试工装可以将两不相连的节点链路进行桥接，并且可以对测试器件自身进行自校验，从而在可变拓扑网络中实现更灵活的测试方法，无需额外重新设计系统硬件来进行测试，有效地节省了开发时间和成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术对链路进行测试的方法示意图；

图2是根据本发明实施例的第一测试工装结构的示意图；

图3是根据本发明实施例的第二测试工装结构的示意图；

图4是根据本发明实施例的链路测试方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

为了在可变拓扑网路中可以实现适应网络拓扑结构的改变而能灵活且准确的对网络拓扑结构中的链路进行有效的测试，根据本发明的实施提供了一种链路测试装置，该装置可以应用于对可变拓扑网络的高速链路的测试中，本实施例的测试装置可以包括：

测试工装子卡、第一测试工装、第二测试工装；

其中，第一测试工装用于对连接器进行校验；以及

图2示出了本实施例的第一测试工装21的结构示意图，第一测试工装21主要用于对连接器进行校验。

图3示出了本实施例的第二测试工装31的结构示意图，其中图3中虚线方框内为第二测试工装31的结构，其可以将具有公共节点但不连通的两条链路进行连通，如图3中的通过第二测试工装可以实现将链路AB,BC连通形成链路AC。并且第二测试工装具备自校验功能，可以对自身产生的干扰进行自检。图3中还包括了现有技术中使用的测试器件：测试工装子卡32，用于对每个单独的链路进行测试。

此外，本发明中的所有测试工装器件有以下特点：

1.采用低损耗的PCB材料(在10GHz频点的损耗约为0.65dB/inch)，减少测试工装对系统链路的性能的影响；

2.采用阻抗优化的PCB结构，降低了测试工装内部的反射(在传输线与过孔处的阻抗波动不超过±5％)，通过去嵌入算法可以得到更为准确的链路和连接器的模型。

并且以上特点还可以应用于对测试工装子卡的改进，使其测试性能得到提高。

借助于上述的测试器件如第一测试工装、第二测试工装及测试工装子卡，根据本发明的实施例还提供了一种链路测试方法，该方法如图4所示，包括：

步骤S401，通过测试工装子卡对第一测试链路进行测试，得到第一测试数据；以及

步骤S403，通过测试工装子卡对第二测试链路进行测试，得到第二测试数据；

步骤S405，通过第一测试工装对连接器进行校验得到第一校验数据；

步骤S407，通过第二测试工装使第一测试链路及第二测试链路连通，并对第二测试工装进行自校验，得到第二校验数据；

步骤S409，根据第一测试数据、第二测试数据、第一校验数据、第二校验数据得到第一测试链路与第二测试链路互联的测试结果。

为了更清楚的了解本发明的技术方案，下面将例举一具体的实施例对本发明的方案进行阐述，继续参照图3所示。

首先使用测试工装子卡32对链路AB及链路BC进行测试，链路AB与链路BC现在并没有连通，并且当前通过测试工装子卡32得到的测试数据是受到测试器件如连接器干扰的。

然后，通过图2所示的第一测试工装21对每一个连接器都进行校验得到校验数据。

之后，在使用图3所示的第二测试工装31使链路AB与链路BC进行连通，形成链路AC，并使用第二测试工装31具备的自校验功能对自身产生的干扰进行校验得到另一校验数据。

综上，通过上述步骤可以得到如下数据：

1.节点A与节点B之间的链路测试；

2.节点B与节点C之间的链路测试；

3.第二测试工装自校验；

4.连接器校验。

根据上述得到的数据标号顺序，把测试数据分为①②③④进行标示，然后通过相应的去嵌入算法可以实现系统拓扑设计改变后，节点A与节点C潜在链路的无源特性进行测试与评估。算法流程如下：

1.对测试结果③和④进行数据处理，得到第二测试工装和连接器的校验数据；

2.使用第二测试工装和连接器的校验数据分别对测试结果①和②进行处理，得到连接器去嵌入后的测试结果⑤与⑥，此时的⑤与⑥为链路AB与链路BC在没有测试器件产生干扰情况下的链路测试数据；

3.使用级联算法处理数据⑤和⑥，得到A与C互联的测试评估结果。

综上所述，将第二测试工装接入到系统中，如图3，当在节点B处安装第二测试工装后，将系统拓扑结构进行了改变，实现了节点A与节点C直接互联，可以较为方便地实现节点A与C之间高速链路的有源测试。由于第二测试工装经过充分优化，结合去嵌入算法，可以有效降低测试工装对测量结果精确度的影响，借助于本发明的上述技术方案，通过使用第一测试工装及第二测试工装可以将两不相连的节点链路进行桥接，并且可以对测试器件自身进行自校验，从而在可变拓扑网络中实现更灵活的测试方法，无需额外重新设计系统硬件来进行测试，有效地节省了开发时间和成本。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种链路测试方法，其特征在于，包括：

其中，所述第一测试链路及所述第二测试链路为具有公共节点但不连通的两条链路；

通过第一测试工装对连接器进行校验得到第一校验数据；

通过第二测试工装使所述第一测试链路及所述第二测试链路连通，并对所述第二测试工装进行自校验，得到第二校验数据；

根据所述第一测试数据、所述第二测试数据、所述第一校验数据、所述第二校验数据得到所述第一测试链路与所述第二测试链路互联的测试结果。

2.根据权利要求1所述的方法，其特征在于，所述根据所述第一测试数据、所述第二测试数据、所述第一校验数据、所述第二校验数据得到所述第一测试链路与所述第二测试链路互联的测试结果包括：

通过所述第一校验数据、所述第二校验数据对所述第一测试数据进行处理，得到第三测试数据；

通过所述第一校验数据、所述第二校验数据对所述第二测试数据进行处理，得到第四测试数据。

3.根据权利要求2所述的方法，其特征在于，通过级联算法对所述第三测试数据及所述第四测试数据进行处理，得到所述第一测试链路与所述第二测试链路互联的测试结果。

4.根据权利要求1所述的方法，其特征在于，所述第一测试工装采用在10GHz频点的损耗为小于等于0.65dB/inch的材料制成，且在传输线与过孔处的阻抗波动不超过±5％。

5.根据权利要求1所述的方法，其特征在于，所述第二测试工装采用在10GHz频点的损耗为小于等于0.65dB/inch的材料制成，且在传输线与过孔处的阻抗波动不超过±5％。

6.一种链路测试装置，其特征在于，包括：

测试工装子卡、第一测试工装、第二测试工装；

其中，所述第一测试工装用于对连接器进行校验；以及

所述第二测试工装用于将具有公共节点但不连通的两条链路进行连通。

7.根据权利要求6所述的装置，其特征在于，所述第一测试工装采用在10GHz频点的损耗为小于等于0.65dB/inch的材料制成，且在传输线与过孔处的阻抗波动不超过±5％。

8.根据权利要求6所述的装置，其特征在于，所述第二测试工装采用在10GHz频点的损耗为小于等于0.65dB/inch的材料制成，且在传输线与过孔处的阻抗波动不超过±5％。

9.根据权利要求6所述的装置，其特征在于，所述第二测试工装具备自校验功能。

10.根据权利要求6所述的装置，其特征在于，所述第一测试工装、所述第二测试工装为使用印刷线路板PCB材料制成的PCB结构。