CN108169574B - 测试过孔损耗的方法和系统 - Google Patents
测试过孔损耗的方法和系统 Download PDFInfo
- Publication number
- CN108169574B CN108169574B CN201711380128.5A CN201711380128A CN108169574B CN 108169574 B CN108169574 B CN 108169574B CN 201711380128 A CN201711380128 A CN 201711380128A CN 108169574 B CN108169574 B CN 108169574B
- Authority
- CN
- China
- Prior art keywords
- pair
- differential lines
- loss
- differential
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2688—Measuring quality factor or dielectric loss, e.g. loss angle, or power factor
- G01R27/2694—Measuring dielectric loss, e.g. loss angle, loss factor or power factor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提供了测试过孔损耗的方法和系统。测试过孔损耗的方法包括：提供电路板，其中，所述电路板包括长度相同的三对差分线，第一对差分线设置有多组过孔，并且第二对差分线和第三对差分线没有设置过孔；分别测量所述第一对差分线、所述第二对差分线和所述第三对差分线的插入损耗；以及利用所述第二对差分线和所述第三对差分线对所述第一对差分线进行AFR去嵌入以获得过孔损耗。本申请极大程度上减小了PCB玻纤效应及工艺误差带来的影响，使得测试得到的差分过孔的损耗更为精确。
Description
技术领域
本申请一般地涉及电子技术及性测量领域，更具体地，涉及测试过孔损耗的方法和系统。
背景技术
随着服务器印刷电路板(Printed Circuit Board，简称PCB)板上各种差分互连信号速率的高速化发展，以及各个协议对总链路的损耗的限定，对信号完整性的要求日益严格。对于服务器的PCB布线(又称走线)上的完整链路而言，影响信号完整性的因素很多，只有把每一个不连续结构进行优化，才能留出余量，从而设计出性价比较高又符合协议规范要求的链路。由于板上走线都会存在连接器、芯片间互联、空间限制等，不可避免地引入信号的换层设计，但过孔结构又存在尺寸较小以及损耗较整体链路较小的特点，如果可以给其余较大损耗部分留出更多的余量，那么对板上过孔结构损耗的精确测试便十分重要。
现有技术中提供了一种可同时测量过孔阻抗及过孔损耗的电路板，包括电路板本体，该电路板本体上设有若干个待测过孔，所述待测过孔具有第一开口和第二开口，且第一开口位于电路板本体的一面，第二开口位于电路板本体的另一面；所述电路板本体的一面还设有第一阻抗线、第三阻抗线、第一连接头、第三连接头和第四连接头，电路板本体的另一面还设有第二阻抗线和第二连接头；该第一阻抗线的一端与第一连接头连接，另一端与第一开口连接；该第二阻抗线的一端与第二连接头连接，另一端与第二开口连接；所述第三阻抗线的一端与第三连接头连接，另一端与第四连接头连接；所述电路板本体的一面上还设有TRL(transmission,reflection,line，即，TRL是直通、反射和测试线/负载三种测试项的缩写)校准件。
上述的现有技术在测量是无需寻找待测过孔，且无需使用探针台测试。然而仍然存在以下缺陷：
1、这种电路板仅考虑的单端线的过孔，这种设计对于服务器高速信号线的意义不大，因为高速线都是差分对的设计方法，所以过孔也应为差分过孔。
2、这种电路板采用TRL校准线的方法，但对于过孔走线及校准线未做特殊处理。随着信号速率的不断提高，材料的玻纤效应必须考虑在内，如果校准线与过孔走线刚好处于一根在玻纤布上，一根在开窗上的特殊情况，那么对于该过孔的损耗的计算将误差很大。
3、该设计没有考虑工艺误差带来的影响。如果传输线过长，传输线线宽较小，误差的影响将更为明显。该设计中传输线长度为2英寸以上而待测过孔只有1个，所以存在测试过孔线比校准线的损耗更小的特殊情况
发明内容
本申请针对现有技术中所存在的上述缺陷，提供了能够解决上述问题的一种测试过孔损耗的方法和系统。
根据本申请的一方面，提供了一种测试过孔损耗的方法，包括：提供电路板，其中，所述电路板包括长度相同的三对差分线，第一对差分线设置有多组过孔，并且第二对差分线和第三对差分线没有设置过孔；分别测量所述第一对差分线、所述第二对差分线和所述第三对差分线的插入损耗；以及利用所述第二对差分线和所述第三对差分线对所述第一对差分线进行AFR去嵌入以获得过孔损耗。
优选地，所述AFR去嵌入用于去除测量时连接头和板上布线对所述过孔损耗的影响。
优选地，所述第一对差分线上的过孔换层均为底层和顶层；所述第二对差分线位于顶层；以及所述第三对差分线位于底层。
优选地，利用所述第二对差分线和所述三对差分线对所述第一对差分线进行AFR去嵌入以获得过孔损耗进一步包括：利用所述第二对差分线的插入损耗一半对所述第一对差分线进行第一AFR去嵌入；以及然后利用所述第三对差分线的插入损耗一半对所述第一对差分线进行第二AFR去嵌入以获得所述过孔损耗。
优选地，所述过孔损耗为多个过孔的插入损耗。
优选地，基于所述过孔损耗获取每个过孔的插入损耗。
优选地，所述第二对差分线和所述第三对差分线的线宽和线距分别与所述第一对差分线的顶层和底层的线宽和线距相同。
优选地，以旋转10度角的方式对所述三对差分线进行布线。
优选地，所述多组过孔为5组过孔。
优选地，所述多组过孔中的每组过孔包括两个差分线上过孔和两个差分信号的回流孔，其中，所述回流孔设置在所述两个差分线上过孔的外侧的附近。
优选地，相邻的两组过孔之间的距离不等于四分之一信号波长的整数倍。
优选地，相邻的两组过孔之间的距离为10mil。
优选地，最外面的两组过孔之一与相应的连接头之间的距离为200mil。
根据本申请的另一方面，提供了一种测试过孔损耗的系统，包括：电路板，包括长度相同的三对差分线，第一对差分线设置有多组过孔，并且第二对差分线和第三对差分线没有设置过孔；测量装置，用于测量所述第一对差分线、所述第二对差分线和所述第三对差分线的插入损耗；以及处理装置，用于利用所述第二对差分线和所述第三对差分线对所述第一对差分线进行AFR去嵌入以获得过孔损耗。
本申请所提供的测试过孔损耗的方法和系统极大程度上减小了PCB玻纤效应及工艺误差带来的影响，使得测试得到的差分过孔的损耗更为精确。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是根据本申请的实施例的测试过孔损耗的方法的流程图；
图2是根据本申请的实施例的电路板的简化示图；以及
图3是根据本申请的实施例的测试过孔损耗的系统的结构图；
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1是根据本申请的实施例的测试过孔损耗的方法的流程图。下文中参照图1对测试过孔损耗的方法进行描述。
参照图1，根据本申请的实施例，测试过孔损耗的方法100，包括：步骤102，提供电路板，其中，电路板包括长度相同的三对差分线，第一对差分线设置有多组过孔，并且第二对差分线和第三对差分线没有设置过孔；步骤104，分别测量第一对差分线、第二对差分线和第三对差分线的插入损耗；以及步骤106，利用第二对差分线和第三对差分线对第一对差分线进行AFR去嵌入以获得过孔损耗。
通过本申请的实施例，利用上述的测试过孔损耗的方法能够测试得到的差分过孔的损耗，使得本申请能够应用于服务器高速信号线。
图2是根据本申请的实施例的电路板的简化示图。下文中，将参照附图1-2对测试过孔损耗的方法进行详细描述。
参照图1，测试过孔损耗的方法100，包括：步骤102，提供电路板，其中，电路板包括长度相同的三对差分线(又称差分对)，第一对差分线3-4设置有多组过孔，并且第二对差分线1-2和第三对差分线5-6没有设置过孔。其中，第一对差分线上的过孔换层均为底层和顶层；第二对差分线1-2位于顶层；以及第三对差分线位于底层3-4。第二对差分线1-2和第三对差分线3-4的线宽和线距分别与第一对差分线的顶层和底层的线宽和线距相同。以旋转10度角的方式对三对差分线进行布线。例如，多组过孔为5组过孔202、212、222、232和242。在其他实施例，多组过孔为任意数量组过孔。所述多组过孔中的每组过孔包括两个差分线上过孔204和206和两个差分信号的回流孔208和210，其中，所述回流孔208和210设置在所述两个差分线上过孔204和206的外侧的附近。相邻的两组过孔之间的距离不等于四分之一信号波长的整数倍。相邻的两组过孔之间的距离为10mil。最外面的两组过孔之一与相应的连接头之间的距离为200mil。
步骤104，分别测量第一对差分线、第二对差分线和第三对差分线的插入损耗。其中，利用VAN(vector network analyzer，即，VNA为矢量网络分析仪)测试设备来分别地测量第一对差分线、第二对差分线和第三对差分线的插入损耗。
步骤106，利用第二对差分线和第三对差分线对第一对差分线进行AFR(Automaticfixture removal)去嵌入以获得过孔损耗。AFR去嵌入用于去除测量时连接头和板上布线对过孔损耗的影响。具体地，利用第二对差分线和三对差分线对第一对差分线进行AFR去嵌入以获得过孔损耗进一步包括：利用第二对差分线的插入损耗一半对第一对差分线进行第一AFR去嵌入；以及然后利用第三对差分线的插入损耗一半对第一对差分线进行第二AFR去嵌入以获得过孔损耗。过孔损耗为多个过孔的插入损耗。例如，该过孔损耗为5个过孔的插入损耗。基于过孔损耗获取每个过孔的插入损耗。即求取多个过孔损耗的平均值以获得每个过孔的插入损耗。在其他实施例中，更改过孔数量以及孔间间距的大小的实施例均在本申请的范围内。
下文中，参照图2，举例说明测试过孔损耗的方法。首先确定待测试差分过孔的叠层信息以及过孔的换层信息，对于差分对1-2、5-6和差分对3-4的设计上建议为松耦合的走线设计方式，减小工艺误差引入的影响，其中，线间距不超过线宽的2倍为紧耦合，3倍以上为松耦合。差分对1-2和5-6分为位于差分对3-4过孔两端走线所在层。下面以过孔信息为Top换为底(Bottom)层为例，进行测试板设计说明。
测试板上包括3对差分线，差分对1-2、3-4和5-6，差分对1-2位于顶(TOP)层，差分对5-6位于底层，差分对3-4上的过孔换层均为底层与顶层。去嵌入方式选为AFR去嵌算法，其中，最简便的S参数测试校准方法AFR相比于TRL去嵌入算法的优势如下：1.AFR只需要设置一条thru校准件，数量要比TRL校准件少很多，操作步骤也相应的减少；2.AFR可以处理DUT两端fixture不对称的情况；3.AFR可以进行单个端口的去嵌操作；以及4.单端AFR功能可以将单端S参数转成两端口的S参数。由于过孔两端走线处于不同层的特异性，AFR去嵌入的优势更为明显。差分对1-2的线宽线距与差分对3-4顶层走线保持完全一致，差分对5-6的线宽线距与差分对3-4底层走线保持完全一致，且均进行10度角旋转设计，极大地减小了玻纤效应的影响，其中，玻纤效应是因介质中玻纤布的经纱纬纱编织存在间隙，导致介质层相对介电常数的局部变化。差分对两端的连接均为SMA头，AFR去嵌入线差分对1-2的作用是去除测量时连接头和板上走线对差分过孔损耗测试的影响。
差分对3-4上均匀设定5个差分过孔，信号线的过孔204和206旁各有一个的地孔208和210，作为差分信号的回流孔。考虑到所设计的过孔可能存在未作阻抗优化或者优化不十分理想的情况，所以避免信号在过孔间的多次反射而发生震荡，过孔间的长度应避开1/4信号波长的整数倍。信号波长的计算公式为：λ＝C/(ε·f)，λ为波长，C＝3×108m/s，ε为信号所处介质的介电常数，f为信号的频率。由于对于服务器比较关心的高速信号线的速率都在5Gbps以上，所以这里把孔间走线长度设定为10mil可以避免谐振问题，其中，谐振为当电路中激励的频率等于电路的固有频率时，电路的电磁振荡的振幅也将达到峰值。最外孔距离SMA头的距离设定为200mil，也是为了避免SMA阻抗优化不足引入影响。所以差分对1-2、5-6和3-4的总长度均为440mil。
利用VNA进行差分对1-2、3-4、5-6的Sdd21测试，再利用差分对1-2和5-6进行对差分对3-4的AFR去嵌，得到5个过孔的插损曲线。在得到的插损曲线上通过确定高速信号线的基频值得到插损值，再将得到的插损值除以5便为一个待测过孔的损耗数据。
本申请所提供的测试过孔损耗的方法极大程度上减小了PCB玻纤效应及工艺误差带来的影响，使得测试得到的差分过孔的损耗更为精确。
图3是根据本申请的实施例的测试过孔损耗的系统的结构图。下文中，将参照图3对测试过孔损耗的系统进行描述。
参照图3，根据本申请的实施例，提供了测试过孔损耗的系统300，包括：电路板302，包括长度相同的三对差分线，第一对差分线设置有多组过孔，并且第二对差分线和第三对差分线没有设置过孔；测量装置304，用于测量第一对差分线、第二对差分线和第三对差分线的插入损耗；以及处理装置306，用于利用第二对差分线和第三对差分线对第一对差分线进行AFR去嵌入以获得过孔损耗。
关于测试过孔损耗的系统300的详细描述与测试过孔损耗的方法一致，因此，这里不再赘述。
本申请所提供的测试过孔损耗的系统极大程度上减小了PCB玻纤效应及工艺误差带来的影响，使得测试得到的差分过孔的损耗更为精确。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (13)
1.一种测试过孔损耗的方法，其特征在于，包括：
提供电路板，其中，所述电路板包括长度相同的三对差分线，第一对差分线设置有多组过孔，并且第二对差分线和第三对差分线没有设置过孔；
分别测量所述第一对差分线、所述第二对差分线和所述第三对差分线的插入损耗；以及
利用所述第二对差分线和所述第三对差分线对所述第一对差分线进行AFR去嵌入以获得过孔损耗；
其中，利用所述第二对差分线和所述第三对差分线对所述第一对差分线进行AFR去嵌入以获得过孔损耗进一步包括：
利用所述第二对差分线的插入损耗一半对所述第一对差分线进行第一AFR去嵌入；以及
然后利用所述第三对差分线的插入损耗一半对所述第一对差分线进行第二AFR去嵌入以获得所述过孔损耗。
2.根据权利要求1所述的测试过孔损耗的方法，其特征在于，所述AFR去嵌入用于去除测量时连接头和板上布线对所述过孔损耗的影响。
3.根据权利要求1所述的测试过孔损耗的方法，其特征在于，其中，所述第一对差分线上的过孔换层均为底层和顶层；
所述第二对差分线位于顶层；以及
所述第三对差分线位于底层。
4.根据权利要求1所述的测试过孔损耗的方法，其特征在于，所述过孔损耗为多个过孔的插入损耗。
5.根据权利要求4所述的测试过孔损耗的方法，其特征在于，基于所述过孔损耗获取每个过孔的插入损耗。
6.根据权利要求3所述的测试过孔损耗的方法，其特征在于，所述第二对差分线和所述第三对差分线的线宽和线距分别与所述第一对差分线的顶层和底层的线宽和线距相同。
7.根据权利要求1所述的测试过孔损耗的方法，其特征在于，以旋转10度角的方式对所述三对差分线进行布线。
8.根据权利要求1所述的测试过孔损耗的方法，其特征在于，所述多组过孔为5组过孔。
9.根据权利要求1所述的测试过孔损耗的方法，其特征在于，所述多组过孔中的每组过孔包括两个差分线上过孔和两个差分信号的回流孔，其中，所述回流孔设置在所述两个差分线上过孔的外侧的附近。
10.根据权利要求1所述的测试过孔损耗的方法，其特征在于，相邻的两组过孔之间的距离不等于四分之一信号波长的整数倍。
11.根据权利要求10所述的测试过孔损耗的方法，其特征在于，相邻的两组过孔之间的距离为10mil。
12.根据权利要求1所述的测试过孔损耗的方法，其特征在于，最外面的两组过孔之一与相应的连接头之间的距离为200mil。
13.一种测试过孔损耗的系统，其特征在于，包括：
电路板，包括长度相同的三对差分线，第一对差分线设置有多组过孔，并且第二对差分线和第三对差分线没有设置过孔；
测量装置，用于测量所述第一对差分线、所述第二对差分线和所述第三对差分线的插入损耗；以及
处理装置，用于利用所述第二对差分线和所述第三对差分线对所述第一对差分线进行AFR去嵌入以获得过孔损耗；
其中，利用所述第二对差分线和所述第三对差分线对所述第一对差分线进行AFR去嵌入以获得过孔损耗进一步包括：
利用所述第二对差分线的插入损耗一半对所述第一对差分线进行第一AFR去嵌入；以及
然后利用所述第三对差分线的插入损耗一半对所述第一对差分线进行第二AFR去嵌入以获得所述过孔损耗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711380128.5A CN108169574B (zh) | 2017-12-20 | 2017-12-20 | 测试过孔损耗的方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711380128.5A CN108169574B (zh) | 2017-12-20 | 2017-12-20 | 测试过孔损耗的方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108169574A CN108169574A (zh) | 2018-06-15 |
| CN108169574B true CN108169574B (zh) | 2020-09-04 |
Family
ID=62522753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711380128.5A Active CN108169574B (zh) | 2017-12-20 | 2017-12-20 | 测试过孔损耗的方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108169574B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109525308B (zh) * | 2018-11-19 | 2020-06-16 | 苏州浪潮智能科技有限公司 | 一种光模块的检测方法、装置、设备及存储介质 |
| CN109406839B (zh) * | 2018-11-20 | 2020-10-30 | 苏州浪潮智能科技有限公司 | 一种信号测试治具、系统及测试方法 |
| CN110441628A (zh) * | 2019-07-29 | 2019-11-12 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 高速连接器性能测试方法、装置及系统 |
| CN115884492A (zh) * | 2021-08-25 | 2023-03-31 | 中兴智能科技南京有限公司 | 损耗测试条及pcb装置 |
| CN117062309B (zh) * | 2023-10-10 | 2024-01-26 | 苏州元脑智能科技有限公司 | 一种过孔损耗测量结构、方法、系统、设备及介质 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9571059B2 (en) * | 2015-03-28 | 2017-02-14 | Intel Corporation | Parallel via to improve the impedance match for embedded common mode filter design |
| CN205657907U (zh) * | 2016-03-31 | 2016-10-19 | 广州兴森快捷电路科技有限公司 | 一种可同时测量过孔阻抗及过孔损耗的电路板 |
| CN106872790B (zh) * | 2017-02-25 | 2021-04-09 | 郑州云海信息技术有限公司 | 一种检测过孔损耗的方法及系统 |
-
2017
- 2017-12-20 CN CN201711380128.5A patent/CN108169574B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108169574A (zh) | 2018-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108169574B (zh) | 测试过孔损耗的方法和系统 | |
| JP4843800B2 (ja) | 信号伝送装置及び方法 | |
| KR101602084B1 (ko) | 테스트 대상 디바이스와 자동 테스트 장비 사이에서 교환되고 있는 신호를 추출하는 개념 | |
| CN108152709A (zh) | 电路板测试方法和系统 | |
| US8688395B2 (en) | Method for correcting measurement errors and electronic component characteristics measuring device | |
| US9075097B2 (en) | Transmission device and method of testing transmission characteristic of DUT | |
| CN110716120B (zh) | 芯片自动测试设备的通道延时偏差的校准方法 | |
| CN112230128A (zh) | 一种激光器芯片高频性能测试装置、方法及存储介质 | |
| CN109406839A (zh) | 一种信号测试治具、系统及测试方法 | |
| US7525319B1 (en) | Method and apparatus to electrically qualify high speed PCB connectors | |
| CN106950488B (zh) | 一种电路板及检测方法 | |
| KR20130117841A (ko) | 측정 오차의 보정방법 및 전자부품 특성 측정장치 | |
| Ye et al. | Accurate characterization of PCB transmission lines for high speed interconnect | |
| US20150268287A1 (en) | Cable Measuring Device and Method | |
| EP1424565A1 (en) | Method of and device for determining the transfer function of a connection on a printed circuit board | |
| EP2684063B1 (en) | Non-contact testing devices for printed circuit boards transporting high-speed signals | |
| CN113125855A (zh) | 一种印制板差分信号线阻抗测量方法 | |
| JP7498176B2 (ja) | コネクタ試験治具、遅延時間差の計算方法および試験装置 | |
| CN114088995A (zh) | 深度计算处理器互连总线测试夹具、系统及测量方法 | |
| CN219287535U (zh) | 扩展测试板 | |
| JP4743208B2 (ja) | 電子部品の電気特性測定方法 | |
| TWI585422B (zh) | 電路傳輸線的特性阻抗擷取方法 | |
| Liao et al. | Challenges of high-speed channel design on GPU accelerated system | |
| US11855707B2 (en) | System and method for measuring path loss of a conductive radio frequency (RF) test signal path | |
| US7382210B2 (en) | Broadband differential coupling circuit having coupled differential aggressor and signal channels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181220 Address after: 610213 846, southern section of Tianfu Avenue, Huayang street, Tianfu New District, Chengdu, Sichuan Applicant after: CHINESE CORPORATION DAWNING INFORMATION INDUSTRY CHENGDU CO., LTD. Applicant after: Dawning Information Industry (Beijing) Co., Ltd. Address before: 100193 No. 36 Building, No. 8 Hospital, Wangxi Road, Haidian District, Beijing Applicant before: Dawning Information Industry (Beijing) Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |