CN104603936B - 经由衬底中的孔固定到衬底的半导体 - Google Patents
经由衬底中的孔固定到衬底的半导体 Download PDFInfo
- Publication number
- CN104603936B CN104603936B CN201280075757.6A CN201280075757A CN104603936B CN 104603936 B CN104603936 B CN 104603936B CN 201280075757 A CN201280075757 A CN 201280075757A CN 104603936 B CN104603936 B CN 104603936B
- Authority
- CN
- China
- Prior art keywords
- substrate
- semiconductor
- hole
- adhesive
- depression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
- B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0242—Gyroscopes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/032—Gluing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/3224—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
一种装置包括半导体和衬底。衬底具有第一表面和第二表面,第二表面与第一表面相对。衬底具有孔,所述孔从第一表面延伸到第二表面,并且半导体经由所述孔中的粘合剂固定到衬底。
Description
背景技术
微机电系统(MEMS)包括使用微制造技术制作的小型化机械和机电元件。MEMS装置的物理尺寸从远小于一微米到几毫米变化。而且,MEMS装置从不具有移动元件的相对简单的结构到具有在集成电子器件控制下的多个移动元件的极端复杂机电系统变化。MEMS装置的功能元件包括小型化结构、微电子器件以及微传感器和微致动器,其把能量从一种形式转换到另一种,诸如把测量的机械信号转换为电信号。MEMS装置包括压力传感器、加速度计、陀螺仪、麦克风、数字镜显示器和微流体装置。MEMS装置可以对装置临界尺寸的改变和装置的物理定向非常敏感。
通常,MEMS加速度计表现得像弹簧上的阻尼质量块。当加速度计经历加速度时,质量块被移位到弹簧能够使该质量块以与外壳相同的速率加速的点。测量这个移位以给出加速度。压电、压阻和电容性部件能够被用于把机械运动转换成电信号。
一些MEMS加速度计包括横跨小间隙彼此面对的检验质量块和电极。在间隙的一侧是排列在检验质量块或转子上的转子电极。在间隙的另一侧是定子电极或固定电极,横跨间隙面对移动的转子电极。在外部加速度的影响下,检验质量块从其中性位置偏转并且可以测量转子电极和定子或固定电极之间的电容以确定加速度。
附图说明
图1是图示减小对固定到衬底的半导体的应力的装置的一个示例的图。
图2是图示MEMS加速度计的一个示例的图。
图3A是图示包括经由衬底孔中的粘合剂固定到衬底的半导体的装置的一个示例的截面图。
图3B是图示图3A的装置的衬底的顶视图。
图4A是图示包括经由衬底孔和凹陷中的粘合剂固定到衬底的半导体的装置的一个示例的截面图。
图4B是图示图4A的装置的衬底的顶视图。
图5是图示包括多个孔的衬底的一个示例的顶视图。
图6是图示能够用于制作图3A、3B、4A、4B和5的示例衬底中每一个的衬底的一个示例的图。
图7A是图示包括孔的衬底的一个示例的截面图。
图7B是图示包括经由孔中的粘合剂固定到衬底的半导体的装置的一个示例的截面图。
图8A是图示包括孔和凹陷的衬底的一个示例的截面图。
图8B是图示包括经由孔和凹陷中的粘合剂固定到衬底的半导体的装置的一个示例的截面图。
具体实施方式
在下面的详细描述中参考附图,附图形成本文的一部分并且附图中通过图示的方式示出其中可以实践本发明的特定实施例。在这点上,方向术语诸如“顶”、“底”、“前”、“后”、 “头”、“尾”等参考正在描述的(一个或多个)图的定向来使用。因为实施例的部件可以被定位成多个不同的定向,所以方向术语出于图示的目的被使用并且决无限制意义。应当理解的是,在不脱离本发明范围的情况下可以利用其它实施例并且可以做出结构和逻辑的改变。因此,下面的详细描述不应当以限制的意义理解,并且本发明的范围由所附的权利要求限定。要理解的是,本文描述的各个实施例的特征可以彼此组合,除非另外特别说明。
一些MEMS加速度计通过把两个分离的半导体晶片接合在一起来制作,在半导体晶片上存在横跨小间隙彼此面对的电极。在间隙的一侧,转子电极被排列在被称为检验质量块或转子的移动结构上,其中检验质量块通过一组弯曲部分连接到半导体管芯,该弯曲部分由半导体刻蚀过程(诸如博希深硅刻蚀(Bosch deep silicon etch))限定。在间隙的另一侧,定子或固定电极面对移动转子电极。转子电极和定子电极之间的间隙由晶片接合限定,并且加速度计的标度因子对这个定子-转子间隙非常敏感。在一个示例中,转子电极和定子电极之间的间隙小于2微米(μm)。
在MEMS装置的封装中,MEMS被附接到衬底。归因于MEMS的半导体材料的热膨胀系数(CTE)的不同(诸如硅的CTE是每摄氏度百万分之三(ppm/°C),而衬底的CTE,诸如有机衬底的CTE是18 ppm/°C,或陶瓷衬底的CTE是7-9 ppm/°C),由温度改变在MEMS中产生应力。这个不同的热机械应力能够扭曲MEMS,从而改变临界定子-转子间隙,这影响传感器的标度因子和/或使检验质量块在感测轴上移位并且影响传感器的偏置偏移。使这些性能参数中的变化最小化是封装MEMS加速度计时的重要目标。此外,应力可能足够大而损坏MEMS。
在封装中可能被引入的另一偏差是MEMS相对于衬底的倾斜。MEMS加速度计的功能依赖于相对于万有引力的感测轴方向或物理定向。有时,管芯附接粘合剂的不一致厚度引入倾斜,从而导致感测轴的未知偏差。
标度因子关于温度改变可以经由温度校准来解决。可以在组装和校准曲线建立之后在多个温度下测量标度因子。然后,通过诸如芯片上热感测电阻器(TSR)之类的方法感测温度,并且经由校准曲线校正标度因子。然而,温度校准增加成本,并且如果标度因子在装置的操作温度内不是线性的,则校准需要多于两个的温度点,这可能是成本禁止的。此外,许多粘合剂和衬底中的迟滞和应力松弛能够产生时间和历史依赖应力,其限制温度校准的有效性。
陶瓷衬底可以代替有机衬底(诸如FR4)来使用,以最小化热机械应力。然而,尽管标度因子和偏置偏移随着温度的改变量在使用陶瓷衬底时较小,但是它并未被消除。而且,陶瓷衬底比有机衬底更昂贵。
图1是图示减小对半导体22的应力的装置20的一个示例的图,该半导体22固定或附接到衬底24。半导体22相对于衬底24的倾斜被减小或基本上被消除,从而使得半导体22和衬底24彼此平行。半导体22经由粘合剂26固定到衬底24。在一个示例中,半导体22是MEMS装置。在一个示例中,衬底24具有低于半导体22的弹性模量。在一个示例中,衬底24是有机衬底。在一个示例中,衬底24是FR4。在另一示例中,衬底24是陶瓷衬底。在一个示例中,半导体22经由管芯附接粘合剂附接到衬底24。
衬底24包括至少一个孔(图1中未示出),该孔穿过衬底24从衬底24的一个表面28延伸到衬底24的另一表面30,其中衬底24的所述一个表面28与衬底24的另一表面30相对。在一个示例中,所述至少一个孔被铣削和/或钻孔穿过衬底24。
粘合剂26处于至少一个孔中并且在衬底22的所述一个表面28处附接到半导体22。粘合剂26基本上与所述一个表面28共面并且从一个或多个孔延伸出并且到衬底24的另一表面30上。半导体22经由通过至少一个孔的粘合剂26被固定到衬底24。在另一示例中,粘合剂26处于一个或多个孔中并且与衬底24的另一表面30齐平或共面。在另一示例中,粘合剂26处于一个或多个孔中,并且在所述一个或多个孔中相对于衬底24的另一表面30是下凹的。
与经由半导体22的较大面积上的粘合剂(诸如在半导体22的一个表面的几乎全部和衬底24的所述一个表面28之间)把半导体22附接衬底24相比,经由衬底24中的一个或多个孔把半导体22附接到衬底24减小了半导体22附接到衬底24的表面面积并且减小了半导体22和衬底24之间的应力。而且,半导体22由所述一个表面28支撑,这消除或减小了半导体22和衬底24之间的倾斜。
在一个示例中,衬底24具有穿过衬底24从一个表面28延伸到另一表面30的多个孔,并且半导体22经由所述多个孔中每一个中的粘合剂26固定到衬底24。
在一个示例中,衬底24具有与所述一个表面28处的凹陷交叉的孔。该凹陷大于孔并且半导体22由处于凹陷周界的一个表面28支撑。在一个示例中,粘合剂26处于孔中并至少部分处于凹陷中。在一个示例中,衬底24被铣削和/或钻孔以在衬底24中提供孔和/或凹陷。
图2是图示MEMS 100的一个示例的图,MEMS 100是加速度计。MEMS 100包括定子管芯102、检验质量块管芯104和罩管芯106。在一个示例中,半导体22(图1中示出)是MEMS100。
定子管芯102包括在定子管芯面108上的定子或固定电极,定子管芯面108面对定子-转子间隙110和检验质量块112。定子管芯102是半导体管芯,诸如硅,其被处理以在定子管芯面108上提供定子或固定电极。
检验质量块管芯104包括检验质量块或转子112,检验质量块或转子112包括排列在检验质量块面114上的转子电极,检验质量块面114面对定子-转子间隙110和定子管芯102的定子管芯面108上的定子或固定电极。检验质量块管芯104是半导体管芯,诸如硅,其被处理以在检验质量块面114上提供转子电极。检验质量块管芯104还包括弯曲部分116,弯曲部分116附接到检验质量块112并且附接到检验质量块管芯104的周界部分118。弯曲部分116(其把检验质量块112连接到检验质量块管芯114)由半导体刻蚀过程(诸如博希深硅刻蚀)限定。在一个示例中,弯曲部分116是弹簧。
检验质量块管芯104经由接合材料120被接合到定子管芯102,接合材料120限定了检验质量块112和定子管芯102之间的定子-转子间隙110。定子-转子间隙110是检验质量块112上转子电极和定子管芯102上定子电极之间的间隙。MEMS加速度计100的标度因子对这个定子-转子间隙110敏感。在一个示例中,定子-转子间隙110小于2μm。在一个示例中,定子管芯102是定子晶片上许多定子管芯之一,并且检验质量块管芯104是检验质量块晶片上许多检验质量块管芯之一,并且检验质量块晶片在晶片级接合过程中被接合到定子晶片。
罩管芯106包括腔122和凸缘124。罩管芯106是半导体管芯,诸如硅,其被处理以提供腔122和凸缘124。腔122被定位在检验质量块112和弯曲部分116上方。凸缘124经由晶片接合被附接到检验质量块管芯104的周界部分118。在一个示例中,检验质量块管芯104是检验质量块晶片上许多检验质量块管芯之一,并且罩管芯106是罩晶片上许多罩管芯之一,罩晶片在晶片级过程中被固定附接到检验质量块晶片。
在操作中,在MEMS100经历加速度时,检验质量块112相对于定子管芯102被移位。检验质量块面114上的转子电极相对于定子管芯面108上的定子或固定电极被移位。检验质量块112被移位到一点,在该点处弯曲部分116能够使检验质量块112以与定子管芯102和罩管芯106相同的速率加速。检验质量块112的位移被测量,以给出加速度。
图3A是图示装置200的一个示例的截面图,装置200包括半导体202,半导体202被固定或附接到衬底204。半导体202经由衬底204的孔208中的粘合剂206被固定到衬底204。在一个示例中,图1的装置20类似于装置200。在一个示例中,半导体202类似于半导体22(图1中示出)。在一个示例中,半导体202类似于图2的MEMS 100。在一个示例中,半导体202是7毫米(mm)×7mm正方形。
衬底204的孔208从衬底204的一个表面210延伸到衬底204的另一表面212,其中衬底204的一个表面210与衬底204的另一表面212相对。在一个示例中,衬底204具有低于半导体202的弹性模量。在一个示例中,衬底204是有机衬底。在一个示例中,衬底204是FR4。在另一示例中,衬底204是陶瓷衬底。
粘合剂206处于孔208中并且在衬底204的一个表面210处被附接到半导体202。粘合剂206基本上与一个表面210共面并且在214处延伸出孔208并且延伸到衬底204的另一表面212上。半导体202经由孔208中的粘合剂206固定到衬底204。在另一示例中,在216,粘合剂206在孔208中并且与衬底204的另一表面212齐平或共面。在另一示例中,在218,粘合剂206在孔208中并且相对于衬底204的另一表面212下凹。在一个示例中,粘合剂206是管芯附接粘合剂。
与经由半导体202的较大面积上的粘合剂(诸如在半导体202的一个表面的几乎全部和衬底204的一个表面210之间)把半导体202附接衬底204相比,经由孔208中的粘合剂206把半导体202附接到衬底204减小了半导体202附接到衬底204的表面面积并且减小了半导体202和衬底204之间的应力。而且,半导体202由衬底204的一个表面210支撑,这消除或减小了半导体202和衬底204之间的倾斜。
在另一示例中,衬底204具有穿过衬底204从一个表面210延伸到另一表面212的多个孔,并且半导体202经由所述多个孔中一个或多个中的粘合剂206固定到衬底204。
图3B是图示装置200的衬底204的顶视图。衬底204包括在衬底204中心的孔208。在一个示例中,孔208直径为1-3mm。在一个示例中,孔208被铣削和/或钻孔穿过衬底204。在一个示例中,衬底24(图1中示出)是衬底204。
图4A是图示装置220的一个示例的截面图,装置220包括半导体222,半导体222被固定或附接到衬底224。半导体222经由衬底224的孔228和凹陷230中的粘合剂226被固定到衬底224。在一个示例中,图1的装置20类似于装置220。在一个示例中,半导体222类似于半导体22(图1中示出)。在一个示例中,半导体222类似于图2的MEMS 100。在一个示例中,半导体222是7毫米(mm)×7mm正方形。
衬底224在一个表面232处具有凹陷230。孔228与凹陷230交叉并且从一个表面232(包括凹陷230)延伸到衬底224的另一表面234,其中衬底224的一个表面232与衬底224的另一表面234相对。凹陷230具有从一个表面232到凹陷230的底部的深度D。在一个示例中凹陷230的深度D在50和300μm之间。在一个示例中,衬底224具有低于半导体222的弹性模量。在一个示例中,衬底224是有机衬底。在一个示例中,衬底224是FR4。在另一示例中,衬底224是陶瓷衬底。
粘合剂226处于孔228中和凹陷230中并且在衬底224的一个表面232处被附接到半导体222。粘合剂226基本上与一个表面232共面并且在240处延伸出孔228并且延伸到衬底224的另一表面234上。在粘合剂226的一侧或多侧、在粘合剂226和凹陷230的周界238之间留下空间236。这个空间236允许粘合剂226在凹陷230中膨胀/收缩,而不影响半导体222和衬底224之间的位置关系。半导体222经由孔228和凹陷230中的粘合剂226固定到衬底224,这把凹陷230中粘合剂226的厚度限制到凹陷230的厚度D。在另一示例中,在242,粘合剂226在孔228中并且与衬底224的另一表面234齐平或共面。在另一示例中,在244,粘合剂226在孔228中并且相对于衬底224的另一表面234下凹。在一个示例中,粘合剂226是管芯附接粘合剂。
与经由半导体222的较大面积上的粘合剂(诸如在半导体222的一个表面的几乎全部和衬底224的一个表面232之间)把半导体222附接衬底224相比,经由孔228和凹陷230中的粘合剂226把半导体222附接到衬底224减小了半导体222附接到衬底224的表面面积并且减小了半导体222和衬底224之间的应力。而且,半导体222由在凹陷230的周界238处的衬底224的一个表面232支撑,这消除或减小了半导体222和衬底224之间的倾斜。此外,经由孔228和凹陷230中的粘合剂226把半导体222附接到衬底224控制粘合剂226的厚度。
在另一示例中,衬底224具有多个孔,该孔与凹陷230交叉并且穿过衬底224从一个表面232延伸到另一表面234,并且半导体222经由所述多个孔中一个或多个和凹陷230中的粘合剂226固定到衬底224。
图4B是图示装置220的衬底224的顶视图。衬底224包括处于衬底224中心的孔228和凹陷230。在一个示例中,孔228直径为1-3mm。在一个示例中,孔228被铣削和/或钻孔穿过衬底224。在一个示例中,凹陷230在衬底224中被铣削和/或钻孔。在一个示例中,衬底24(图1中示出)是衬底224。
图5是图示包括多个孔252的衬底250的一个示例的顶视图。诸如粘合剂206或226之类的粘合剂可以被放置在所述多个孔252的一个或多个中并且被附接到半导体,诸如半导体202或222。在另一示例中,多个孔252与凹陷254(用虚线指示)交叉并且诸如粘合剂206或226之类的粘合剂可以被放置在多个孔252的一个或多个和凹陷254中并且被附接到半导体,诸如半导体202或222。在一个示例中,多个孔252被铣削和/或钻孔穿过衬底250。在一个示例中,凹陷254在衬底250中被铣削和/或钻孔。在一个示例中,衬底24(图1中示出)是衬底250。
图6是图示衬底300的一个示例的图,衬底300能够被用来制作如下各个示例衬底中的每个:204(图3A和3B中示出)、224(图4A和4B中示出)以及250(图5中示出)。在一个示例中,衬底24(图1中示出)由衬底300制作。
衬底300包括第一表面302和第二表面304,第二表面304与第一表面302相对。衬底300具有从第一表面302到第二表面304的厚度T。在一个示例中,衬底300的厚度T大约为1.6mm。
衬底300是有机衬底。在一个示例中,衬底300是FR4。在另一示例中,衬底300是陶瓷衬底。
图7A和7B是图示组装装置310的方法的图,装置310包括经由粘合剂316固定或附接到衬底314的半导体312。在一个示例中,半导体312类似于图2的MEMS 100。在一个示例中,装置310类似于图1的装置20。
图7A是图示衬底314的一个示例的截面图,衬底314由图6的衬底300形成。衬底300被处理或形成以在衬底314中提供孔318。在一个示例中,衬底300被钻孔以在衬底314中提供孔318。在一个示例中,衬底314类似于衬底204(图3A和3B中示出)。在一个示例中,衬底24(图1中示出)是衬底314。
衬底314的孔318从衬底314的第一表面320延伸到衬底314的第二表面322,其中第一表面320与第二表面322相对。孔318具有直径Di。在一个示例中,孔318在衬底314的中心。在一个示例中,孔318具有1-3mm的直径Di。
图7B是图示装置310的一个示例的截面图,其中半导体312经由孔318中的粘合剂316被固定到衬底314。在一个示例中,粘合剂316被施加在衬底314的第一表面320并且半导体312被推进到粘合剂316上,使得粘合剂316推进到孔318中。在另一示例中,半导体312被放置为与衬底314的第一表面320接触并且粘合剂316从第二表面322穿过衬底314的背侧被施加以至少部分地填充孔318。
粘合剂316处于孔318中并且在衬底314的第一表面320的平面处附接到半导体312。粘合剂316基本上与第一表面320共面并且附接到半导体312。在324,粘合剂316延伸出孔318并且延伸到衬底314的第二表面322上。半导体312经由孔318中的粘合剂316固定到衬底314。在另一示例中,在326,粘合剂316在孔318中并且与衬底314的第二表面322齐平或共面。在另一示例中,在328,粘合剂316在孔318中并且相对于衬底314的第二表面322下凹。在一个示例中,粘合剂316是管芯附接粘合剂。
半导体312由衬底314在第一表面320处支撑。半导体312不直接附接到第一表面320。半导体312附接到孔318中的粘合剂316。这把半导体312固定或附接到衬底314。利用第一表面320支撑半导体312减小或消除半导体312和衬底314之间的倾斜。
经由孔318中的粘合剂316把半导体312附接到衬底314减小了半导体312附接到衬底314的表面面积并且减小了半导体312和衬底314之间的应力。而且,半导体312由衬底314的一个表面320支撑,这消除或减小了半导体312和衬底314之间的倾斜。
在另一示例中,衬底314具有穿过衬底314从第一表面320延伸到第二表面322的多个孔,并且半导体312经由所述多个孔中一个或多个中的粘合剂316固定到衬底314。
图8A和8B是图示组装装置350的方法的图,装置350包括经由粘合剂356固定或附接到衬底354的半导体352。在一个示例中,半导体352类似于图2的MEMS 100。在一个示例中,装置350类似于图1的装置20。
图8A是图示衬底354的一个示例的截面图,衬底354由图6的衬底300形成。衬底300被处理或形成以在衬底354中提供孔358和凹陷368。在一个示例中,衬底300被铣削和/或钻孔以在衬底354中提供孔358和/或凹陷360。在一个示例中,衬底354类似于衬底224(图4A和4B中示出)。在一个示例中,衬底24(图1中示出)是衬底354。
衬底354在第一表面362处具有凹陷360。凹陷360具有从第一表面362到凹陷360的底部366的深度D。孔358与凹陷360交叉并且从第一表面362(包括凹陷360)延伸到衬底354的第二表面364,其中第一表面362与第二表面364相对。孔358在从凹陷360的底部366到第二表面364的孔358的部分中具有直径Di。在一个示例中,孔358和凹陷360处于衬底354的中心。在一个示例中,孔358在从底面366到第二表面364的部分中具有1-3mm的直径Di。在一个示例中凹陷360是矩形的。在一个示例中,凹陷360是长椭圆形的。在一个示例中,凹陷360是圆形的。在一个示例中,凹陷360的深度D在50和300μm之间。
图8B是图示装置350的一个示例的截面图,其中半导体352经由孔358和凹陷360中的粘合剂356固定到衬底354。在一个示例中,粘合剂356被施加在衬底354的第一表面362处,并且半导体352被推进到粘合剂356上,使得粘合剂356推进到凹陷360和孔358中。在另一示例中,半导体352被放置为与衬底354的第一表面362接触并且粘合剂356从第二表面364穿过衬底354的背侧被施加以至少部分地填充孔358和凹陷360。
粘合剂356施加到孔358中和凹陷360中。粘合剂356在衬底354的第一表面362的平面处被附接到半导体352。粘合剂356基本上与第一表面362共面并且附接到半导体352。在372,粘合剂356延伸出孔358并且延伸到衬底354的第二表面364上。在粘合剂356的一侧或多侧、在粘合剂356和凹陷360的周界370之间是空间368。凹陷360中的这个空间368允许粘合剂356在凹陷360中膨胀/收缩,而不影响半导体352和衬底354之间的位置关系。半导体352经由孔358和凹陷360中的粘合剂356固定到衬底354。凹陷360中粘合剂356的厚度被限制到凹陷360的厚度D。在另一示例中,在374,粘合剂356在孔358中并且与衬底354的第二表面364齐平或共面。在另一示例中,在376,粘合剂356在孔358中并且相对于衬底354的第二表面364下凹。在一个示例中,粘合剂356是管芯附接粘合剂。
半导体352由在凹陷360的周界370处的衬底354支撑。半导体352不直接附接到第一表面362。半导体352附接到孔358和凹陷360中的粘合剂356。这把半导体352固定或附接到衬底354。利用第一表面362支撑半导体352减小或消除半导体352和衬底354之间的倾斜。
经由孔358和凹陷360中的粘合剂356把半导体352附接到衬底354减小了半导体352附接到衬底354的表面面积并且减小了半导体352和衬底354之间的应力。而且,半导体352由在凹陷360的周界370处的第一表面362支撑,这消除或减小了半导体352和衬底354之间的倾斜。此外,经由孔358和凹陷360中的粘合剂356把半导体352附接到衬底354控制粘合剂356的厚度。
在另一示例中,衬底354具有多个孔,该孔与凹陷360交叉并且穿过衬底354从第一表面362延伸到第二表面364,并且半导体352经由所述多个孔中一个或多个和凹陷360中的粘合剂356固定到衬底354。
虽然本文中已经图示和描述了特定实施例,但是本领域普通技术人员将意识到的是,在不脱离本发明的范围的情况下,各种替代和/或等同实施方式可以替代示出和描述的特定实施例。本申请意图覆盖本文讨论的特定实施例的任何更改或变化。因此,本发明意图仅由权利要求及其等同物限制。
Claims (15)
1.一种装置,包括:
半导体;和
衬底,具有第一表面和第二表面,第二表面与第一表面相对,其中衬底具有孔,所述孔从第一表面延伸到第二表面,并且半导体经由所述孔中的粘合剂固定到衬底;
其中所述粘合剂在所述衬底的至少一个表面处固定到所述半导体。
2.如权利要求1所述的装置,其中粘合剂与第一表面齐平。
3.如权利要求1所述的装置,其中半导体由第一表面支撑以减小半导体和衬底之间的倾斜。
4.如权利要求1所述的装置,其中衬底具有凹陷,所述凹陷在第一表面处大于所述孔,并且半导体由围绕凹陷的周界处的第一表面支撑。
5.如权利要求4所述的装置,其中所述孔与所述凹陷交叉,并且粘合剂在所述孔中和在所述凹陷的至少部分中。
6.如权利要求1所述的装置,其中衬底具有多个孔,并且所述多个孔中的每个从第一表面延伸到第二表面。
7.如权利要求6所述的装置,其中所述半导体利用所述多个孔的每个中的粘合剂被固定到衬底。
8.一种系统,包括:
MEMS装置;以及
衬底,具有:处于第一表面的凹陷;和孔,所述孔与凹陷交叉并且从第一表面延伸到与第一表面相对的第二表面,其中MEMS装置经由所述孔中和所述凹陷的至少部分中的粘合剂被附接到衬底;
其中所述粘合剂在所述衬底的至少一个表面处固定到半导体。
9.如权利要求8所述的系统,其中粘合剂与第一表面齐平。
10.如权利要求8所述的系统,其中MEMS装置由衬底的第一表面支撑以减小MEMS装置和衬底之间的倾斜。
11.一种组装装置的方法,包括:
提供半导体;
提供具有第一表面和第二表面的半导体,第二表面与第一表面相对;
在衬底中形成孔,其中所述孔从第一表面延伸到第二表面;以及
经由所述孔中的粘合剂把半导体固定到衬底;
其中所述粘合剂在所述衬底的至少一个表面处固定到所述半导体。
12.如权利要求11所述的方法,其中固定半导体包括如下步骤之一:
从衬底的第一表面施加粘合剂并把半导体推进到粘合剂中;以及
从衬底的第二表面施加粘合剂以至少部分地填充所述孔。
13.如权利要求11所述的方法,其中固定半导体包括:
利用第一表面支撑半导体以减小半导体和衬底之间的倾斜。
14.如权利要求11所述的方法,包括:
形成凹陷,所述凹陷在第一表面处大于所述孔,其中固定半导体包括经由围绕所述凹陷的周界支撑半导体。
15.如权利要求14所述的方法,其中固定半导体包括:
经由所述孔和所述凹陷的至少部分中的粘合剂把半导体附接到衬底。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2012/046263 WO2014011167A1 (en) | 2012-07-11 | 2012-07-11 | Semiconductor secured to substrate via hole in substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104603936A CN104603936A (zh) | 2015-05-06 |
CN104603936B true CN104603936B (zh) | 2018-01-16 |
Family
ID=49916436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280075757.6A Expired - Fee Related CN104603936B (zh) | 2012-07-11 | 2012-07-11 | 经由衬底中的孔固定到衬底的半导体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20150191349A1 (zh) |
EP (1) | EP2873095B1 (zh) |
CN (1) | CN104603936B (zh) |
WO (1) | WO2014011167A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11175492B2 (en) * | 2019-08-12 | 2021-11-16 | Microsoft Technology Licensing, Llc | Substrate for scanning mirror system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7547579B1 (en) * | 2000-04-06 | 2009-06-16 | Micron Technology, Inc. | Underfill process |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088388A (ja) * | 1994-06-22 | 1996-01-12 | Hitachi Ltd | リードフレームおよびそれを用いて構成された半導体装置 |
US6057178A (en) * | 1997-09-26 | 2000-05-02 | Siemens Aktiengesellschaft | Method of padding an electronic component, mounted on a flat substrate, with a liquid filler |
JP2000304638A (ja) * | 1999-04-23 | 2000-11-02 | Tokai Rika Co Ltd | センサチップの接合構造 |
US6451625B1 (en) * | 2001-01-13 | 2002-09-17 | Siliconware Precision Industries, Co., Ltd. | Method of fabricating a flip-chip ball-grid-array package with molded underfill |
JP2004103665A (ja) * | 2002-09-05 | 2004-04-02 | Toshiba Corp | 電子デバイスモジュール |
US7523547B2 (en) * | 2005-08-31 | 2009-04-28 | International Business Machines Corporation | Method for attaching a flexible structure to a device and a device having a flexible structure |
US20080284041A1 (en) * | 2007-05-18 | 2008-11-20 | Samsung Electronics Co., Ltd. | Semiconductor package with through silicon via and related method of fabrication |
JP5007634B2 (ja) * | 2007-09-11 | 2012-08-22 | セイコーエプソン株式会社 | 圧力センサ、およびダイヤフラムに対する圧電振動片の実装方法 |
SG142321A1 (en) * | 2008-04-24 | 2009-11-26 | Micron Technology Inc | Pre-encapsulated cavity interposer |
JP2010036280A (ja) * | 2008-08-01 | 2010-02-18 | Fuji Electric Holdings Co Ltd | Mems構造体の製造方法 |
JP5139347B2 (ja) * | 2009-02-18 | 2013-02-06 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
US8017439B2 (en) * | 2010-01-26 | 2011-09-13 | Texas Instruments Incorporated | Dual carrier for joining IC die or wafers to TSV wafers |
TW201207961A (en) * | 2010-08-04 | 2012-02-16 | Global Unichip Corp | Semiconductor package device using underfill material and packaging method thereof |
JP5615122B2 (ja) * | 2010-10-12 | 2014-10-29 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
-
2012
- 2012-07-11 WO PCT/US2012/046263 patent/WO2014011167A1/en active Application Filing
- 2012-07-11 US US14/414,333 patent/US20150191349A1/en not_active Abandoned
- 2012-07-11 CN CN201280075757.6A patent/CN104603936B/zh not_active Expired - Fee Related
- 2012-07-11 EP EP12880921.7A patent/EP2873095B1/en not_active Not-in-force
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7547579B1 (en) * | 2000-04-06 | 2009-06-16 | Micron Technology, Inc. | Underfill process |
Also Published As
Publication number | Publication date |
---|---|
EP2873095A4 (en) | 2016-05-18 |
EP2873095A1 (en) | 2015-05-20 |
CN104603936A (zh) | 2015-05-06 |
US20150191349A1 (en) | 2015-07-09 |
WO2014011167A1 (en) | 2014-01-16 |
EP2873095B1 (en) | 2017-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5638598B2 (ja) | 垂直に集積されたmems加速度トランスデューサ | |
US8393212B2 (en) | Environmentally robust disc resonator gyroscope | |
US8631700B2 (en) | Resonating sensor with mechanical constraints | |
US7170140B2 (en) | Microelectromechanical system | |
US9686864B2 (en) | Device including interposer between semiconductor and substrate | |
EP3151271A1 (en) | Encapsulated device of semiconductor material with reduced sensitivity to thermo-mechanical stresses | |
JP2009241164A (ja) | 半導体センサー装置およびその製造方法 | |
JP6258977B2 (ja) | センサおよびその製造方法 | |
JP2007253323A (ja) | Mems構造用の一体化した台座マウント | |
JP6343102B2 (ja) | 慣性力センサ | |
EP2617677B1 (en) | Structure for isolating a microstructure die from packaging stress | |
CN104603936B (zh) | 经由衬底中的孔固定到衬底的半导体 | |
US11697586B2 (en) | Surface micromechanical element and method for manufacturing the same | |
JP2018072335A (ja) | 慣性センサ | |
US6508127B1 (en) | Acceleration sensor element, acceleration sensor, and method of manufacturing the same | |
JP2009079948A (ja) | 半導体加速度センサ及びその製造方法 | |
CN110642218B (zh) | 微机械构件和用于制造微机械构件的方法 | |
KR101255942B1 (ko) | 관성센서 및 그 제조방법 | |
KR20150141417A (ko) | 다축센서 | |
JP6462128B2 (ja) | 半導体装置 | |
KR101264549B1 (ko) | 관성센서의 제조방법 | |
WO2013180696A1 (en) | Device including substrate that absorbs stresses | |
KR20160024331A (ko) | 다축센서 및 그의 제조방법 | |
JP2009186378A (ja) | 支持基板及びそれを用いた静電容量型力学量検出センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180116 Termination date: 20200711 |