CN104576719A - 隧穿场效应晶体管及其制备方法 - Google Patents

隧穿场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN104576719A
CN104576719A CN201410727390.2A CN201410727390A CN104576719A CN 104576719 A CN104576719 A CN 104576719A CN 201410727390 A CN201410727390 A CN 201410727390A CN 104576719 A CN104576719 A CN 104576719A
Authority
CN
China
Prior art keywords
epitaxial loayer
dielectric layer
gate dielectric
substrate
relative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410727390.2A
Other languages
English (en)
Other versions
CN104576719B (zh
Inventor
赵静
杨喜超
张臣雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410727390.2A priority Critical patent/CN104576719B/zh
Publication of CN104576719A publication Critical patent/CN104576719A/zh
Priority to PCT/CN2015/095063 priority patent/WO2016086771A1/zh
Application granted granted Critical
Publication of CN104576719B publication Critical patent/CN104576719B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种隧穿场效应晶体管，其包括：第一掺杂类型衬底；两个漏极区，分别设于所述第一掺杂类型衬底的相对的两侧；第一外延层，设置于所述第一掺杂类型衬底及所述两个漏极区上；两个源极区，设置于所述第一外延层上且每个源极区分别与一漏极区相对应；栅极区及栅介质层，所述栅极区设置在两个源极区之间且通过所述栅介质层设置在所述第一外延层上，且所述栅极区与两个源极区之间设置所述栅介质层。本发明穿场效应晶体管具有较高的驱动电流，陡直的亚阈值摆幅，较小的泄漏电流以及较高的芯片集成密度。本发明还提供了一种隧穿场效应晶体管的制备方法。

Description

隧穿场效应晶体管及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种隧穿场效应晶体管及其制备方法。
背景技术
互补金属氧化物半导体器件(Complementary Metal Oxide Semiconductor,CMOS)是微电子集成电路的核心组成器件，其尺寸和工作电压遵循摩尔(Moore)定律，以获得更优异的性能和更高的集成密度。然而，随着COMS的尺寸的减小，其功耗也在持续增加。部分原因是短沟道效应引起的泄露电流的增加，同时也归咎于器件的供电电压越来越难以缩减。其中，CMOS器件的供电电压难以缩减主要是由于CMOS器件的亚阈值摆幅较大，一般高于60mv/dec。而隧穿场效应晶体管(Tunnel Field Effect Transistor,TFET)被认为是替代CMOS器件的较好的器件。然而，目前TFET的工作时的载流子的隧穿方向与栅电场不在同一个方向上，即点隧穿机制。因此，现有技术中，采用点隧穿机制导致载流子隧穿几率较低，使得TFET存在隧穿电流小的缺点，并且亚阈值摆幅较难达到60mV/dec。
发明内容
提供一种隧穿场效应晶体管，采用线隧穿机制提高了隧穿场效应晶体管的载流子隧穿效率，具有较高的驱动电流和较陡直的亚阈值摆幅，并且器件采用立体结构，提高了芯片的集成密度。
一方面，提供了一种隧穿场效应晶体管，所述隧穿场效应晶体管包括：
第一掺杂类型衬底；
两个漏极区，分别设于所述第一掺杂类型衬底的相对的两侧；
第一外延层，设置于所述第一掺杂类型衬底及所述两个漏极区上；
两个源极区，设置于所述第一外延层上且每个源极区分别与一漏极区相对应；
栅极区及栅介质层，所述栅极区设置在两个源极区之间且通过所述栅介质层设置在所述第一外延层上，且所述栅极区与两个源极区之间设置所述栅介质层。
在第一方面的第一种实施方式中，所述隧穿场效应晶体管还包括：
第二外延层，所述第二外延层围绕所述栅介质层设置。
在第一方面的或结合第一方面的第一种实施方式得到的第二种实施方式中，所述第一外延层包括凹槽，所述凹槽设置于所述第一外延层远离所述第一掺杂类型衬底的表面，所述栅介质层包括第一部分和两个第二部分，两个第二部分设置于所述第一部分相对的两端，所述栅极区通过所述第一部分设置在所述第一外延层上，所述第二部分设置于所述栅极区与所述源极区之间。
结合第一方面的第二种实施方式，在第一方面的第三种实施方式中，所述栅介质层还包括第一延伸部，所述第一延伸部自所述第二部分远离所述第一部分的端面向外延伸，以覆盖部分所述源极区，所述栅极区包括设置在所述第一部分上的本体及第二延伸部，所述第二延伸部自所述本体远离所述第一部分的端面向外延伸，且所述第二延伸部覆盖在所述第一延伸部上。
结合第一方面或者第一方面的第一种实施方式或者第二种实施方式，在第一方面的第四种实施方式中，所述栅极区为矩形、梯形、T形、U形或者V形中的形状之一。
结合第一方面或者第一方面的第一种实施方式至第一方面的第四种实施方式中的任意一种实施方式，在第一方面的第五种实施方式中，所述源极区为由所述第一外延层进行第二掺杂类型离子掺杂而形成，所述漏极区由所述第一类型掺杂衬底进行第一掺杂类型离子掺杂而形成。
结合第一方面的第五种实施方式，在第一方面的第六种实施方式中，对于所述源区及所述漏区而言，所述第一掺杂类型为P型重掺杂，所述第二掺杂类型为N型重掺杂；或者对于所述源区及所述漏区而言，所述第一掺杂类型为N型重掺杂，第二掺杂类型为P型重掺杂。
第二方面，提供了一种隧穿场效应晶体管的制备方法，所述隧穿场效应晶体管的制备方法包括：
提供衬底；
在所述衬底的两个相对的侧边分别形成漏极区，所述两漏极区之间的衬底定义为第一掺杂类型衬底；
在所述第一掺杂类型衬底及所述两个漏极区上设置外延层；
在所述外延层上，且对应每个所述漏极区分别形成一个源极区，位于两个所述源极区下表面以下的外延层定义为第一外延层；
形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽；
在所述栅介质层形成的凹槽内形成栅极区。
在第二方面的第一种实施方式中，所述步骤“在所述衬底的两个相对的侧边分别形成漏极区，所述两漏极区之间的衬底定义为第一掺杂类型衬底”包括：
在所述衬底上的一个表面形成第一掩膜层；
图案化所述第一掩膜层，移除所述第一掩膜层相对的两侧边，以露出所述衬底相对的两端面；
对露出的所述衬底相对的两端面进行第一掺杂类型离子掺杂以形成所述漏极区；
移除剩余的所述第一掩膜层，所述两漏极区之间的衬底定义为所述第一掺杂类型衬底。
结合第二方面的第一种实施方式，在第二方面的第二种实施方式中，所述步骤“在所述外延层上，且对应每个所述漏极区分别形成一个源极区，位于两个所述源极区下表面以下的外延层定义为第一外延层”包括：
在所述外延层远离所述第一掺杂类型衬底及所述漏极区域的表面形成第二掩膜层；
图案化所述第二掩膜层，移除所述第二掩膜层相对的两侧边，以露出所述外延层相对的两端面；
对露出的所述外延层的相对的两端面进行第二掺杂类型离子掺杂以形成所述源极区，位于两个源极区下表面以下的外延层定义为第一外延层；
移除剩余的所述第二掩膜层。
结合第二方面的第二种实施方式，在第二方面的第三种实施方式中，对于所述源区及所述漏区而言，所述第一掺杂类型为P型重掺杂，所述第二掺杂类型为N型重掺杂；或者对于所述源区及所述漏区而言，所述第一类型掺杂为N型重掺杂，第二掺杂类型为P型重掺杂。
结合第二方面及第二方面的第一种实施方式至第三种实施方式中的任意一种实施方式，在第二方面的第四种实施方式中，所述步骤“形成覆盖在所述外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽”包括：
在所述外延层的表面及所述漏极区域的表面形成第三掩膜层；
图案化所述第三掩膜层，使图案化后的所述第三掩膜层覆盖所述源极区；
移除未被所述第三掩膜层覆盖的部分所述外延层，以形成包括凹槽的所述第一外延层；
移除剩余的所述第三掩膜层；
在所述源极区远离所述第一外延层的表面及两个所述源极区相对的侧壁及所述第一外延层的表面形成一层栅介质层；
移除覆盖在所述源极区远离所述第一外延层的表面的栅介质层，形成覆盖在第一外延层上及两个源极区相对的两个侧壁的栅介质层，所述栅介质层形成所述凹槽。
在第二方面的第五种实施方式中，在所述步骤“在所述外延层上，且对应每个所述漏极区分别形成一个源极区，位于两个所述源极区下表面以下的外延层定义为第一外延层”及所述步骤“形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽”之间，所述隧穿场效应晶体管的制备方法还包括：
形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的第二外延层；
所述步骤“形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽”包括：
形成覆盖在所述第二外延层的所述栅介质层，所述第二外延层覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁，所述栅介质层通过所述第二外延层覆盖在所述第一外延层及所述两个源极区相对的两个侧壁上，所述栅介质层形成所述凹槽。
在第二方面的第六种实施方式中，所述步骤“形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽”中，包括：
在所述第一外延层远离所述第一掺杂类型衬底的表面上形成一凹槽；
形成覆盖在所述第一外延层的所述凹槽内及覆盖在两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成所述凹槽，覆盖在所述第一外延层的所述凹槽内的栅介质层为第一部分，覆盖在两个所述源极区相对的两个侧壁的栅介质层为第二部分。
结合第二方面的第六种实施方式，在第二方面的第七种实施方式中，所述步骤“形成覆盖在所述第一外延层的所述凹槽内及覆盖在两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成所述凹槽，覆盖在所述第一外延层的所述凹槽内的栅介质层为第一部分，覆盖在两个所述源极区相对的两个侧壁的栅介质层为第二部分”之后，所述隧穿场效应晶体管的制备方法还包括：
形成覆盖部分所述源极区的栅介质层，覆盖所述部分源极区的栅介质层为第一延伸部，所述第一延伸部自所述第二部分远离所述第一部分的端面向外延伸，以覆盖部分所述源极区；
所述步骤“在所述栅介质层形成的凹槽内形成栅极区”包括：
在所述第一部分上形成包括本体和第二延伸部的栅极区，所述第二延伸部自所述本体远离所述第一部分的端面向外延伸且所述第二部分覆盖在所述第一延伸部上。
根据上述各实施方式提供的隧穿场效应晶体管及所述隧穿场效应晶体管的制备方法，两个所述漏极区设置在所述第一掺杂类型衬底的相对的两侧，所述第一外延层设置在所述第一掺杂类型衬底及所述两个漏极区上，两个源极区设置在所述第一外延层上且每个源极区分别对应一个漏极区设置，所述栅极区设置在两个源极区之间且通过所述栅介质层设置在所述第一外延层上，且所述栅极区与两个源极区之间设置所述栅介质层。此种隧穿场效应晶体管的结构使得所述栅极区加载的电信号的电场方向与所述电子的隧穿方向相反，即所述栅极区加载的电信号的电场方向与所述电子的隧穿方向平行，即线隧穿机制。因此，所述源极的价带中的电子隧穿至所述第一外延层的导带时的隧穿几率较高，隧穿电流较大，并且可以产生较高的开态电流和陡直的亚阈值摆幅(远小于60mV/dec)。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一较佳实施方式的隧穿场效应晶体管的剖面结构示意图；
图2为本发明第二较佳实施方式的隧穿场效应晶体管的剖面结构示意图；
图3为本发明第三较佳实施方式的隧穿场效应晶体管的剖面结构示意图；
图4为本发明第四较佳实施方式的隧穿场效应晶体管的剖面结构示意图；
图5为本发明第五较佳实施方式的隧穿场效应晶体管的剖面结构示意图；
图6为本发明第六较佳实施方式的隧穿场效应晶体管的剖面结构示意图；
图7为本发明一较佳实施方式的隧穿场效应晶体管的制备方法的流程图；
图8至图24为图7中隧穿场效应晶体管的制备方法的各个步骤对应的剖面图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明第一较佳实施方式的隧穿场效应晶体管的剖面结构示意图。所述隧穿场效应晶体管100包括第一掺杂类型衬底110、两个漏极区120、第一外延层130、两个源极区140、栅极区150及栅介质层160。两个所述漏极区120分别设置于所述第一掺杂类型衬底110的相对的两侧。所述第一外延层130设置于所述第一掺杂类型衬底110及所述两个漏极区120上。两个所述源极区140设置于所述第一外延层130上且每个源极区140分别与一个漏极区120对应设置。所述栅极区150设置于两个所述源极区140之间且通过所述栅介质层160设置在所述第一外延层130上，且所述栅极区150与两个所述源极区140之间设置所述栅介质层160。
在本实施方式中，所述第一掺杂类型衬底110可以为硅(Si)衬底。在其他实施方式中，所述第一掺杂类型衬底110也可以为锗(Ge)或硅锗、镓砷等II-IV族、或III-V族、或IV-IV族的二元或三元化合物半导体、绝缘衬底上的硅(Siliconon Insulator,SOI)、或者绝缘衬底上的锗中(Germanium on Insulator,GeOI)的任意一种。
所述漏极区120可以由以下方式形成：可提供一衬底，对所述衬底的相对的两端进行第一掺杂类型离子掺杂而形成所述两个漏极区120，而未被掺杂所述第一掺杂类型离子掺杂的衬底的中部则为本案中所述的第一掺杂类型衬底110。具体地，可对衬底表面设置一掩膜层(hard mask)，图案化所述掩膜层，移除所述掩膜层相对的两侧边，以露出所述衬底的相对的两端。对所述衬底相对的两端进行第一掺杂类型离子掺杂，由于所述衬底的两端没有设置掩膜层，则所述衬底的两端会掺杂了第一掺杂类型离子而形成了所述两个漏极区120，而所述衬底的中部由于有掩膜层的覆盖，则未被掺杂第一掺杂类型离子，从而形成了所述第一掺杂类型衬底110。之后移除剩余的掩膜层即可。所述掩膜层的材料可以为但不局限于Si3N4。
所述第一外延层130设置于所述第一掺杂类型衬底110及两个所述漏极区120上。所述第一外延层130与所述第一掺杂类型衬底110及两个所述漏极区120层叠设置，且所述第一外延层130覆盖在所述第一掺杂类型衬底110及两个所述漏极区120上。在所述第一外延层130与所述第一掺杂类型衬底110及两个所述漏极区120的层叠部分，所述第一外延层130与所述第一掺杂类型衬底110及两个所述源极区120紧密接触。在本实施方式中，所述第一外延层130与所述第一掺杂类型衬底110及两个所述漏极区120之间的接触面为平面。所述第一外延层130的材质与所述第一掺杂类型衬底110的材质相同。所述第一外延层130的形成可用外延的方式形成，比如化学气相沉积(Chemical VaporDeposition，CVD)技术，分子束外延(Molecular beam epitaxy，MBE)技术。所述第一外延层130的材料可以为但不局限于限于Si、Ge、III-V族化合物等。在本实施方式中，所述第一外延层130包括凹槽131，所述凹槽131设置于所述第一外延层130远离所述第一掺杂类型衬底110的表面。优选地，所述凹槽131正对所述第一掺杂类型衬底110设置，且所述凹槽131在横向的尺寸与所述第一掺杂类型衬底110在同方向的尺寸相一致。在一实施方式中，所述凹槽131的在横向的尺寸与所述第一掺杂类型衬底110在横向的尺寸相等。或者，在另一实施方式中，所述凹槽131在横向的尺寸略大于所述第一掺杂类型衬底110在横向的尺寸。或者在另一实施方式中，所述凹槽131在横向的尺寸略大小于所述第一掺杂类型衬底110在横向的尺寸。
两个所述源极区140设置于所述第一外延层130上且每个源极区140分别与一个漏极区120对应设置。具体地，两个所述源极区140设置在所述第一外延层130远离所述第一掺杂类型衬底110及两个所述漏极区120的表面上，每个所述源极区140并不覆盖所述凹槽131，且每一个源极区140分别通过所述第一外延层130未设置所述凹槽131的表面与一个漏极区120层叠设置。两个所述源极区140由所述第一外延层130进行第二类型离子掺杂而形成。
所述栅介质层160包括第一部分161和两个第二部分162。所述第一部分161设置在所述第一外延层130的表面，两个所述第二部分162设置于所述第一部分161相对的两端。在本实施方式中，所述第二部分162自所述第一部分161的两端向同一方向延伸而形成。且在本实施方式中，所述第二部分162垂直于所述第一部分161。两个所述第二部分162及所述第一部分161形成一凹槽。进一步地，由于所述第一外延层130的表面包括凹槽131，所述第一部分161收容于所述凹槽131内。所述栅介质层160的材料可以为但不仅限于Si3N4，SiO2，或高K材料。
所述栅极区150收容于所述栅介质层160的两个所述第二部分162及所述第一部分161形成的凹槽内。具体地，所述栅极区150通过所述第一部分161设置在所述第一外延层130上，换句话说，所述栅极区150与所述第一部分161及所述第一外延层130依次层叠设置。所述第二部分162设置于所述栅极区150和所述漏极区140之间。在本实施方式中，所述栅极区150的形状为矩形。
在一实施方式中，对于所述漏极区120及所述源极区140而言，所述第一掺杂类型为P型重掺杂，所述第二掺杂类型为N型重掺杂。在另一实施方式中，所述第一掺杂类型为N型重掺杂，所述第二掺杂类型为P型重掺杂。这里，所述P型重掺杂离子可以包括硼离子、或镓离子、或铟离子中的至少一种；所述N型重掺杂离子可以包括磷离子、或砷离子中的至少一种。当所述第一掺杂类型为P型重掺杂，第二掺杂类型为N型重掺杂时，即所述漏极区120掺杂了P型重掺杂(P+)离子，所述源极区140掺杂了N型重掺杂(N+)离子，此时，所述隧穿场效应晶体管100为P型隧穿场效应晶体管(PTFET)。当所述第一掺杂类型为N型重掺杂，所述第二掺杂类型为P型重掺杂时，即所述漏极区120掺杂了N型重掺杂(N+)离子，所述源极区140掺杂了P型重掺杂(P+)离子，此时，所述隧穿场效应晶体管100为N型隧穿场效应晶体管(NTFET)。对PTFET而言，所述漏极区120工作时加载的电压信号为负向偏置电压，所述源极区140工作时加载的电压信号为正向偏置电压。对NTFET而言，所述漏极区120工作时加载的电压信号为正向偏置电压，所述源极区140工作时加载的电压信号为负向偏置电压信号。
在此，以所述隧穿场效应晶体管100为NTFET为例对所述隧穿场效应晶体管100的工作原理进行说明。
当所述栅极区150没有加载电压信号时，所述隧穿场效应晶体管100处于关闭状态。当所述栅极区150加载电信号时，在所述栅极区150加载的电信号的作用下，所述源极区140的价带和所述第一外延层130的导带之间存在能差，这样，所述源极区140的价带中的电子便会隧穿至所述第一外延层130的导带中，从而形成了隧穿电流。所述源极区140与所述第一外延层130形成了隧穿结。本发明中，由于所述栅极区160与所述源极区140之间设置所述第一外延层130，因此，所述源极区140的价带中的电子隧穿至所述第一外延层130的导带中的隧穿方向是横向的。此时，发生隧穿的电子集中在所述源极区140与所述第一外延层130的接触面上，在所述源极区140加载的电压信号及所述漏极区120加载的电压信号的作用下，这些发生隧穿的电子便会流向所述漏极区120，从而形成了漏极电流，即所述NTFET的工作电流。
需要说明的是，在本发明中，所述栅极区150加载的电信号的电场方向为横向的。由此可见，所述栅极区150加载的电信号的电场方向与所述电子的隧穿方向相反，即所述栅极区150加载的电信号的电场方向与所述电子的隧穿方向平行，即线隧穿机制。因此，所述源极区140的价带中的电子隧穿至所述第一外延层130的导带时的隧穿几率较高，可以产生较高的开态电流和陡直的亚阈值摆幅(远小于60mV/dec)。
请一并参阅图2，图2为本发明第二较佳实施方式的隧穿场效应晶体管的剖面结构示意图。在本实施方式中，所述隧穿场效应晶体管200包括第一掺杂类型衬底210、两个漏极区220、第一外延层230、两个源极区240、栅极区250、栅介质层260及第二外延层270。两个所述漏极区220分别设置与所述第一掺杂类型衬底210的相对的两侧。所述第一外延层230设置于所述第一掺杂类型衬底210及所述两个漏极区220上。两个所述源极区140设置于所述第一外延层230上且没有源极区240分别与一个漏极区220相对设置。所述栅极区250设置于两个所述源极区240之间且通过所述栅介质层260设置在所述第一外延层230上，且所述栅极区250与两个所述源极区240之间设置所述栅介质层260。所述第二外延层270围绕所述栅介质层260设置。
在本实施方式中，所述第一掺杂类型衬底210可以为硅(Si)衬底。在其他实施方式中，所述第一掺杂类型衬底210也可以为锗(Ge)或硅锗、镓砷等II-IV族、或III-V族、或IV-IV族的二元或三元化合物半导体、绝缘衬底上的硅(Siliconon Insulator,SOI)、或者绝缘衬底上的锗中(Germanium on Insulator,GeOI)的任意一种。
所述漏极区220可以由以下方式形成：可提供衬底，对所述衬底的相对的两端进行第一掺杂类型离子掺杂而形成所述两个漏极区220，而未被掺杂所述第一掺杂类型离子掺杂的衬底的中部则为本案中所述的第一掺杂类型衬底210。具体地，可对衬底的一表面设置一掩膜层(hard mask)，图案化所述掩膜层，移除所述掩膜层相对的两侧边，以露出所述衬底的相对的两端。对所述衬底相对的两端进行第一掺杂类型离子掺杂，由于所述衬底的两端没有设置掩膜层，则所述衬底的两端会掺杂了第一掺杂类型离子而形成了所述两个漏极区220，而所述衬底的中部由于有掩膜层的覆盖，则未被掺杂第一掺杂类型离子，从而形成了所述第一掺杂类型衬底210。之后移除剩余的掩膜层即可。所述掩膜层的材料可以为但不局限于Si3N4。
所述第一外延层230设置于所述第一掺杂类型衬底210及两个所述漏极区220上。所述第一外延层230与所述第一掺杂类型衬底210及两个所述漏极区220层叠设置，且所述第一外延层230覆盖在所述第一掺杂类型衬底210及两个所述漏极区220上。在所述第一外延层230与所述第一掺杂类型衬底210及两个所述漏极区220的层叠部分，所述第一外延层230与所述第一掺杂类型衬底210及两个所述源极区120紧密接触。在本实施方式中，所述外延层130与所述第一掺杂类型衬底210及两个所述漏极区220之间的接触面为平面。所述第一外延层230的材质与所述第一掺杂类型衬底210的材质相同。所述第一外延层230的材料可以为但不局限于限于Si、Ge、III-V族化合物等。在本实施方式中，所述第一外延层230包括凹槽231，所述凹槽231设置于所述第一外延层230远离所述第一掺杂类型衬底210的表面。优选地，所述凹槽231正对所述第一掺杂类型衬底210设置，且所述凹槽231在横向的尺寸与所述第一掺杂类型衬底210在同方向的尺寸相一致。在一实施方式中，所述凹槽231的在横向的尺寸与所述第一掺杂类型衬底210在横向的尺寸相等。或者，在另一实施方式中，所述凹槽231在横向的尺寸略大于所述第一掺杂类型衬底210在横向的尺寸。或者在另一实施方式中，所述凹槽231在横向的尺寸略大小于所述第一掺杂类型衬底210在横向的尺寸。
两个所述源极区240设置于所述第一外延层230上且每个源极区240分别与一个漏极区220对应设置。具体地，两个所述源极区240设置在所述第一外延层230远离所述第一掺杂类型衬底210及两个所述漏极区220的表面上，每个所述源极区240并不覆盖所述凹槽231，且每一个源极区240分别通过所述第一外延层130未设置所述凹槽231的表面与一个漏极区220层叠设置。两个所述源极区240由所述第一外延层130进行第二类型离子掺杂而形成。
所述栅介质层260包括第一部分261和两个第二部分262。两个所述第二部分262设置于所述第一部分261相对的两端。在本实施方式中，所述第二部分262自所述第一部分261的两端向同一方向延伸而形成。且在本实施方式中，所述第二部分262垂直于所述第一部分261。两个所述第二部分262及所述第一部分261形成一凹槽。
所述第二外延层270的围绕所述栅介质层260设置，且所述第二外延层270的形状与所述栅介质层260的形状相适应。在本实施方式中，所述栅介质层270包括第三部分271及两个第四部分272，所述第三部分271设置与于所述第一外延层230的表面的所述凹槽231内，两个所述第四部分272设置于所述第三部分271相对的两端，所述第四部分272自所述第三部分271的两端向同一方向延伸而成。所述第四部分272垂直于所述第三部分271。两个所述第四部分272和一个所述第三部分271形成一凹槽。所述第一部分261设置在所述第三部分271的表面。所述第二外延层270的形成可用外延的方式形成，比如化学气相沉积(Chemical Vapor Deposition，CVD)技术，分子束外延(Molecular beam epitaxy，MBE)技术。所述第二外延层270的材料可以为但不局限于限于Si、Ge、III-V族化合物等。
所述栅极区250收容于所述栅介质层260的两个所述第二部分262及所述第一部分261所形成的凹槽内。具体地，所述栅极区250通过所述第一部分261及所述第三部分271设置在所述第一外延层230上。换句话说，所述栅介质层260与所述第一部分261、所述第三部分271及所述第一外延层230层叠设置。
图3为本发明第三较佳实施方式的隧穿场效应晶体管的剖面结构示意图；所述隧穿场效应晶体管100包括第一掺杂类型衬底310、两个漏极区320、第一外延层330、两个源极区340、栅极区350和栅介质层360。两个所述漏极区320分别设置在所述第一掺杂类型衬底110的相对的两侧。所述第一外延层330设置于所述第一掺杂类型衬底310及所述两个漏极区320上。两个所述漏极区320设置于所述第一外延层330上且每个源极区340分别与一个漏极区320对应设置。所述源极区350设置于两个所述源极区340之间且通过所述栅介质层360设置在所述第二外延层330上，且所述栅极区350与两个所述源极区340之间设置所述栅介质层360。
在本实施方式中，所述第一掺杂类型衬底310可以为硅(Si)衬底。在其他实施方式中，所述第一掺杂类型衬底110也可以为锗(Ge)或硅锗、镓砷等II-IV族、或III-V族、或IV-IV族的二元或三元化合物半导体、绝缘衬底上的硅(Siliconon Insulator,SOI)、或者绝缘衬底上的锗(Germanium on Insulator,GeOI)中的任意一种。
所述漏极区320可以由以下方式形成：可提供衬底，对所述衬底的相对的两端进行第一掺杂类型离子掺杂而形成所述两个漏极区320，而未被掺杂所述第一掺杂类型离子掺杂的衬底的中部则为本案中所述的第一掺杂类型衬底310。具体地，可对衬底的一表面设置一掩膜层(hard mask)，图案化所述掩膜层，移除所述掩膜层相对的两侧边，以露出所述衬底的相对的两端。对所述衬底相对的两端进行第一掺杂类型离子掺杂，由于所述衬底的两端没有设置掩膜层，则所述衬底的两端会掺杂了第一掺杂类型离子而形成了所述两个漏极区320，而所述衬底的中部由于有掩膜层的覆盖，则未被掺杂第一掺杂类型离子，从而形成了所述第一掺杂类型衬底310。之后移除剩余的掩膜层即可。所述掩膜层的材料可以为但不局限于Si3N4。
所述第一外延层330设置于所述第一掺杂类型衬底310及两个所述漏极区320上。所述第一外延层330与所述第一掺杂类型衬底310及两个所述漏极区320层叠设置，且所述第一外延层330覆盖在所述第一掺杂类型衬底310及两个所述漏极区320上。在所述第一外延层330与所述第一掺杂类型衬底310及两个所述漏极区320的层叠部分，所述第一外延层330与所述第一掺杂类型衬底310及两个所述漏极区320紧密接触。在本实施方式中，所述第一外延层330与所述第一掺杂类型衬底310及两个所述漏极区320之间的接触面为平面。所述第一外延层330的材质与所述第一掺杂类型衬底310的材质相同。所述第一外延层330的材料可以为但不局限于限于Si、Ge、III-V族化合物等。在本实施方式中，所述第一外延层330包括凹槽331，所述凹槽331设置于所述第一外延层330远离所述第一掺杂类型衬底310的表面。优选地，所述凹槽331正对所述第一掺杂类型衬底310设置，且所述凹槽331在横向的尺寸与所述第一掺杂类型衬底310在同方向的尺寸相一致。在一实施方式中，所述凹槽331的在横向的尺寸与所述第一掺杂类型衬底310在横向的尺寸相等。或者，在另一实施方式中，所述凹槽331在横向的尺寸略大于所述第一掺杂类型衬底310在横向的尺寸。或者在另一实施方式中，所述凹槽331在横向的尺寸略大小于所述第一掺杂类型衬底310在横向的尺寸。
两个所述源极区340设置于所述第一外延层330上且每个源极区340分别与一个漏极区320对应设置。具体地，两个所述源极区340设置在所述第一外延层330远离所述第一掺杂类型衬底310及两个所述漏极区320的表面上，每个所述源极区340并不覆盖所述凹槽331，且每一个源极区340分别通过所述第一外延层330未设置所述凹槽331的表面与一个漏极区320层叠设置。两个所述源极区340由所述第一外延层330进行第二类型离子掺杂而形成。
所述栅介质层360包括第一部分361、两个第二部分362及两个第一延伸部363。所述第一部分361设置在所述第一外延层330的表面，两个所述第二部分362设置于所述第一部分361相对的两端。在本实施方式中，所述第二部分362自所述第一部分361的两端向同一方向延伸而形成。在本实施方式中，所述第二部分362垂直所述第一部分361。两个所述第二部分362及所述第一部分361形成一凹槽。进一步地，由于所述第一外延层330的表面包括凹槽331，所述第一部分361收容于所述凹槽331内。每个所述第一延伸部363自每个所述第二部分362远离所述第一部分361的端面向外延伸，以覆盖部分所述源极区340。
所述栅极区350包括设置在所述第一部分361上的本体351和第二延伸部352。所述第二延伸部352自所述本体351远离所述第一部分361的端面向外延伸，且所述第二延伸部352覆盖在所述第一延伸部363上。在本实施方式中，所述栅极区350的形状为“T”形。
在以上实施方式中，所述栅极区的形状分别为矩形或者“T”形。可以理解地，所述栅极区的形状并不局限于上述两种形状，在其他实施方式中，所述栅极区的形状可以为其他形状。请参阅图4，其为本发明第四较佳实施方式的隧穿场效应晶体管的剖面结构示意图。在本实施方式中，所述隧穿场效应晶体管400的栅极区450的形状为梯形。
请参阅图5，其为本发明第五较佳实施方式的隧穿场效应晶体管的剖面结构示意图。在本实施方式中，所述隧穿场效应晶体管500的栅极区550的形状为梯形。
请参阅图6，其为本发明第六较佳实施方式的隧穿场效应晶体管的剖面结构示意图。在本实施方式中，所述隧穿场效应晶体管600的栅极区650的形状为“V”形。
下面以制备本发明隧穿场效应晶体管100为例对本发明隧穿场效应晶体管100的制备方法进行描述，请参阅图7，其为本发明一较佳实施方式的隧穿场效应晶体管的制备方法的流程图。所述隧穿场效应晶体管的制备方法包括但不仅限于如下步骤。
步骤S101，提供一衬底10。请参阅图8，在本实施方式中，所述衬底10包括两个相对的表面，为了方便描述，所述两个相对的表面分别命名为第一衬底表面111和第二衬底表面112。所述衬底10可以为硅(Si)衬底。在其他实施方式中，所述衬底10也可以为锗(Ge)或硅锗、镓砷等II-IV族、或III-V族、或IV-IV族的二元或三元化合物半导体、绝缘衬底上的硅(Silicon on Insulator,SOI)、或者绝缘衬底上的锗(Germanium on Insulator,GeOI)中的任意一种。
步骤S102，在所述衬底10的两个相对的侧边分别形成漏极区120，两所述漏极区120之间的衬底10定义为第一掺杂类型衬底110。在所述步骤S102中，包括但不仅限于以下子步骤。
步骤S1021，在所述衬底10的一个表面形成第一掩膜层21。请一并参阅图9，所述第一掩膜层21设置在所述衬底10的所述第一衬底表面111上，所述第一掩膜层21用于保护所述第一掩膜层21覆盖的所述第一衬底表面111。可以理解地，在其他实施方式中，所述第一掩膜层21也可设置在所述衬底10的所述第二衬底表面112上。所述第一掩膜层21的材料可以为但不局限于Si3N4。
步骤S1022，图案化所述第一掩膜层21，移除所述第一掩膜层21相对的两侧边，以露出所述衬底10相对的两端面113。请一并参阅图10，图案化所述第一掩膜层21，移除所述掩膜层21的两端，使得图案化后的所述第一掩膜层21设置在所述第一衬底表面111的中部，而所述衬底10的第一衬底表面111的两端面113被显露出来。所述衬底10的第一衬底表面113上漏出的两端面113分别设置在所述未被移除的所述掩膜层21的两侧，优选地，两个所述端面113关于未被移除的所述掩膜层21对称。
步骤S1023，对露出的所述衬底10相对的两端面113进行第一掺杂类型离子掺杂以形成所述漏极区120。请一并参阅图11，所述衬底10的所述第一衬底表面111上仅仅有中部覆盖图案化的所述第一掩膜层21，而所述衬底10的第一衬底表面111的两个所述端面113被显露出来。对所述衬底10相对的两端面113进行第一离子掺杂以形成所述源极区120。在本实施方式中，所述第一掺杂类型为N型重掺杂，所述N型重掺杂离子可以包括磷离子、或砷离子中的至少一种。
步骤S1024，移除剩余的所述第一掩膜层21，两所述漏极区120之间的衬底30被定义为所述第一掺杂类型衬底130。图案化后剩余的所述第一掩膜层21设置在所述衬底10的第一衬底表面111的中部，由于所述第一掩膜层21的保护，在进行第一掺杂类型离子掺杂时，被剩余的所述第一掩膜层21覆盖的所述衬底10的中部未被掺杂第一掺杂类型离子，即在两个所述漏极区120之间的衬底10定义出所述第一掺杂类型衬底110。
步骤S103，在所述第一掺杂类型衬底110及两个所述漏极区120上设置外延层30。请一并参阅图13，在所述第一掺杂类型衬底110和两个所述漏极区120上设置外延层30，所述外延层30具有较大的厚度。所述外延层30的材料可以为但不局限于限于Si、Ge、III-V族化合物等。所述外延层30包括两个相对的表面，分别为第一外延层表面31和第二外延层表面32。在本实施方式中，所述外延层30通过所述第二外延层表面32设置在所述第一掺杂类型衬底110及两个所述漏极区120上。
步骤S104，在所述外延层30上，且对应每个漏极区120分别形成一个源极区140，位于两个所述源极区120下表面以下的所述外延层30定义为第一外延层130。所述步骤S104包括但不仅限于以下子步骤。
步骤S1041，在所述外延层30远离所述第一掺杂类型衬底110及所述漏极区120的表面形成第二掩膜层22。请一并参阅图14，在所述第一外延层表面31上形成所述第二掩膜层22。所述第二掩膜层22的材料可以为但不局限于Si3N4。
步骤S1042，图案化所述第二掩膜层22，移除所述第二掩膜层22相对的两侧边，以露出所述外延层30相对的两端面。请一并参阅图15，图案化后的所述第二掩膜层22，所述第二掩膜层22的两端被移除，使得图案化后的所述第二掩膜层22设置在所述外延层30的中部，而所述外延层30的所述第一外延层表面31的两端面被显露出来。为了方便描述，图案化后所述第二掩膜层22之后显露出来的所述外延层30的第一外延层表面31的两个端面均命名为外延层端面33。两个所述外延层端面33位于在所述第一外延层表面31上且分别对应所述漏极区120设置，未被移除的所述第二掩膜层22设置在所述外延层30的中部且对应所述第一掺杂类型衬底110设置，优选地，两个所述外延层端面33关于未被移除的所述第二掩膜层22对称。
步骤S1043，对露出的所述外延层的两端面进行第二掺杂类型离子掺杂以形成所述源极区140，位于两个源极区140下表面以下的外延层30定义为第一外延层130。请一并参阅图16，所述外延层30仅有中部覆盖图案化的所述第二掩膜层22，而所述外延层30的第一外延层表面31的两个外延层端面33分别设置在被显露出来。对两个所述外延层端面33进行部分第二类型离子掺杂以形成所述漏极区140。在本实施方式中，所述第二掺杂类型为P型重掺杂，所述P型重掺杂离子可以包括硼离子、或镓离子、或铟离子中的至少一种。
步骤S1044，移除剩余的所述第二掩膜层22。图案化后剩余的所述第二掩膜层22设置在所述外延层30的所述第一外延层表面31的中部，请一并参阅图17，由于所述第二掩膜层22的保护，在进行第二掺杂类型离子掺杂时，被剩余的所述第二掩膜层22覆盖的所述外延层30的中部未被掺杂所述第二掺杂类型离子。在形成所述源极区140之后，剩余的所述第二掩膜层22被移除。
步骤S105，形成覆盖在所述第一外延层130上及两个所述源极区140相对的两个侧壁的栅介质层160，所述栅介质层160形成一凹槽。所述步骤S105包括但不仅限于以下子步骤。
步骤S1051，在所述外延层30的表面及所述漏极区140的表面形成第三掩膜层23。请一并参阅图18，所述第三掩膜层23设置在所述外延层30及两个所述漏极区140远离所述第一掺杂类型衬底110的表面。
步骤S1052，图案化所述第三掩膜层23，使图案化后的所述第三掩膜层23覆盖所述源极区140。请一并参阅图19，图案化所述第三掩膜层23，移除所述第三掩膜层23的中部，以露出所述外延层30未被掺杂的表面，使得图案化后的所述第三掩膜层23覆盖两个所述源极区140。
步骤S1053，移除未被所述第三掩膜层23覆盖的部分所述外延层30，以形成包括凹槽131的所述第一外延层130。请一并参阅图20，在所述外延层30远离所述第一掺杂衬底110的表面形成凹槽131，所述凹槽131的深度大于所述源极区140在同方向上的尺寸，所述衬底30被定义为包括所述凹槽131的第一外延层130。
步骤S1054，移除剩余的所述第三掩膜层23。请一并参阅图21，剩余的所述第三掩膜层23仅仅覆盖在两个所述源极区140，在此步骤将覆盖在两个所述源极区140表面的所述第三掩膜层23移除。
步骤S1055，在所述源极区140远离所述第一外延层130的表面及两个所述源极区140相对的侧壁及所述第一外延层130的表面形成一层栅介质层160。具体地，请一并参阅图22，形成一层栅介质层160，所述栅介质层160覆盖在所述第一外延层130的表面(在本实施方式中为所述栅介质层160覆盖在所述凹槽131内)，两个所述源极区140相对的两个侧壁以及两个所述源极区140的上表面(所述源极区140的上表面即所述源极区140远离所述第一外延层130的表面)。
步骤S1056，移除覆盖在所述源极区140远离所述第一外延层130的表面的栅介质层160，形成覆盖在所述第一外延层130及两个源极区140相对的两个侧壁的栅介质层160，所述栅介质层160形成所述凹槽。请一并参阅图23，移除位于所述源极区140的上表面的所述栅介质层160，剩余的所述栅介质层160覆盖在所述凹槽131内以及两个所述源极区140相对的两个侧壁。并且，覆盖在所述凹槽内131的栅介质层160被定义为第一部分161，覆盖在两个所述源极区140相对的两个侧壁的栅介质层160被定义为第二部分162。所述第一部分161及所述第二部分162形成所述凹槽。
步骤S106，在所述栅介质层160形成的凹槽内形成栅极区150。请一并参阅图24，所述栅极区150的一个表面设置在所述第一部分161上，且所述栅极区150的两侧边与两个相对的第二部分162相邻。在本实施方式中，所述栅极区150的形状为矩形。在其他实施方式中，所述栅极区也可以为梯形、T形、U形或者V形中的形状之一。
在本隧穿场效应晶体管100的制备方法中，对于所述漏极区120及所述源极区140而言，以第一掺杂类型为N型重掺杂，第二掺杂类型为P型重掺杂为例进行的说明，此时，所述漏极区120掺杂了N型重掺杂离子，所述源极区140掺杂了P重掺杂型离子，所述隧穿场效应晶体管100为N型隧穿场效应晶体管。可以理解地，在其他实施方式中，第一掺杂类型为P型重掺杂，第二掺杂类型为N型重掺杂，此时，所述漏极区120掺杂了P型重掺杂离子，所述源极区140掺杂了N型重掺杂离子，此时，所述隧穿场效应晶体管100为P型隧穿场效应晶体管。这里，所述P型重掺杂离子可以包括硼离子、或镓离子、或铟离子中的至少一种；所述N型重掺杂离子可以包括磷离子、或砷离子中的至少一种。
在其他实施方式中，在所述步骤S104，“所述外延层30上，且对应每个漏极区120分别形成一个源极区140，位于两个所述源极区120下表面以下的所述外延层30定义为第一外延层130”；及所述步骤S105，“形成覆盖在所述第一外延层130上及两个所述源极区140相对的两个侧壁的栅介质层160，所述栅介质层160形成一凹槽”之间，请一并参阅图2，所述隧穿场效应晶体管的制备方法还包括如下步骤。
步骤I：形成覆盖在所述第一外延层130上及两个所述源极区140相对的两个侧壁的第二外延层270。
此时，所述步骤S105，“形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽”具体包括：形成覆盖在所述第二外延层270的所述栅介质层260，所述第二外延层270覆盖在所述第一外延层230上及两个所述源极区240相对的两个侧壁，所述栅介质层260通过所述第二外延层270覆盖在所述第一外延层230及所述两个源极区240相对的两个侧壁上，所述栅介质层260形成所述凹槽。
在其他实施方式中，所述步骤S105中，“形成覆盖在所述第一外延层130上及两个所述源极区140相对的两个侧壁的栅介质层160，所述栅介质层160形成一凹槽”中，请一并参阅图3，所述隧穿场效应晶体管的制备方法还包括以下步骤。
步骤II，在所述第一外延层330远离所述第一掺杂类型衬底310的表面上形成一凹槽331；
步骤III，形成覆盖在所述第一外延层330的所述凹槽331内及覆盖在两个所述源极区340相对的两个侧壁的栅介质层360，所述栅介质层360形成凹槽，覆盖在所述第一外延层330的所述凹槽331内的栅介质层360为第一部分361，覆盖在两个所述源极区340相对的两个侧壁的栅介质层360为第二部分362。
在所述步骤II之后，所述隧穿场效应晶体管的制备方法还包括以下步骤。
步骤III，形成覆盖在部分所述源极区340的栅介质层360，覆盖所述部分源极区340的栅介质层360为第一延伸部363，所述第一延伸部363自所述第二部分362远离所述第一部分361的端面向外延伸，以覆盖部分所述源极区340。此时，所述步骤S106，“在所述栅介质层形成的凹槽内形成栅极区”具体包括：在所述第一部分361上形成包括本体351和第二延伸部352的栅极区350，所述第二延伸部352自所述本体351远离所述第一部分361的端面向外延伸且所述第二部分362覆盖在所述第一延伸部363上。
根据上述各实施方式提供的隧穿场效应晶体管及所述隧穿场效应晶体管的制备方法，两个所述漏极区设置在所述第一掺杂类型衬底的相对的两侧，所述第一外延层设置在所述第一掺杂类型衬底及所述两个漏极区上，两个源极区设置在所述第一外延层上且每个源极区分别对应一个漏极区设置，所述栅极区设置在两个源极区之间且通过所述栅介质层设置在所述第一外延层上，且所述栅极区与两个源极区之间设置所述栅介质层。此种隧穿场效应晶体管的结构使得所述栅极区加载的电信号的电场方向与所述电子的隧穿方向相反，即所述栅极区加载的电信号的电场方向与所述电子的隧穿方向平行，即线隧穿机制。因此，所述源极的价带中的电子隧穿至所述第一外延层的导带时的隧穿效率较高，隧穿电流较大，并且可以产生较高的开态电流和陡直的亚阈值摆幅(远小于60mV/dec)。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (15)

1.一种隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管包括：
第一掺杂类型衬底；
两个漏极区，分别设于所述第一掺杂类型衬底的相对的两侧；
第一外延层，设置于所述第一掺杂类型衬底及所述两个漏极区上；
两个源极区，设置于所述第一外延层上且每个源极区分别与一漏极区相对应；
栅极区及栅介质层，所述栅极区设置在两个源极区之间且通过所述栅介质层设置在所述第一外延层上，且所述栅极区与两个源极区之间设置所述栅介质层。
2.如权利要求1所述的隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管还包括：
第二外延层，所述第二外延层围绕所述栅介质层设置。
3.如权利要求1或2所述的隧穿场效应晶体管，其特征在于，所述第一外延层包括凹槽，所述凹槽设置于所述第一外延层远离所述第一掺杂类型衬底的表面，所述栅介质层包括第一部分和两个第二部分，两个第二部分设置于所述第一部分相对的两端，所述栅极区通过所述第一部分设置在所述第一外延层上，所述第二部分设置于所述栅极区与所述源极区之间。
4.如权利要求3所述的隧穿场效应晶体管，其特征在于，所述栅介质层还包括第一延伸部，所述第一延伸部自所述第二部分远离所述第一部分的端面向外延伸，以覆盖部分所述源极区，所述栅极区包括设置在所述第一部分上的本体及第二延伸部，所述第二延伸部自所述本体远离所述第一部分的端面向外延伸，且所述第二延伸部覆盖在所述第一延伸部上。
5.如权利要求1～3任意一项所述的隧穿场效应晶体管，其特征在于，所述栅极区为矩形、梯形、T形、U形或者V形中的形状之一。
6.如权利要求1～5任意一项所述的隧穿场效应晶体管，其特征在于，所述源极区为由所述第一外延层进行第二掺杂类型离子掺杂而形成，所述漏极区由所述第一类型掺杂衬底进行第一掺杂类型离子掺杂而形成。
7.如权利要求6所述的隧穿场效应晶体管，其特征在于，对于所述源区及所述漏区而言，所述第一掺杂类型为P型重掺杂，所述第二掺杂类型为N型重掺杂；或者对于所述源区及所述漏区而言，所述第一掺杂类型为N型重掺杂，第二掺杂类型为P型重掺杂。
8.一种隧穿场效应晶体管的制备方法，其特征在于，所述隧穿场效应晶体管的制备方法包括：
提供衬底；
在所述衬底的两个相对的侧边分别形成漏极区，两所述漏极区之间的衬底定义为第一掺杂类型衬底；
在所述第一掺杂类型衬底及所述两个漏极区上设置外延层；
在所述外延层上，且对应每个所述漏极区分别形成一个源极区，位于两个所述源极区下表面以下的外延层定义为第一外延层；
形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽；
在所述栅介质层形成的凹槽内形成栅极区。
9.如权利要求8所述的隧穿场效应晶体管的制备方法，其特征在于，所述步骤“在所述衬底的两个相对的侧边分别形成漏极区，两所述漏极区之间的衬底定义为第一掺杂类型衬底”包括：
在所述衬底上的一个表面形成第一掩膜层；
图案化所述第一掩膜层，移除所述第一掩膜层相对的两侧边，以露出所述衬底相对的两端面；
对露出的所述衬底相对的两端面进行第一掺杂类型离子掺杂以形成所述漏极区；
移除剩余的所述第一掩膜层，两所述漏极区之间的衬底定义为所述第一掺杂类型衬底。
10.如权利要求9所述的隧穿场效应晶体管的制备方法，其特征在于，所述步骤“在所述外延层上，且对应每个所述漏极区分别形成一个源极区，位于两个所述源极区下表面以下的外延层定义为第一外延层”包括：
在所述外延层远离所述第一掺杂类型衬底及所述漏极区域的表面形成第二掩膜层；
图案化所述第二掩膜层，移除所述第二掩膜层相对的两侧边，以露出所述外延层相对的两端面；
对露出的所述外延层的相对的两端面进行第二掺杂类型离子掺杂以形成所述源极区，位于两个源极区下表面以下的外延层定义为第一外延层；
移除剩余的所述第二掩膜层。
11.如权利要求10所述的隧穿场效应晶体管的制备方法，其特征在于，对于所述源区及所述漏区而言，所述第一掺杂类型为P型重掺杂，所述第二掺杂类型为N型重掺杂；或者对于所述源区及所述漏区而言，所述第一类型掺杂为N型重掺杂，第二掺杂类型为P型重掺杂。
12.如权利要求8～11任意一项所述的隧穿场效应晶体管的制备方法，其特征在于，所述步骤“形成覆盖在所述外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽”包括：
在所述外延层的表面及所述漏极区域的表面形成第三掩膜层；
图案化所述第三掩膜层，使图案化后的所述第三掩膜层覆盖所述源极区；
移除未被所述第三掩膜层覆盖的部分所述外延层，以形成包括凹槽的所述第一外延层；
移除剩余的所述第三掩膜层；
在所述源极区远离所述第一外延层的表面及两个所述源极区相对的侧壁及所述第一外延层的表面形成一层栅介质层；
移除覆盖在所述源极区远离所述第一外延层的表面的栅介质层，形成覆盖在第一外延层上及两个源极区相对的两个侧壁的栅介质层，所述栅介质层形成所述凹槽。
13.如权利要求8所述的隧穿场效应晶体管的制备方法，其特征在于，在所述步骤“在所述外延层上，且对应每个所述漏极区分别形成一个源极区，位于两个所述源极区下表面以下的外延层定义为第一外延层”及所述步骤“形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽”之间，所述隧穿场效应晶体管的制备方法还包括：
形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的第二外延层；
所述步骤“形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽”包括：
形成覆盖在所述第二外延层的所述栅介质层，所述第二外延层覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁，所述栅介质层通过所述第二外延层覆盖在所述第一外延层及所述两个源极区相对的两个侧壁上，所述栅介质层形成所述凹槽。
14.如权利要求8所述的隧穿场效应晶体管的制备方法，其特征在于，所述步骤“形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽”中，包括：
在所述第一外延层远离所述第一掺杂类型衬底的表面上形成一凹槽；
形成覆盖在所述第一外延层的所述凹槽内及覆盖在两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成所述凹槽，覆盖在所述第一外延层的所述凹槽内的栅介质层为第一部分，覆盖在两个所述源极区相对的两个侧壁的栅介质层为第二部分。
15.如权利要求14所述的隧穿场效应晶体管的制备方法，其特征在于，所述步骤“形成覆盖在所述第一外延层的所述凹槽内及覆盖在两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成所述凹槽，覆盖在所述第一外延层的所述凹槽内的栅介质层为第一部分，覆盖在两个所述源极区相对的两个侧壁的栅介质层为第二部分”之后，所述隧穿场效应晶体管的制备方法还包括：
形成覆盖部分所述源极区的栅介质层，覆盖所述部分源极区的栅介质层为第一延伸部，所述第一延伸部自所述第二部分远离所述第一部分的端面向外延伸，以覆盖部分所述源极区；
所述步骤“在所述栅介质层形成的凹槽内形成栅极区”包括：
在所述第一部分上形成包括本体和第二延伸部的栅极区，所述第二延伸部自所述本体远离所述第一部分的端面向外延伸且所述第二部分覆盖在所述第一延伸部上。
CN201410727390.2A 2014-12-03 2014-12-03 隧穿场效应晶体管及其制备方法 Expired - Fee Related CN104576719B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410727390.2A CN104576719B (zh) 2014-12-03 2014-12-03 隧穿场效应晶体管及其制备方法
PCT/CN2015/095063 WO2016086771A1 (zh) 2014-12-03 2015-11-19 隧穿场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410727390.2A CN104576719B (zh) 2014-12-03 2014-12-03 隧穿场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104576719A true CN104576719A (zh) 2015-04-29
CN104576719B CN104576719B (zh) 2017-11-24

Family

ID=53092371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410727390.2A Expired - Fee Related CN104576719B (zh) 2014-12-03 2014-12-03 隧穿场效应晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN104576719B (zh)
WO (1) WO2016086771A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016086771A1 (zh) * 2014-12-03 2016-06-09 华为技术有限公司 隧穿场效应晶体管及其制备方法
CN109478562A (zh) * 2016-11-17 2019-03-15 华为技术有限公司 隧穿场效应晶体管及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1176156A (zh) * 1996-07-08 1998-03-18 Pmt粉末制造技术有限公司 用于空气分离器的分离轮
US20070228491A1 (en) * 2006-04-04 2007-10-04 Micron Technology, Inc. Tunneling transistor with sublithographic channel
CN102184955A (zh) * 2011-04-07 2011-09-14 清华大学 互补隧道穿透场效应晶体管及其形成方法
US20110253981A1 (en) * 2010-04-19 2011-10-20 Katholieke Universiteit Leuven, K.U. Leuven R&D Method of manufacturing a vertical tfet
US20120115296A1 (en) * 2007-03-12 2012-05-10 Katholieke Universiteit Leuven, K.U. Leuven R&D Tunnel field-effect transistor with gated tunnel barrier
US20130285138A1 (en) * 2012-04-30 2013-10-31 International Business Machines Corporation Method of Fabricating Tunnel Transistors With Abrupt Junctions
CN103681849A (zh) * 2012-08-30 2014-03-26 台湾积体电路制造股份有限公司 具有凸起漏极结构的场效应晶体管的系统和方法
CN103779418A (zh) * 2014-02-08 2014-05-07 华为技术有限公司 一种新型结构的遂穿场效应晶体管及其制备方法
US8754470B1 (en) * 2013-01-18 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
CN104134695A (zh) * 2014-07-15 2014-11-05 华为技术有限公司 隧穿场效应晶体管及隧穿场效应晶体管的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576719B (zh) * 2014-12-03 2017-11-24 华为技术有限公司 隧穿场效应晶体管及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1176156A (zh) * 1996-07-08 1998-03-18 Pmt粉末制造技术有限公司 用于空气分离器的分离轮
US20070228491A1 (en) * 2006-04-04 2007-10-04 Micron Technology, Inc. Tunneling transistor with sublithographic channel
US20120115296A1 (en) * 2007-03-12 2012-05-10 Katholieke Universiteit Leuven, K.U. Leuven R&D Tunnel field-effect transistor with gated tunnel barrier
US20110253981A1 (en) * 2010-04-19 2011-10-20 Katholieke Universiteit Leuven, K.U. Leuven R&D Method of manufacturing a vertical tfet
CN102184955A (zh) * 2011-04-07 2011-09-14 清华大学 互补隧道穿透场效应晶体管及其形成方法
US20130285138A1 (en) * 2012-04-30 2013-10-31 International Business Machines Corporation Method of Fabricating Tunnel Transistors With Abrupt Junctions
CN103681849A (zh) * 2012-08-30 2014-03-26 台湾积体电路制造股份有限公司 具有凸起漏极结构的场效应晶体管的系统和方法
US8754470B1 (en) * 2013-01-18 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
CN103779418A (zh) * 2014-02-08 2014-05-07 华为技术有限公司 一种新型结构的遂穿场效应晶体管及其制备方法
CN104134695A (zh) * 2014-07-15 2014-11-05 华为技术有限公司 隧穿场效应晶体管及隧穿场效应晶体管的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016086771A1 (zh) * 2014-12-03 2016-06-09 华为技术有限公司 隧穿场效应晶体管及其制备方法
CN109478562A (zh) * 2016-11-17 2019-03-15 华为技术有限公司 隧穿场效应晶体管及其制造方法
CN109478562B (zh) * 2016-11-17 2022-04-22 华为技术有限公司 隧穿场效应晶体管及其制造方法

Also Published As

Publication number Publication date
CN104576719B (zh) 2017-11-24
WO2016086771A1 (zh) 2016-06-09

Similar Documents

Publication Publication Date Title
KR102350687B1 (ko) 나노시트 전계 효과 트랜지스터와 그 제조 방법
CN101989617B (zh) 用于半导体晶体管的垂直鳍状结构及其制造方法
US9136363B2 (en) Compound tunneling field effect transistor integrated on silicon substrate and method for fabricating the same
CN103311296B (zh) 具有高迁移率和高能带隙材料的半导体结构及方法
KR101226827B1 (ko) 경사 3가 또는 4가 멀티-게이트 트랜지스터
CN104037227B (zh) 具有沟道背面钝化层器件的FinFET和方法
JP2015159339A (ja) 金属ゲートとストレッサーを有するゲルマニウムフィンｆｅｔ
KR101302848B1 (ko) 양자 우물 디바이스의 병렬 전도를 개선하기 위한 장치 및 방법
TW201611276A (zh) 熱離子-過驅動穿隧場效應電晶體及其製造與操作方法
US9748142B2 (en) FinFETs with strained well regions
WO2016008326A1 (zh) 隧穿场效应晶体管及隧穿场效应晶体管的制备方法
CN104106129B (zh) 半导体装置和半导体装置的制造方法
KR101431774B1 (ko) 실리콘 집적 가능한 화합물 무접합 전계효과 트랜지스터
US10700205B2 (en) Method for forming semiconductor structure
KR102444346B1 (ko) 자기-정렬식 epi 콘택 플로우
US20160079415A1 (en) Semiconductor device and manufacturing method thereof
CN104576719A (zh) 隧穿场效应晶体管及其制备方法
WO2016119682A1 (zh) 隧穿场效应晶体管及其制备方法
US9837406B1 (en) III-V FINFET devices having multiple threshold voltages
KR102273935B1 (ko) 음성 트랜스 컨덕턴스 기반의 터널링 트랜지스터
WO2017126428A1 (en) Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device
US9299828B2 (en) Nitride-based transistors having structures for suppressing leakage current
CN112133739A (zh) 高电子迁移率晶体管和调整二维电子气体电子密度的方法
US11621340B2 (en) Field-effect transistor structure and fabrication method
KR101792615B1 (ko) 비대칭 채널과 게이트 절연막을 갖는 터널링 전계효과 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171124

Termination date: 20181203

CF01 Termination of patent right due to non-payment of annual fee