CN104576536A - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN104576536A
CN104576536A CN201310471092.7A CN201310471092A CN104576536A CN 104576536 A CN104576536 A CN 104576536A CN 201310471092 A CN201310471092 A CN 201310471092A CN 104576536 A CN104576536 A CN 104576536A
Authority
CN
China
Prior art keywords
pull
transistor
semiconductor device
memory cell
transmission gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310471092.7A
Other languages
English (en)
Other versions
CN104576536B (zh
Inventor
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310471092.7A priority Critical patent/CN104576536B/zh
Priority to US14/250,355 priority patent/US9184170B2/en
Publication of CN104576536A publication Critical patent/CN104576536A/zh
Application granted granted Critical
Publication of CN104576536B publication Critical patent/CN104576536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体存储技术领域。本发明的半导体器件的制造方法，通过控制轻掺杂源漏离子注入的区域使得在半导体器件的每个存储单元中的传输门晶体管与一部分下拉晶体管具有不同的轻掺杂浓度，因而可以得到不同的器件比率。本发明的半导体器件，采用上述半导体器件的制造方法制备，每个存储单元中传输门晶体管和一部分下拉晶体管具有不同的轻掺杂浓度，因而具有不同的器件比率。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体存储技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
在半导体存储技术领域中，随着微电子技术的不断发展，存储器呈现出高集成度、快速、低功耗的发展趋势。相比于动态随机存取存取器（DRAM），静态随机存取存储器（SRAM）不需要刷新电路即能保存内部存储的数据，而且，不像DRAM那样需要每隔一段时间固定刷新充电来保持内部数据，因此，SRAM近年来存储领域中得到了广泛的应用。
随着鳍型场效应晶体管（FinFET，简称“鳍型晶体管”）被应用到逻辑器件中，SRAM开始使用鳍型结构（Fin）定义存储单元（bitcell）。然而，对于使用鳍型场效应晶体管的SRAM器件（简称“鳍型场效应晶体管SRAM器件”），由于鳍型结构（Fin）的宽度是固定的，再如传统的平面型SRAM器件（指使用平面型晶体管而非鳍型晶体管的器件）一样，通过有源区的宽度来定义SRAM的比率（ratio）将是非常不方便的。
对于鳍型场效应晶体管SRAM器件，由于有效宽度是固定的，只能通过改变关键尺寸（CD）的方式调整SRAM的比率（ratio）。然而，那样会导致与平面型SRAM器件相比，工艺窗口变小。
可见，对于鳍型场效应晶体管SRAM器件而言，如何增大工艺窗口，是对工艺调整的一个挑战。
因此，为解决上述问题，本发明提出一种新的SRAM器件及其制造方法。
发明内容
针对现有技术的不足，本发明提供一种半导体器件及其制造方法和电子装置。
本发明实施例一提供一种半导体器件的制造方法，包括如下步骤：
步骤S101：提供包括多个存储单元的前端器件，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁；
步骤S102：对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行第一轻掺杂源漏离子注入；
步骤S103：对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行第二轻掺杂源漏离子注入。
其中，在一种具体实施方案中，所述步骤S102包括：形成覆盖每个所述存储单元中的所述至少两个上拉晶体管的第一掩膜，以第一倾角对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行所述第一轻掺杂源漏离子注入；所述步骤S103包括：以第二倾角对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行所述第二轻掺杂源漏离子注入；其中，所述第一倾角和所述第二倾角是指离子注入方向与垂直于所述前端器件的上表面的方向的夹角，并且所述第一倾角小于所述第二倾角。
其中，在所述步骤S103中，通过所述第一掩膜的阴影效应使得临近所述第一掩膜的所述下拉晶体管免于被进行所述第二轻掺杂源漏离子注入。
其中，在所述步骤S102中，所述第一掩膜为图形化的光刻胶。
其中，在另一种具体实施方案中，所述步骤S102包括：形成覆盖每个所述存储单元中的所述至少两个上拉晶体管的第二掩膜，对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行所述第一轻掺杂源漏离子注入；所述步骤S103包括：去除所述第二掩膜，形成覆盖每个所述存储单元中的所述至少两个上拉晶体管和一部分所述下拉晶体管的第三掩膜，对每个所述存储单元中未被所述第三掩膜覆盖的所述下拉晶体管进行所述第二轻掺杂源漏离子注入。
其中，所述第二掩膜和所述第三掩膜均为图形化的光刻胶。
其中，所述存储单元包括两个上拉晶体管、四个下拉晶体管和两个传输门晶体管，在所述步骤S103中所述一部分晶体管为2个。
其中，在所述步骤S101和所述步骤S102之间还包括步骤S1012：
对每个所述存储单元中的所述至少两个上拉晶体管、所述至少两个下拉晶体管以及所述至少两个传输门晶体管进行轻掺杂源漏离子注入。
其中，在所述步骤S101中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管具有鳍型结构。
其中，所述半导体器件为静态随机存取存储器。
本发明实施例二提供一种半导体器件，其中，所述半导体器件包括多个存储单元，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，在每个所述存储单元中，所述至少两个下拉晶体管中的一部分下拉晶体管与所述传输门晶体管具有不同的轻掺杂浓度。
其中，所述存储单元包括两个上拉晶体管、四个下拉晶体管和两个传输门晶体管；并且，所述四个下拉晶体管中的两个与另外两个具有不同的轻掺杂浓度。
其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管为鳍型场效应晶体管。
其中，所述半导体器件为静态随机存取存储器。
本发明实施例三提供一种电子装置，其包括上述的半导体器件。
本发明的半导体器件的制造方法，通过控制轻掺杂源漏离子注入的区域使得在半导体器件（特别是鳍型场效应晶体管SRAM器件）的每个存储单元中传输门晶体管与一部分下拉晶体管具有不同的轻掺杂浓度，因而可以得到不同的器件比率。本发明的半导体器件，可以采用上述半导体器件的制造方法制备，每个存储单元中传输门晶体管和一部分下拉晶体管具有不同的轻掺杂浓度，因而具有不同的器件比率。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明实施例一的一种半导体器件的制造方法的一种典型流程图；
图2A-2D为本发明实施例一的一种半导体器件的制造方法的一种具体实现方法的各步骤形成的图形的示意图；
图3A-3E为本发明实施例一的一种半导体器件的制造方法的另一种具体实现方法的各步骤形成的图形的示意图；
图4为本发明实施例一的一种半导体器件的制造方法的一种具体实现方法的示意性流程图；
图5为本发明实施例一的一种半导体器件的制造方法的另一种具体实现方法的示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
在现有技术中，一个静态随机存取存储器（SRAM）通常包括多个存储单元，每个存储单元通常由至少两个下拉（pull down，简称PD）晶体管、至少两个上拉（pull up，简称PD）晶体管和至少两个传输门（pass-gate，简称PG）晶体管组成。
本发明实施例的半导体器件的制造方法，可以用于制造SRAM以及其他类似的半导体器件。其中，本实施例中的SRAM可以为采用鳍型场效应晶体管的SRAM器件，即，鳍型场效应晶体管SRAM。
图1是本实施例的半导体器件的制造方法的一种典型流程图。如图1所示，本发明实施例的半导体器件的制造方法，主要包括如下步骤：
步骤A1：提供包括多个存储单元的前端器件，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁；
步骤A2：对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行第一轻掺杂源漏离子注入；
步骤A3：对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行第二轻掺杂源漏离子注入。
其中，在步骤A1和步骤A2之间还可以包括步骤A12：
对每个所述存储单元中的所述至少两个上拉晶体管、所述至少两个下拉晶体管以及所述至少两个传输门晶体管进行轻掺杂源漏离子注入。
其中，优选地，在步骤A1中，所述上拉晶体管、下拉晶体管和传输门晶体管均具有鳍型结构，即最终形成的上拉晶体管、下拉晶体管和传输门晶体管为鳍型场效应晶体管。
其中，所述半导体器件可以为静态随机存取存储器（SRAM）或与SRAM结构相似的其他器件。
在本实施例中，“第一轻掺杂源漏离子注入”与“第二轻掺杂源漏离子注入”中的“第一”与“第二”仅用于区分步骤A2和步骤A3中的前后两次离子注入，并不对具体的轻掺杂源漏离子注入本身构成限定。
本实施例的半导体器件的制造方法，主要涉及对不同的晶体管（主要指下拉晶体管和传输门晶体管）进行轻掺杂源漏离子注入的工艺。该方法在对所有逻辑器件（包括上拉晶体管、下拉晶体管和传输门晶体管）进行LDD（可省略）后，首先对各个存储单元中的所有传输门晶体管和下拉晶体管进行轻掺杂源漏离子注入处理，然后对下拉晶体管中的一部分继续进行轻掺杂源漏离子注入处理（可以同时对传输门晶体管进行轻掺杂源漏离子注入）；因而形成了具有不同轻掺杂浓度的传输门晶体管和下拉晶体管。当该半导体器件是SRAM时，可以得到不同的SRAM器件比率（ratio）。该方法尤其适用于鳍型场效应晶体管SRAM器件，可以解决由于鳍型场效应晶体管SRAM器件因鳍型结构宽度固定导致的工艺窗口小的问题。
下面，以该半导体器件为SRAM，在SRAM的一个存储单元中包括4个下拉晶体管、2个上拉晶体管和2个传输门晶体管为例，对本发明实施例的半导体器件的制造方法的两个具体实现方式进行说明。
方法一：
下面，参照图2A至图2D以及图4来描述本发明实施例的半导体器件的制造方法一个具体实现方式。其中，图2A至图2D示出了本实施例的半导体器件的制造方法的一种具体实现方法的各步骤形成的图形的示意图（仅示出了一个存储单元）；图4为本实施例的半导体器件的制造方法的一种具体实现方法的示意性流程图。该具体实现方法包括如下步骤：
步骤B1：提供包括多个存储单元的前端器件（图2A中仅示出了一个存储单元），每个存储单元包括两个上拉晶体管（PU-1和PU-2）、四个下拉晶体管（PD-1、PD-2、PD-3和PD-4）以及两个传输门晶体管（PG-1和PG-2），如图2A所示。
其中，上述的上拉晶体管、下拉晶体管和传输门晶体管均包括鳍型结构、栅极和栅极侧壁等部件（图中未标示）。
其中，图2A为步骤B1提供的前端器件的结构的俯视图，图中仅示出了一个存储单元。
步骤B2：形成覆盖每个所述存储单元中的两个上拉晶体管（PU-1和PU-2）的第一掩膜101，如图2B所示。然后，以第一倾角a对每个存储单元中的该四个下拉晶体管（PD-1、PD-2、PD-3和PD-4）以及两个传输门晶体管（PG-1和PG-2）进行第一轻掺杂源漏离子注入，如图2C所示。
其中，图2B为形成第一掩膜101后前端器件的俯视图，图2C为沿图2B中的AA方向的示意性剖视图，图2C中的箭头方向代表进行轻掺杂时离子注入的方向。
其中，第一倾角a是指离子注入方向与垂直于前端器件的上表面的方向的夹角，如图2C所示。在本实施例中，第一倾角a一般选择小的倾角，可以为0度；并且，该第一倾角a应保证所有未被第一掩膜101所覆盖的晶体管均可以被进行第一轻掺杂源漏离子注入。
步骤B3：以第二倾角b对每个所述存储单元中的所述四个下拉晶体管（PD-1、PD-2、PD-3和PD-4）中的一部分下拉晶体管（具体地，指PD-2和PD-3）进行第二轻掺杂源漏离子注入，如图2D所示。
其中，图2D为沿图2B中的AA方向的示意性剖视图，图2D中的箭头方向代表进行轻掺杂时离子注入的方向。
其中，第二倾角b是指离子注入方向与垂直于前端器件的上表面的方向的夹角，如图2D所示。其中，第二倾角b一般选择大的倾角，并且，第一倾角a小于第二倾角b。
其中，在步骤B3中，通过第一掩膜101的阴影效应，使得临近所述第一掩膜101的下拉晶体管（即，PD-1和PD-4）免于被进行所述第二轻掺杂源漏离子注入，如图2D所示。
当然，在进行第二轻掺杂源漏离子注入的过程中，两个传输门晶体管（PG-1和PG-2）由于与下拉晶体管PD-2和PD-3一样均处于第一掩膜101的阴影之外，因此也会在一定程度上被注入离子。但是，由于传输门晶体管（PG-1和PG-2）所处位置的原因，其被注入的离子剂量（dose）与下拉晶体管PU-2和PU-3相比会少一些。
其中，形成的第一掩膜101可以为图形化的光刻胶或其他合适的掩膜。
其中，在步骤B1和步骤B2之间还可以包括步骤B12：
对每个所述存储单元中的两个上拉晶体管、四个下拉晶体管以及两个传输门晶体管都进行轻掺杂源漏离子注入。
这一半导体器件的制造方法，形成了具有不同轻掺杂浓度的传输门晶体管和下拉晶体管，因此可以得到不同的SRAM器件比率。
方法二：
下面，参照图3A至图3E以及图5来描述本发明实施例的半导体器件的制造方法一个具体实现方式。其中，图3A至图3E示出了本实施例的半导体器件的制造方法的另一种具体实现方法的各步骤形成的图形的示意图（仅示出了一个存储单元）；图5为本实施例的半导体器件的制造方法的另一种具体实现方法的示意性流程图。该具体实现方法包括如下步骤：
步骤C1：提供包括多个存储单元的前端器件（图3A中仅示出了一个存储单元），每个存储单元包括两个上拉晶体管（PU-1和PU-2）、四个下拉晶体管（PD-1、PD-2、PD-3和PD-4）以及两个传输门晶体管（PG-1和PG-2），如图3A所示。
其中，上述的上拉晶体管、下拉晶体管和传输门晶体管均包括鳍型结构、栅极和栅极侧壁等部件（图中未标示）。
其中，图3A为步骤C1提供的前端器件的结构的俯视图，图中仅示出了一个存储单元。
步骤C2：形成覆盖每个所述存储单元中的两个上拉晶体管（PU-1和PU-2）的第二掩膜102，如图3B所示。然后，对每个存储单元中的该四个下拉晶体管（PD-1、PD-2、PD-3和PD-4）以及两个传输门晶体管（PG-1和PG-2）进行第一轻掺杂源漏离子注入，如图2C所示。
其中，图3B为形成第二掩膜102后的前端器件的俯视图，图3C为沿图3B中的AA方向的示意性剖视图。图3C中的箭头方向代表进行轻掺杂时离子注入的方向。在进行轻掺杂源漏离子注入时，可以与上述方法一相同，采用第一倾角a（即采用小的倾角）进行离子注入；只需保证所有未被第二掩膜102所覆盖的晶体管均可以被进行第一轻掺杂源漏离子注入即可。
步骤C3：去除第二掩膜102，形成覆盖每个所述存储单元中的所述两个上拉晶体管（PU-1和PU-2）和一部分所述下拉晶体管（此处以临近上拉晶体管PU-1和PU-2的两个下拉晶体管PD-1和PD-4为例）的第三掩膜103，如图3D所示。然后，对每个存储单元中未被第三掩膜103覆盖的下拉晶体管（PU-2和PU-3）进行第二轻掺杂源漏离子注入，如图3E所示。
当然，在进行第二轻掺杂源漏离子注入的过程中，两个传输门晶体管（PG-1和PG-2）由于没有被第三掩膜103所覆盖，因此也会在一定程度上注入离子。但是，由于传输门晶体管（PG-1和PG-2）所处位置的原因，其被注入的离子剂量（dose）与下拉晶体管PU-2和PU-3相比会少一些。
其中，图3D为形成第三掩膜103后的前端器件的俯视图，图3E为沿图3D中的AA方向的示意性剖视图，图3E中的箭头方向代表进行轻掺杂时离子注入的方向。在进行第一轻掺杂源漏离子注入时，可以与上述步骤C2相同，仍采用第一倾角a（即采用小的倾角）进行离子注入；应保证所有未被第三掩膜103所覆盖的下拉晶体管（即PD-2和PD-3）均可以被进行轻掺杂源漏离子注入。
由于第三掩膜103的存在，相对于方法一在步骤B3中通过第一掩膜101的阴影效应使得临近所述第一掩膜101的下拉晶体管PD-1和PD-4免于被进行第一轻掺杂源漏离子注入，本方法使得相应的轻掺杂源漏离子注入过程更加可控和精确。实际上，本方法与方法一相比，步骤C1、C2可以与方法一中的步骤B1、B2完全相同，不同之处在于在步骤C3（与B3）中增加了额外的第三掩膜103，使得相应的轻掺杂源漏离子注入（即第二轻掺杂源漏离子注入）过程更加精确和可控。
在本实施例中，形成的第二掩膜102和第三掩膜103，可以为图形化的光刻胶或其他合适的掩膜。
其中，在步骤C1和步骤C2之间还可以包括步骤C12：
对每个所述存储单元中的两个上拉晶体管、四个下拉晶体管以及两个传输门晶体管都进行轻掺杂源漏离子注入。
该半导体器件的制造方法，形成了具有不同轻掺杂浓度的传输门晶体管和下拉晶体管，因此可以得到不同的SRAM器件比率。
本实施例的半导体器件的制造方法，在上述步骤A3、B3或C3之后，还可以包括半导体器件制程中的其他步骤，此处不再赘述。需要说明的是，虽然本实施例的上述两个具体方法以一个存储单元中包括4个下拉晶体管、2个上拉晶体管和2个传输门晶体管的SRAM为例对该半导体器件的制造方法进行了说明，但是，本实施例的半导体器件的制造方法所制造的SRAM器件的存储单元的结构并不以此为限，该存储单元还可以为包括2个下拉晶体管、2个上拉晶体管和2个传输门晶体管的存储单元以及包括更多个下拉晶体管、上拉晶体管或传输门晶体管的存储单元；并且，本实施例的半导体器件的制造方法并不局限于用于制造SRAM器件，还可用于制造具有上述存储单元结构的其他半导体器件。
本发明实施例的半导体器件的制造方法，通过对不同类型的晶体管进行不同的轻掺杂源漏离子注入，形成了具有不同轻掺杂浓度的传输门晶体管和下拉晶体管。当该半导体器件是SRAM时，可以得到不同的SRAM器件比率。
图1示出了本发明实施例提出的一种半导体器件的制造方法的一种典型流程图，用于简要示出该制造方法的典型流程。具体包括：
步骤A1：提供包括多个存储单元的前端器件，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁；
步骤A2：对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行第一轻掺杂源漏离子注入；
步骤A3：对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行第二轻掺杂源漏离子注入。
图4示出了本发明实施例提出的一种半导体器件的制造方法的一种具体实现方法的示意性流程图。该具体实现方法包括：
步骤B1：提供包括多个存储单元的前端器件，每个存储单元包括两个上拉晶体管、四个下拉晶体管以及两个传输门晶体管；
步骤B2：形成覆盖每个所述存储单元中的两个上拉晶体管的第一掩膜，以第一倾角对每个存储单元中的该四个下拉晶体管以及两个传输门晶体管进行第一轻掺杂源漏离子注入；
步骤B3：以第二倾角对每个所述存储单元中的所述四个下拉晶体管中的一部分下拉晶体管进行第二轻掺杂源漏离子注入，其中，第一倾角和第二倾角是指离子注入方向与垂直于前端器件的上表面的方向的夹角，并且第一倾角小于第二倾角。
图5示出了本发明实施例提出的一种半导体器件的制造方法的另一种具体实现方法的示意性流程图。该具体实现方法包括：
步骤C1：提供包括多个存储单元的前端器件，每个存储单元包括两个上拉晶体管、四个下拉晶体管以及两个传输门晶体管；
步骤C2：形成覆盖每个所述存储单元中的两个上拉晶体管的第一掩膜，对每个存储单元中的该四个下拉晶体管以及两个传输门晶体管进行第一轻掺杂源漏离子注入；
步骤C3：去除第二掩膜，形成覆盖每个所述存储单元中的所述两个上拉晶体管和一部分所述下拉晶体管的第三掩膜，对每个存储单元中未被第三掩膜覆盖的下拉晶体管进行第二轻掺杂源漏离子注入。
实施例二
本发明实施例二提供一种半导体器件，该半导体器件可以采用上述实施例一中的半导体器件的制造方法制得。
本实施例的半导体器件包括多个存储单元，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，在每个所述存储单元中，所述至少两个下拉晶体管中的一部分下拉晶体管与所述传输门晶体管具有不同的轻掺杂浓度。
其中，示例性地，每个所述存储单元包括两个上拉晶体管、四个下拉晶体管和两个传输门晶体管；并且，所述四个下拉晶体管中的两个与另外两个具有不同的轻掺杂浓度。
其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管为鳍型场效应晶体管。
其中，所述半导体器件为静态随机存取存储器。
本发明实施例的半导体器件，由于具有不同轻掺杂浓度的传输门晶体管和下拉晶体管，因此，可以实现不同的器件比率。当该半导体器件是SRAM时，可以实现不同的SRAM器件比率。
实施例三
本发明实施例提供一种电子装置，其使用了根据实施例一所述的半导体器件的制造方法制造的半导体器件，或使用了实施例二所述的半导体器件。由于使用的半导体器件具有不同的器件比率，因此该电子装置具有更好的性能。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供包括多个存储单元的前端器件，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管均包括栅极和栅极侧壁；
步骤S102：对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行第一轻掺杂源漏离子注入；
步骤S103：对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行第二轻掺杂源漏离子注入。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述步骤S102包括：形成覆盖每个所述存储单元中的所述至少两个上拉晶体管的第一掩膜，以第一倾角对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行所述第一轻掺杂源漏离子注入；
所述步骤S103包括：以第二倾角对每个所述存储单元中的所述至少两个下拉晶体管中的一部分晶体管进行所述第二轻掺杂源漏离子注入；
其中，所述第一倾角和所述第二倾角是指离子注入方向与垂直于所述前端器件的上表面的方向的夹角，并且所述第一倾角小于所述第二倾角。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，通过所述第一掩膜的阴影效应使得临近所述第一掩膜的所述下拉晶体管免于被进行所述第二轻掺杂源漏离子注入。
4.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述第一掩膜为图形化的光刻胶。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述步骤S102包括：形成覆盖每个所述存储单元中的所述至少两个上拉晶体管的第二掩膜，对每个所述存储单元中的所述至少两个下拉晶体管和所述至少两个传输门晶体管进行所述第一轻掺杂源漏离子注入；
所述步骤S103包括：去除所述第二掩膜，形成覆盖每个所述存储单元中的所述至少两个上拉晶体管和一部分所述下拉晶体管的第三掩膜，对每个所述存储单元中未被所述第三掩膜覆盖的所述下拉晶体管进行所述第二轻掺杂源漏离子注入。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述第二掩膜和所述第三掩膜均为图形化的光刻胶。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述存储单元包括两个上拉晶体管、四个下拉晶体管和两个传输门晶体管，在所述步骤S103中所述一部分晶体管为两个下拉晶体管。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101和所述步骤S102之间还包括步骤S1012：
对每个所述存储单元中的所述至少两个上拉晶体管、所述至少两个下拉晶体管以及所述至少两个传输门晶体管进行轻掺杂源漏离子注入。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管具有鳍型结构。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件为静态随机存取存储器。
11.一种半导体器件，其特征在于，所述半导体器件包括多个存储单元，所述存储单元包括至少两个上拉晶体管、至少两个下拉晶体管以及至少两个传输门晶体管，其中，
在每个所述存储单元中，所述至少两个下拉晶体管中的一部分下拉晶体管与所述传输门晶体管具有不同的轻掺杂浓度。
12.如权利要求11所述的半导体器件，其特征在于，
所述存储单元包括两个上拉晶体管、四个下拉晶体管和两个传输门晶体管；并且，所述四个下拉晶体管中的两个与另外两个具有不同的轻掺杂浓度。
13.如权利要求11所述的半导体器件，其特征在于，所述上拉晶体管、所述下拉晶体管和所述传输门晶体管为鳍型场效应晶体管。
14.如权利要求11所述的半导体器件，其特征在于，所述半导体器件为静态随机存取存储器。
15.一种电子装置，其特征在于，包括权利要求11所述的半导体器件。
CN201310471092.7A 2013-10-10 2013-10-10 一种半导体器件及其制造方法和电子装置 Active CN104576536B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310471092.7A CN104576536B (zh) 2013-10-10 2013-10-10 一种半导体器件及其制造方法和电子装置
US14/250,355 US9184170B2 (en) 2013-10-10 2014-04-10 Method for FinFET SRAM ratio tuning

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310471092.7A CN104576536B (zh) 2013-10-10 2013-10-10 一种半导体器件及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN104576536A true CN104576536A (zh) 2015-04-29
CN104576536B CN104576536B (zh) 2017-11-14

Family

ID=52808973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310471092.7A Active CN104576536B (zh) 2013-10-10 2013-10-10 一种半导体器件及其制造方法和电子装置

Country Status (2)

Country Link
US (1) US9184170B2 (zh)
CN (1) CN104576536B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356385A (zh) * 2015-07-16 2017-01-25 瑞萨电子株式会社 图像拾取器件及其制造方法
CN108122973A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102290685B1 (ko) * 2015-06-04 2021-08-17 삼성전자주식회사 반도체 장치
CN106486367B (zh) * 2015-08-26 2019-07-02 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471345A (zh) * 2007-12-28 2009-07-01 株式会社瑞萨科技 半导体装置和光掩膜
US20110317485A1 (en) * 2010-06-25 2011-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for sram cell circuit
US20120329220A1 (en) * 2011-06-27 2012-12-27 Globalfoundries Inc. Method of Improving Memory Cell Device by Ion Implantation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385856A (en) * 1993-12-02 1995-01-31 United Microelectronics Corporation Manufacture of the fieldless split-gate EPROM/Flash EPROM
JP2002170941A (ja) * 2000-12-01 2002-06-14 Nec Corp 半導体装置及びその製造方法
FR2898729B1 (fr) * 2006-03-17 2008-08-01 St Microelectronics Dispositif semi-conducteur et procede d'implantation de dopants dans un canal
US8120116B2 (en) * 2007-12-28 2012-02-21 Renesas Electronics Corporation Semiconductor device and photomask
JP2010161301A (ja) * 2009-01-09 2010-07-22 Toshiba Corp 半導体記憶装置及びその製造方法
US8294212B2 (en) * 2009-09-18 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for SRAM bit cell with low standby current, low supply voltage and high speed
US20110221006A1 (en) * 2010-03-11 2011-09-15 Spansion Llc Nand array source/drain doping scheme
JP2012156229A (ja) * 2011-01-25 2012-08-16 Renesas Electronics Corp 半導体装置およびその製造方法
KR101892680B1 (ko) * 2011-07-29 2018-08-29 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US8625334B2 (en) * 2011-12-16 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell
US8916428B2 (en) * 2012-01-05 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
US8822295B2 (en) * 2012-04-03 2014-09-02 International Business Machines Corporation Low extension dose implants in SRAM fabrication
US8809150B2 (en) * 2012-08-16 2014-08-19 Globalfoundries Singapore Pte. Ltd. MOS with recessed lightly-doped drain

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471345A (zh) * 2007-12-28 2009-07-01 株式会社瑞萨科技 半导体装置和光掩膜
US20110317485A1 (en) * 2010-06-25 2011-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for sram cell circuit
US20120329220A1 (en) * 2011-06-27 2012-12-27 Globalfoundries Inc. Method of Improving Memory Cell Device by Ion Implantation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356385A (zh) * 2015-07-16 2017-01-25 瑞萨电子株式会社 图像拾取器件及其制造方法
CN108122973A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram
CN108122973B (zh) * 2016-11-28 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram
US10685965B2 (en) 2016-11-28 2020-06-16 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure, static random access memory and fabrication method thereof
US11393829B2 (en) 2016-11-28 2022-07-19 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure, static random access memory and fabrication method thereof

Also Published As

Publication number Publication date
US9184170B2 (en) 2015-11-10
US20150102423A1 (en) 2015-04-16
CN104576536B (zh) 2017-11-14

Similar Documents

Publication Publication Date Title
US20210287732A1 (en) Semiconductor device and dynamic logic circuit
US10950609B2 (en) Gate-all-around (GAA) and fin field-effect transistor (FinFet) hybrid static random-access memory (SRAM)
TWI288483B (en) Devices with different electrical gate dielectric thicknesses but with substantially similar physical configurations
CN104576536A (zh) 一种半导体器件及其制造方法和电子装置
US20080263492A1 (en) 3-Dimensional Device Design Layout
Kim et al. Memory technologies for sub-40nm node
WO2007002117A3 (en) Trench isolation transistor with grounded gate for a 4.5f2 dram cell and manufacturing method thereof
Lin et al. Transient and Thermal Analysis on Disturbance Immunity for 4$\mathrm {F}^{2} $ Surrounding Gate 1T-DRAM With Wide Trenched Body
CN107346770A (zh) 静态随机存取存储器的布局图案
CN102779837B (zh) 一种六晶体管静态随机存储器单元及其制作方法
CN106328188A (zh) 八晶体管静态随机存取存储器的布局图案与形成方法
US20110159684A1 (en) Sram cell with t-shaped contact
CN106558334A (zh) 一种sram存储单元、sram存储器及其控制方法
CN103325788B (zh) 一种八晶体管静态随机存储器单元
CN105206577B (zh) 一种半导体器件及其制作方法和电子装置
CN105789036A (zh) 一种半导体器件的制造方法和电子装置
CN105845680B (zh) 一种半导体器件及其制造方法和电子装置
Cheng et al. 16-nm multigate and multifin MOSFET device and SRAM circuits
Sun et al. Trap-assisted passing word line leakage and variable retention time in DRAM
CN104810370A (zh) 一种半导体器件及其制造方法和电子装置
KR20150043774A (ko) 반도체 장치
Shin et al. Full 3d simulation of 6t-sram cells for the 22nm node
CN109461732B (zh) 静态随机存储单元及其制作方法
CN105845679A (zh) 一种sram单元、半导体器件和电子装置
US8497550B2 (en) Multi-level DRAM cell using CHC technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant