CN104576535A - 一种制作半导体器件的方法 - Google Patents

一种制作半导体器件的方法 Download PDF

Info

Publication number
CN104576535A
CN104576535A CN201310502941.0A CN201310502941A CN104576535A CN 104576535 A CN104576535 A CN 104576535A CN 201310502941 A CN201310502941 A CN 201310502941A CN 104576535 A CN104576535 A CN 104576535A
Authority
CN
China
Prior art keywords
layer
dummy gate
semiconductor substrate
area
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310502941.0A
Other languages
English (en)
Other versions
CN104576535B (zh
Inventor
赵杰
童浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310502941.0A priority Critical patent/CN104576535B/zh
Publication of CN104576535A publication Critical patent/CN104576535A/zh
Application granted granted Critical
Publication of CN104576535B publication Critical patent/CN104576535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02096—Cleaning only mechanical cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种制作半导体器件的方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域和第二区域中的所述半导体衬底上形成第一虚拟栅极和第二虚拟栅极，其中所述第一虚拟栅极和所述第二虚拟栅极包括虚拟栅极材料层和栅极氧化层；去除所述第一虚拟栅极和所述第二虚拟栅极中的虚拟栅极材料层以露出所述栅极氧化层；在所述半导体衬底上形成图案化的光刻胶层，所述图案化的光刻胶层覆盖所述第二区域露出所述第一区域；去除所述第一区域中的所述栅极氧化层，以形成沟槽。在本发明中采用先臭氧去离子水清洗工艺再采用稀释的氢氟酸清洗工艺去除虚拟栅极中的栅极氧化层，以减少对层间介电层和接触孔刻蚀停止层的损耗。

Description

一种制作半导体器件的方法
技术领域
本发明涉及半导体器件工艺，具体地，本发明涉及一种半导体器件的制作方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。
集成电路(IC)尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管（MOS），随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。对于具有更先进的技术节点的CMOS而言，后高K/金属栅极（high-k and metal last）技术已经广泛地应用于CMOS器件中，以避免高温处理工艺对器件的损伤。同时，需要缩小CMOS器件栅极介电层的等效氧化层厚度（EOT），例如缩小至约1.1nm。在后高K（high-klast，HK last process）技术中，为了到达较小的EOT的厚度，采用化学氧化物界面层（chemical oxide IL）代替热栅氧化物层（thermal gate oxide）。
在目前的“后高K/后金属栅极(high-K&gate last)”技术中，包括提供基底，所述基底上形成有虚拟多晶硅栅极和栅极氧化层、及位于所述基底上覆盖所述虚拟栅结构的层间介质层；去除虚拟多晶硅栅极和栅极氧化层以形成栅极沟槽；在栅极沟槽上形成较薄的界面层，接着，在界面层上栅极沟槽中沉积形成高K介电层，然后，在栅极沟槽中高K介电层上沉积形成功函数层和金属电极层，然后采用化学机械研磨（CMP）去除多余的功函数层和金属电极层，以形成金属栅极。
如图1A-1C所示，为现有技术中使用“后栅极(high-K&gate last)”的方法制作的半导体器件结构的横截面示意图，如图1A所示，半导体衬底100包括core area（核心区域）和IO area（输入输出区域），在半导体衬底100上形成有虚拟栅极结构101A、101B，在半导体衬底上形成接触孔刻蚀停止层102和层间介电层103，执行化学机械研磨（CMP）去除氧化物和氮化硅使得层间介电层和虚拟栅极结构的顶部齐平。
如图1B所示，去除虚拟栅极结构101A、101B中的多晶硅栅极以露出栅氧化层104，采用光刻工艺在半导体衬底100上形成图案化的光刻胶层105，以覆盖IO区域露出core区域，接着采用稀释的氢氟酸湿法清洗去除core区域中的栅氧化物层。如图1C所述，去除图案化的光刻胶层105
现有技术中使用“后栅极(high-K&gate last)”工艺形成金属栅极的方法中，在core器件中在去除多晶硅虚拟栅极之后去除热栅氧化层（thermal gateoxide），接着沉积形成界面层。在去除IO器件的多晶硅虚拟栅极的过程中需要避免热栅氧化层损失，以确保IO器件具有高的且牢固的反型层厚度。目前通常采用稀释的氢氟酸（HF）湿法清洗去除core区域的热栅氧化层，但是HF对层间介电层和刻蚀停止层具有较高的刻蚀速率，这将会导致层间介电层和刻蚀停止层的较多的损失。
在图1C所示的过程中，采用稀释的氢氟酸去除去除core区域的热栅氧化层，HF对层间介电层（氧化物）和刻蚀停止层（氮化硅）的刻蚀速率大于热氧化物层的刻蚀速率，这将损耗掉较多的层间介电层（氧化物）和刻蚀停止层（氮化硅）。较多的层间介电层和刻蚀停止层的损耗使得在金属栅极化学机械抛光之后产生HKMG（高K介电层/金属栅极）材料的残余，以降低金属栅极的高度，影响半导体器件的性能，例如器件的功函数、器件的电压、金属栅极的阻抗以及栅极到接触孔的电容。
因此，随着半导体器件尺寸不断减小，特别是当器件尺寸降到20nm以下时，如何避免对层间介电层和刻蚀停止层的损耗，并且同时使器件具有更好的性能，是目前金属栅极制备过程中亟需解决的技术难题，目前的技术手段都不能实现所述目的。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了有效解决上述问题，本发明提出了一种制作半导体器件的方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域和第二区域中的所述半导体衬底上形成第一虚拟栅极和第二虚拟栅极，其中所述第一虚拟栅极和所述第二虚拟栅极包括虚拟栅极材料层和栅极氧化层；去除所述第一虚拟栅极和所述第二虚拟栅极中的虚拟栅极材料层以露出所述栅极氧化层；在所述半导体衬底上形成图案化的光刻胶层，所述图案化的光刻胶层覆盖所述第二区域露出所述第一区域；去除所述第一区域中的所述栅极氧化层，以形成沟槽。
优选地，还包括在形成所述沟槽之后采用臭氧去离子水清洗所述沟槽的步骤。
优选地，还包括在采用所述臭氧去离子水清洗所述沟槽之后采用稀释的氢氟酸清洗所述沟槽的步骤。
优选地，所述第一区域为核心区域，所述第二区域为输入输出区域。
优选地，还包括在采用所述稀释的氢氟酸清洗所述沟槽之后去除所述图案化的光刻胶层的步骤。
优选地，所述稀释的氢氟酸的溶度小于等于500:1，所述稀释的氢氟酸刻蚀的厚度小于等于10埃。
优选地，在采用所述SiCoNi干法刻蚀制程去除所述第一区域中的所述栅极氧化层时在所述沟槽中露出的所述半导体衬底上形成富氟层。
优选地，所述臭氧去离子水清洗步骤去除所述富氟层。
优选地，所述臭氧去离子水清洗工艺和所述稀释的氢氟酸清洗工艺为原位工艺。
在本发明中采用先臭氧去离子水清洗工艺再采用稀释的氢氟酸清洗工艺去除虚拟栅极中的栅极氧化层，以减少对层间介电层和接触孔刻蚀停止层的损耗，提高了器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1C为现有技术中使用“后栅极(high-K&gate last)”的方法制作的半导体器件结构的横截面示意图；
图2A-2D为根据本发明一个实施方式使用“后栅极(high-K&gate last)”的方法制作的半导体器件的相关步骤所获得的器件的剖面结构示意图；
图3为根据本发明一个实施方式使用“后栅极(high-K&gate last)”的方法制作的半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面将结合图2A-2D对本发明所述半导体器件的制备方法进行详细描述。首先参照图2A，提供半导体衬底200，并在所述衬底上形成虚拟栅极201A、201B；
具体地，在本发明的一具体实施方式中所述半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。在本发明的一具体实施方式中优选绝缘体上硅（SOI），所述绝缘体上硅（SOI）包括从下往上依次为支撑衬底、氧化物绝缘层以及半导体材料层，但并不局限于上述示例。
在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构。
在所述衬底中形成N阱或者P阱结构，在本发明的一实施例中所述衬底选用P型衬底，具体地，本领域技术人员选用本领域常用的P型衬底即可，接着在所述P型衬底中形成N阱，在本发明的实施例中，首先在所述P型衬底上形成N阱窗口，在所述N阱窗口中进行离子注入，然后执行退火步骤推进以形成N阱。
在本发明的一具体实施例中，半导体衬底200包括core区域和IO区域。
接着，在所述半导体衬底200上core区域和IO区域中形成虚拟栅极201A、201B。
具体地，首先在所述半导体衬底200上形成热栅极氧化物层202，作为优选，所述热氧化物层为SiO2层，所述SiO2层通过快速热氧化工艺（RTO）来形成，其厚度为8-50埃，但并不局限于该厚度。
然后在所述热栅极氧化物层202上沉积虚拟栅极材料层203，所述栅极材料包含但不限于硅、多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括自对准金属硅化物方法。通常，所述栅极材料包括具有厚度从大约50埃到大约2000埃的掺杂的多晶硅材料。
所述多晶硅栅极材料的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
然后对所述虚拟栅极材料层进行蚀刻，以得到虚拟栅极201A、201B，具体地，在本发明的实施例中，首先在所述虚拟栅极材料层上形成图案化的光刻胶层，所述光刻胶层定义了所述虚拟栅极的形状以及关键尺寸的大小，以所述光刻胶层为掩膜蚀刻所述虚拟栅极材料层203以及栅极氧化物层202，形成虚拟栅极201A、201B，然后去除所述光刻胶层，所述光刻胶层的去除方法可以选用氧化灰化法，还可以选用本领域中常用的其他方法，在此不再赘述。
在所述虚拟栅极201A、201B上形成偏移侧壁204，具体地，在所述衬底上共形沉积（conformal deposition）偏移侧壁的材料层，以在所述虚拟栅极201A、201B上形成厚度相同或大致相同的覆盖层，在蚀刻去除衬底以及虚拟栅极水平面上的偏移侧壁的材料层后，形成偏移侧壁204，共形沉积形成的所述偏移侧壁204厚度均一，在所述多晶硅侧壁上可以更加清楚地确定所述第一偏移侧壁的关键尺寸，在后面的步骤中更加清楚地确定所述金属栅极的关键尺寸。
作为优选，在本发明的实施例中，为了使获得的形成偏移侧壁204的厚度更加均一，清楚地确定所述金属栅极的关键尺寸，所述偏移侧壁204材料层选用原子层沉积(ALD)的方法沉积形成，选用原子层沉积(ALD)的方法沉积第一偏移侧壁的材料层时，在水平面以及虚拟栅极201A、201B的侧壁上形成的厚度都一样，更加均一，确保了所述半导体器件的性能；在本发明的一具体实施方式中所述第一偏移侧壁204选用氧化物，优选氧化硅，所述氧化物通过原子层沉积(ALD)的方法形成。
执行LDD注入的步骤，所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
然后在所述栅极两侧源漏区生长应力层，在CMOS晶体管中，通常在NMOS晶体管上形成具有拉应力的应力层，在PMOS晶体管上形成具有压应力的应力层，CMOS器件的性能可以通过将所述拉应力作用于NMOS，压应力作用于PMOS来提高。现有技术中在NMOS晶体管中通常选用SiC作为拉应力层，在PMOS晶体管中通常选用SiGe作为压应力层。
作为优选，生长所述SiC作为拉应力层时，可以在所述衬底上外延生长，在离子注入后形成抬升源漏，在形成所述SiGe层时，通常在所述衬底中形成凹槽，然后在所述凹槽中沉积形成SiGe层。更优选，在所述衬底中形成“∑”形凹槽。
在本发明的一实施例中，可以选用干法蚀刻所述源漏区以形成凹槽，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。然后在所述凹槽中外延生长SiGe层；所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
然后在所述虚拟栅极201A、201B上形成间隙壁205，所述栅极间隙壁205可以为SiO2、SiN、SiOCN中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述栅极间隙壁205为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成栅极间隙壁。所述栅极间隙壁的厚度为5-50nm。
然后执行离子注入工艺，以于栅极周围的半导体衬底中形成源极/漏极区域。紧接着进行快速升温退火工艺，利用900至1050℃的高温来活化源极/漏极区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。此外，亦可视产品需求及功能性考量，另于源极/漏极区域与各栅极之间分别形成轻掺杂漏极(LDD)。
然后执行应力记忆效应（Stress memorization technique，简称SMT），以在所述器件制备工艺中引入应力，具体地，在器件源漏注入之后，沉积一层氮化硅薄膜保护层（cap layer），紧接着进行源漏退火，在源漏退火过程中，会产生氮化硅薄膜保护层、多晶硅栅以及侧墙之间的热应力和内应力效应，所述应力会被记忆在多晶硅栅之中。然后，蚀刻去除所述氮化硅薄膜保护层，但记忆在多晶硅栅中的应力，仍然会传导到半导体器件的沟道之中。所述应力对提高NMOS器件电子迁移率有益。
接着，在所述半导体衬底200上沉积接触孔蚀刻停止层（CESL）206，所述接触孔蚀刻停止层（CESL）206可包含SiCN、SiN、SiC、SiOF、SiON中的一种或者多种，在本发明的一实施例中，优选在所述衬底上形成一层SiN，然后在所述SiN上继续沉积一层SiC，以形成所述接触孔蚀刻停止层206，其中所述接触孔蚀刻停止层206并不局限于上述一种组合。
沉积层间介电层207（ILD）于半导体衬底以及虚拟栅极结构上。所述层间介电层207可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
沉积层间介电层207之后，还可以进一步包含一平坦化步骤，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。所述平坦化步骤停止于所述虚拟栅极上。
执行平坦化步骤之后，去除所述虚拟栅极201A、201B的虚拟栅极材料层203，具体地，在本发明中选用干法蚀刻或者湿法蚀刻以去除所述虚拟栅极1201A、201B的虚拟栅极材料层203露出栅极氧化层202和偏移侧壁204，以形成沟槽208；
当选用干法蚀刻时，可以选用HBr作为主要蚀刻气体；还包括作为刻蚀补充气体的O2或Ar，其可以提高刻蚀的品质。或者选用湿法蚀刻，选用湿法蚀刻时，选用KOH和四甲基氢氧化氨（TMAH）中的一种或者多种，在本发明选用KOH进行蚀刻，在本发明中优选质量分数为5-50%的KOH进行蚀刻，同时严格控制该蚀刻过程的温度，在该步骤中优选蚀刻温度为20-60℃。
如图2B所示，在去除虚拟栅极的虚拟栅极材料层之后，采用光刻工艺在半导体衬底200上形成图案化的光刻胶层209，光刻胶层209覆盖IO区域露出core区域。
接着，如图2C所示，根据图案化的光刻胶层209采用SiCoNi干法刻蚀制程蚀刻去除core区域中的热虚拟栅极氧化物层202。在本发明的一具体实施方式中选用干法蚀刻去除core区域中的热虚拟栅极氧化物层202，其中，在该蚀刻中所述热栅极氧化物层202、层间介电层207以及接触孔刻蚀停止层206的蚀刻速率几乎相同，刻蚀热栅极氧化物层202的刻蚀速率和刻蚀层间介电层以及接触孔刻蚀停止层的刻蚀速率的比将近1:1，所以层间介电层207和接触孔刻蚀停止层206的损耗的台阶（step）高度小于1nm。
作为优选，在所述干法蚀刻中选用SiCoNi干法刻蚀制程蚀刻core区域中的热虚拟栅极氧化物层202，所述SiCoNi干法刻蚀制程对所述栅极氧化物层202以及层间介电层207和接触孔刻蚀停止层206的蚀刻速率应该相同，以实现所述目的，所述SiCoNi干法刻蚀制程中具体参数，本领域技术人员可以根据工艺需要进行选择，并不局限于某一数值。
需要说明的是，上述去除所述虚拟栅极下面的栅极氧化物层202的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
在采用SiCoNi干法刻蚀制程蚀刻去除core区域中的热虚拟栅极氧化物层202之后的沟槽210的底部露出的半导体衬底200上形成富氟（F rich）层211，在执行SiCoNi干法刻蚀制程时残留在半导体衬底200上的富氟层211。该富氟层211将会引起反型层厚度（TinV）改变和使栅极泄露衰减。
在本发明的一具体实施例中，采用SiCoNi干法刻蚀制程刻蚀去除的共计厚度可以大于5埃，其中可以采用一步刻蚀完全去除所述共计厚度，也可以分为多步刻蚀去除所述共计厚度。
如图2D所示，先执行臭氧（Ozone clean）去离子水（DIW）清洗的步骤再执行后稀释的氢氟酸（HF）清洗步骤来去除富氟层211，以形成沟槽212。其中，臭氧去离子水（DIW）清洗能后完全去除富氟层211，同时臭氧去离子水（DIW）清洗步骤处理了层间介电层207和接触孔刻蚀停止层206的表面，以降低后续采用稀释氢氟酸进行湿法刻蚀对层间介电层207和接触孔刻蚀停止层206的刻蚀速率。后稀释的氢氟酸清洗步骤能够最终去除半导体衬底上沟槽210中产生的任何氧化物层，该步骤能够确保在沟槽212的底部以及侧壁上形成界面层（IL）之前在半导体衬底上没有杂质，稀释的氢氟酸刻蚀的共计厚度小于等于10埃，稀释的氢氟酸刻蚀的共计厚度范围优选3埃至6埃，稀释的氢氟酸的浓度比小于等于500:1。在本发明的实例中，臭氧等离子水清洗工艺和稀释的氢氟酸刻蚀工艺可以为原位工艺（in-situ process）以避免半导体衬底暴露在空气的氛围中。
作为优选，经臭氧和去离子水处理后的层间介电层和接触孔刻蚀停止层，在采用稀释的氢氟酸进行湿法刻蚀时的刻蚀速率与没有经过处理的层间介电层和接触孔刻蚀停止层的刻蚀速率相比至少减小50%。
在本发明的一具体实施例中，采用短波长的紫外线照射所述半导体衬底，将半导体衬底沟槽210底部残留的离子或者结晶缺陷分子键打断，并使其中的残留离子析出；接着采用含有臭氧的水溶液清洗所述沟槽210，由臭氧清洗设备将臭氧溶解在去离子水中，以去除沟槽210中的大部分结晶缺陷或者残留的离子以及在紫外光照射过程中析出的残留离子；再采用去离子水清洗所述沟槽，清洗的目的在于去除臭氧清洗之后沟槽上残留的臭氧清洗溶液，具体工艺例如在常温状态下用去离子水进行冲洗。以实现所述目的，所述紫外光照射、臭氧清洗以及去离子水清洗中具体参数，本领域技术人员可以根据工艺需要进行选择，并不局限于某一数值。
然后，去除图案化的光刻胶层209，优选采用灰化工艺去除所述图案化的光刻胶层，以露出IO区域中的沟槽208以及沟槽208底部的热虚拟栅极氧化层202。
参照图3，其中示出了本发明的一具体实施方式的工艺流程图，具体地包括以下步骤：
步骤301提供半导体衬底，所述半导体衬底包括core区域和IO区域，所述半导体衬底具有阱和STI；
步骤302在所述半导体衬底上形成虚拟栅极氧化物层；
步骤303在虚拟栅极氧化物层上形成虚拟虚拟栅极材料层，刻蚀所述虚拟虚拟栅极材料层和虚拟栅极氧化层以形成虚拟栅极；
步骤304在所述虚拟栅极的侧壁上形成偏移侧壁；
步骤305在所述虚拟栅极的两侧执行LDD离子注入，在所述源漏区上生长应力层；
步骤306在所述偏移侧壁上形成栅极间隙壁，进行源漏离子注入，以形成源漏区，并执行应力记忆步骤；
步骤307在所述衬底上沉积接触孔蚀刻停止层，在所述接触孔蚀刻停止层上沉积层间介质层，并执行化学机械研磨；
步骤308去除core区域和IO区域的所述虚拟栅极中的虚拟栅极材料层，以形成第一沟槽；
步骤309在半导体衬底上形成图案化的光刻胶层，覆盖IO区域露出core区域；
步骤310采用SiCoNi干法刻蚀制程蚀刻去除core区域中的虚拟栅极氧化物层，以形成第二沟槽；
步骤311先采用臭氧去离子水清洗所述第二沟槽再采用稀释的氢氟酸清洗所述第二后沟槽；
步骤312去除图案化的光刻胶层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种制作半导体器件的方法，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域；
在所述第一区域和第二区域中的所述半导体衬底上形成第一虚拟栅极和第二虚拟栅极，
其中所述第一虚拟栅极和所述第二虚拟栅极包括虚拟栅极材料层和栅极氧化层；
去除所述第一虚拟栅极和所述第二虚拟栅极中的虚拟栅极材料层以露出所述栅极氧化层；
在所述半导体衬底上形成图案化的光刻胶层，所述图案化的光刻胶层覆盖所述第二区域露出所述第一区域；
去除所述第一区域中的所述栅极氧化层，以形成沟槽。
2.根据权利要求1所述的方法，其特征在于，还包括在形成所述沟槽之后采用臭氧去离子水清洗所述沟槽的步骤。
3.根据权利要求2所述的方法，其特征在于，还包括在采用所述臭氧去离子水清洗所述沟槽之后采用稀释的氢氟酸清洗所述沟槽的步骤。
4.根据权利要求1所述的方法，其特征在于，所述第一区域为核心区域，所述第二区域为输入输出区域。
5.根据权利要求1所述的方法，其特征在于，还包括在采用所述稀释的氢氟酸清洗所述沟槽之后去除所述图案化的光刻胶层的步骤。
6.根据权利要求1所述的方法，其特征在于，所述稀释的氢氟酸的溶度小于等于500:1，所述稀释的氢氟酸刻蚀的厚度小于等于10埃。
7.根据权利要求1所述的方法，其特征在于，在采用所述SiCoNi干法刻蚀制程去除所述第一区域中的所述栅极氧化层时在所述沟槽中露出的所述半导体衬底上形成富氟层。
8.根据权利要求5所述的方法，其特征在于，所述臭氧去离子水清洗步骤去除所述富氟层。
9.根据权利要求1所述的方法，其特征在于，所述臭氧去离子水清洗工艺和所述稀释的氢氟酸清洗工艺为原位工艺。
CN201310502941.0A 2013-10-22 2013-10-22 一种制作半导体器件的方法 Active CN104576535B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310502941.0A CN104576535B (zh) 2013-10-22 2013-10-22 一种制作半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310502941.0A CN104576535B (zh) 2013-10-22 2013-10-22 一种制作半导体器件的方法

Publications (2)

Publication Number Publication Date
CN104576535A true CN104576535A (zh) 2015-04-29
CN104576535B CN104576535B (zh) 2017-10-20

Family

ID=53092259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310502941.0A Active CN104576535B (zh) 2013-10-22 2013-10-22 一种制作半导体器件的方法

Country Status (1)

Country Link
CN (1) CN104576535B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935635A (zh) * 2015-12-30 2017-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN111747374A (zh) * 2019-03-27 2020-10-09 罗伯特·博世有限公司 微机械部件和形成层结构的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171910B1 (en) * 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
US20070215950A1 (en) * 2006-03-20 2007-09-20 Tomonori Aoyama Semiconductor device and manufacturing method thereof
CN103137467A (zh) * 2011-11-24 2013-06-05 联华电子股份有限公司 移除氧化层的半导体制作工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171910B1 (en) * 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
US20070215950A1 (en) * 2006-03-20 2007-09-20 Tomonori Aoyama Semiconductor device and manufacturing method thereof
CN103137467A (zh) * 2011-11-24 2013-06-05 联华电子股份有限公司 移除氧化层的半导体制作工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935635A (zh) * 2015-12-30 2017-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106935635B (zh) * 2015-12-30 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN111747374A (zh) * 2019-03-27 2020-10-09 罗伯特·博世有限公司 微机械部件和形成层结构的方法

Also Published As

Publication number Publication date
CN104576535B (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
US11855219B2 (en) Passivated and faceted for fin field effect transistor
CN101714526B (zh) 半导体元件的制造方法
KR101534946B1 (ko) 반도체 디바이스의 컨택 구조물
US7955919B2 (en) Spacer-less transistor integration scheme for high-K gate dielectrics and small gate-to-gate spaces applicable to Si, SiGe and strained silicon schemes
US9530710B2 (en) Passivation structure of fin field effect transistor
US7732344B1 (en) High selectivity etching process for metal gate N/P patterning
CN101872742A (zh) 半导体装置及其制造方法
US20220344489A1 (en) Metal Gates And Manufacturing Methods Thereof
KR101157747B1 (ko) 불소 부동태화 방법 및 장치
KR20150073834A (ko) 반도체 디바이스의 ｆｉｎ 구조물
US9502280B2 (en) Two-step shallow trench isolation (STI) process
US9997393B1 (en) Methods for fabricating integrated circuits including substrate contacts
CN103855213B (zh) 具有界面层的半导体器件及其制造方法
CN104795362A (zh) 一种制作半导体器件的方法
CN105097534B (zh) 一种制作半导体器件的方法
CN104779148A (zh) 一种制作半导体器件的方法
CN104752175A (zh) 一种制作半导体器件的方法
CN104183575A (zh) 一种半导体器件及其制备方法
CN104576535B (zh) 一种制作半导体器件的方法
CN104779146B (zh) 一种制作半导体器件的方法
CN104051245B (zh) 一种半导体器件的制备方法
CN103578946A (zh) 一种半导体器件的形成方法
CN100585816C (zh) 制作应变硅沟道金属半导体晶体管的方法
KR100639464B1 (ko) 반도체 장치 및 그 제조 방법
CN104851802A (zh) 一种半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant