CN104541450B - 具有宽共模输入范围的接收器 - Google Patents

具有宽共模输入范围的接收器 Download PDF

Info

Publication number
CN104541450B
CN104541450B CN201380039555.0A CN201380039555A CN104541450B CN 104541450 B CN104541450 B CN 104541450B CN 201380039555 A CN201380039555 A CN 201380039555A CN 104541450 B CN104541450 B CN 104541450B
Authority
CN
China
Prior art keywords
differential pair
control signal
power supply
bias current
current control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380039555.0A
Other languages
English (en)
Other versions
CN104541450A (zh
Inventor
林淑薇
谢正祥
贾法·萨弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN104541450A publication Critical patent/CN104541450A/zh
Application granted granted Critical
Publication of CN104541450B publication Critical patent/CN104541450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45224—Complementary Pl types having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45224—Complementary Pl types having parallel inputs and being supplied in parallel
    • H03F3/45233—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/498—A resistor being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45091—Two complementary type differential amplifiers are paralleled, e.g. one of the p-type and one of the n-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45092—Two current sources bias one set of two common base transistors cascaded with two other common base transistors, the common base transistors being driven complementary
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45494—Indexing scheme relating to differential amplifiers the CSC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45568—Indexing scheme relating to differential amplifiers the IC comprising one or more diodes as shunt to the input leads
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

在一个实施例中，提供一种差分放大器(130)。第一导电类型的第一差分对晶体管(132/134)和第二导电类型的第二对或晶体管(146/148)的栅极耦合到所述差分放大器的第一输入终端和第二输入终端上。第一对可调节的电源(136/138)经配置以响应于第一偏压电流控制信号来调节所述第一差分对晶体管的相应尾电流。第二对可调节的电源(152/154)经配置以响应于所述第一偏压电流控制信号来调节所述第二差分对晶体管的相应尾电流。第三对可调节的电源(142/144)经配置以响应于第二偏压电流控制信号来调节通过所述第二差分对晶体管的相应电流。

Description

具有宽共模输入范围的接收器
技术领域
本发明的实施例大体上涉及晶体管放大，且更确切地说，涉及差分放大器。
背景技术
差分放大器是接受输入端且确定所述输入端之间的差的电路。典型的差分放大器采用两个输入端并且产生表示所述两个输入端之间的电压差的信号。多个电路使用差比较器，例如，模/数转换器(ADC)或收发器电路。
差分放大器通常用于通信系统中以传送不同电路之间的信号。出于抗噪音的原因，大多数通信标准利用差分信号。在差分信号中，数据以差分电压的形式跨越两个节点进行传输。
理想的差分放大器仅放大两个输入端之间的电压差。两个输入端共用的电压理想地受到排斥。然而，由于不同通信标准，各种发射器采用的共模电压可以在不同发射器之间大幅变化。例如，一些标准指定范围在700mV与1300mV之间的高共模电压。另一方面，一些标准指定(例如)范围在145mV与350mV之间的低共模电压。为了容纳这些各种差分传输电路，柔性接收器设计需要能够接受地面(0mV)与终端电压(约1200mV)之间的不同共模电压。
一些前述方法实施输入信号线上的片上AC耦合电容器，以提供输入终端与接收器电路之间的电容隔离。电容隔离使接收器的输入共模电压能够独立于输入终端的共模电压进行设置。然而，如果在通信标准/协议，例如，快速通道互联(QPI)中需要DC耦合，其中接收器不需要AC耦合电容器直接连接到发射器上，则输入共模电压可以不独立地进行调节。在到达接收器的模拟前端之前，从发射器产生的信号行进穿过底板/电缆，所述底板/电缆通常是有损耗的且具有低通滤波器的性质，其中高频组分被减弱并且低频信号基本上不受影响。传输还引起符号间干扰(ISI)，其中当随机符号的序列进行传输时，电流符号将对相邻符号产生影响。因此，通过接收器处理的信号的垂直眼开程度减小并且系统的误码率降低。
本发明的一个或多个实施例可以解决以上问题中的一者或多者。
发明内容
在一个实施例中，提供差分放大器。第一导电类型的第一差分对晶体管具有耦合到差分放大器的第一和第二输入终端上的栅极。第二导电类型的第二差分对晶体管具有耦合到第一和第二输入终端上的栅极。第一对可调节的电源耦合到第一差分对晶体管上，并且经配置以响应于第一偏压电流控制信号来调节第一差分对晶体管的相应尾电流。第二对可调节的电源耦合到第二差分对晶体管上，并且经配置以响应于第一偏压电流控制信号来调节第二差分对晶体管的相应尾电流。第三对可调节的电源耦合到第二差分对晶体管上，并且经配置以响应于第二偏压电流控制信号来调节通过第二差分对晶体管的相应电流。
在另一实施例中，提供模拟前端电路。模拟前端电路包含第一静电放电电路，所述第一静电放电电路具有用于从传输媒体接收差分信号的输入端。终端电阻器耦合到第一静电放电电路的差分输出端上，并且经配置以使模拟前端的阻抗与传输媒体的阻抗匹配。包含差分放大器电路的均衡电路经耦合以从终端电阻器的差分输出端接收差分信号。差分放大器电路包含NMOS差分对，所述NMOS差分对具有连接到终端电阻器的差分输出端上的输入端。所述NMOS差分对经配置以接收差分信号并且使用高共模电压放大所述差分信号。在操作期间，NMOS差分对响应于第一偏压电流控制信号以由第一对可调节的电源加偏压。
差分放大器电路还包含PMOS差分对，所述PMOS差分对具有连接到终端电阻器的差分输出端上的输入端。所述PMOS差分对经配置以接收差分信号并且使用低共模电压放大所述差分信号。在操作期间，PMOS差分对响应于第一偏压电流控制信号以由第二对可调节的电源加偏压，并且根据第二偏压电流控制信号以由第三对可调节的电源加偏压。差分放大器电路包含控制电路，所述控制电路经配置以当在低共模下操作时，启用PMOS差分对的操作并且停用NMOS差分对的操作。控制电路进一步经配置以当在高共模下操作时，启用NMOS差分对的操作并且停用PMOS差分对的操作。
在又另一实施例中，提供放大差分信号的方法。将差分信号提供到PMOS差分对的输入端以及NMOS差分对的输入端。响应于指示高共模的共模控制信号，通过根据第一偏压电流控制信号以由第一对可调节的电源对NMOS差分对加偏压而启用NMOS差分对，并且PMOS差分对被停用。响应于指示低共模的共模控制信号，通过根据第一偏压电流控制信号以由第二对可调节的电源对PMOS差分对加偏压并且根据第二偏压电流控制信号以由第三对可调节的电源对PMOS差分对加偏压而启用PMOS差分对，并且NMOS差分对被停用。
应了解，各种其他实施例在具体实施方式以及随后的权利要求书中进行阐述。
附图说明
在审阅以下详细描述后并且在参考图式后，本发明的各种方面以及优点将变得显而易见，在所述图式中：
图1示出根据一个或多个实施例配置的差分放大器的框图；
图2示出可用于产生偏压电流控制信号并且启用和停用图1中示出的PMOS差分对和NMOS差分对的偏压电流控制电路和共模控制电路；
图3示出根据一个或多个实施例的可用于产生P-偏压和C-偏压的偏压电流控制信号的电流镜；
图4示出根据一个或多个实施例实施的实例模拟前端电路的框图；以及
图5是可经实施以包含符合一个或多个实施例的收发器电路的实例可编程集成电路的框图。
具体实施方式
由于不同通信标准，共模电压可以在不同发射器之间大幅变化。例如，一些标准使用高共模电压，而其他标准使用低共模电压。为了容纳这些各种差分传输电路，柔性接收器设计需要能够处理具有不同共模电压的信号。
一个或多个实施例提供经配置以在宽共模输入范围内操作的差分放大器。差分放大器通过并联连接的互补PMOS和NMOS源极退化的差分对来实施。差分对中的每一者经配置以在一部分的共模范围内比较差分输入信号。举例来说，PMOS差分对可以经配置以比较具有低共模电压的信号，并且NMOS差分对可以经配置以比较具有高共模电压的信号。横跨共享电阻器负载对两个差分对的输出电流路径求和，以提供在宽共模输入范围内的差分比较。
图1示出根据一个或多个实施例配置的差分放大器130的框图。差分放大器包含NMOS差分对晶体管132和134，用于比较具有高共模电压的输入差分信号，并且包含PMOS差分对晶体管146和148，用于比较具有低共模电压的输入差分信号。
NMOS差分对的晶体管132和134由相应差分输入(Vin)驱动并且通过偏压晶体管136和138产生相应尾电流。尾电流之间的差表示接收到的差分输入的电压差。由于电流穿过电阻器166和168，根据尾电流的差产生电压差(Vout)。电阻器166和168还用作NMOS差分对晶体管132和134的电源。由NMOS差分对的晶体管132和134产生的尾电流由分别通过NMOS晶体管136和138实施的第一对可调节的电源加偏压。通过调节晶体管的栅极电压对电流进行调节。
PMOS差分对的晶体管146和148由相应差分输入(Vin)驱动并且产生相应尾电流。PMOS差分对的晶体管146和148的尾电流由分别通过NMOS偏压晶体管152和154实施的第二对可调节的电源加偏压。通过PMOS差分对的晶体管132和134的电流还由分别通过PMOS晶体管142和144实施的第三对可调节的电源加偏压。
在操作期间，可选择地启用PMOS和NMOS差分对以提供高共模电压或低共模电压的差分比较。通过三组偏压电流控制信号(N-偏压、P-偏压和C-偏压)来启用/停用PMOS和NMOS差分对。如先前所指出，NMOS差分对132和134用于比较具有高共模电压的差分信号，并且PMOS差分对146和148用于比较具有低共模电压的信号。
当经操作以接收高共模信号时，相对于由恒跨导偏压电路产生的偏压电流控制信号(N-偏压)而对偏压晶体管136和138加偏压。由于所述偏压，输入信号集中在NMOS晶体管132和134的饱和操作范围内。恒跨导偏压对NMOS差分对提供跨越晶体管的所有工艺-变化-温度(PVT)拐点的恒定增益。PMOS差分对(146和148)通过从操作偏压晶体管142、144、152和154及级联晶体管162和164的栅极移除P-偏压和C-偏压而被停用。通过镜射N-偏压偏压电流控制信号来产生P-偏压和C-偏压的偏压电流控制信号。P-偏压和C-偏压信号从操作偏压晶体管的栅极的移除使晶体管能够在开路状态下操作，这防止电流穿过PMOS差分对(146和148)。如上文所指出，在此模式下，由于由NMOS差分对的晶体管132和134产生的尾电流穿过电阻器166和168，因此产生电压差(Vout)。
当经操作以放大具有低共模电压的信号时，NMOS差分对通过从偏压晶体管136和138的栅极移除N-偏压而被停用。N-偏压信号从晶体管的栅极的移除使晶体管能够在开路状态下操作，这防止电流穿过NMOS差分对(132和134)。PMOS差分对的偏压晶体管152和154由N-偏压信号加偏压。P-偏压用于偏压晶体管142和144，以将输入信号(Vin)集中在PMOS差分对146和148的饱和操作范围内。由于通过镜射恒跨导N-偏压信号来产生P-偏压，因此PMOS差分对还将呈现恒跨导性能。
提供级联晶体管162和164以将PMOS差分对的输出端耦合到差分放大器(Vout)的输出端，并且在通过C-偏压信号加偏压，操纵PMOS差分对的尾电流通过电阻器166和168以产生差分电压(Vout)。基线电流流过电阻器166和168、流过级联晶体管162和164并且流过偏压晶体管152和154，而到达地电压。由于偏压晶体管152和154的固定偏压电流，因此穿过电阻器166和168的电流与由PMOS差分对146和148产生的尾电流成反比。以此方式，PMOS差分对的尾电流被转换成电压差(Vout)。
对于PMOS和NMOS差分对中的每一者，通过连接在差分对晶体管的源终端之间的相应退化电阻器170和172来调节增益。退化电阻器170和172的电阻负载可在操作期间经由增益控制信号(未示出)动态地进行调节，以控制差分对的高频增益。退化电阻器还可用于调节差分对的零频。在一些实施例中，可包含零频调节电路以除了由退化电阻器170和172提供的调节之外，还提供对零频的进一步调节。在一个实施方案中，如图1所示，零频调节电路包含耦合在地面电压与NMOS和PMOS差分对132、134、146和148的相应源极之间的四个可编程电容器182、184、186和188。电容器的电容可经由相应电容控制信号(例如)进行调节，以调节差分放大器的零频。
为了避免差输出中的失真或噪音，一些实施例可包含增益控制电路(未示出)，所述增益控制电路经配置以基于来自监视电路的反馈而自动地调节增益以维持稳定的总体增益。例如，这可通过数字反馈回路来实现。数字信号产生所谓的信号眼，其通过单元间隔中的所有信号波形的集合产生。信号眼可用于确定将用于均衡器中的最佳增益。增益变化引起信号振幅变化，其会改变后均衡信号眼的垂直尺寸。输出信号眼尺寸的后均衡与所需目标信号眼相比较。比较结果随后经受数字滤波以确定增益调节的所需量。随后产生控制信号以调节正操作的差分对的增益。此种类的回路通常称为自动增益控制(AGC)回路或变量增益放大器(VGA)回路。本领域的技术人员将认识到，本领域中已知的其他AGC方法可以适合于在本发明的一个或多个实施例中使用。
图2示出可用于产生偏压电流控制信号并且启用和停用图1中示出的PMOS差分对和NMOS差分对的偏压电流控制电路和共模控制电路。偏压控制电路220包含经配置以产生N-偏压的偏压电流控制信号的恒跨导(GM)偏压电路222。第一偏压产生器224镜射N-偏压电压以产生P-偏压的偏压电流控制信号。第二偏压产生器226镜射N-偏压电压以产生C-偏压的偏压电流控制信号。偏压电流控制信号选择性地被施加到偏压和级联晶体管或从偏压和级联晶体管移除，以启用或停用NMOS和PMOS差分对，如所描述。偏压电流控制信号通过开关230、232、234和236选择性地被施加到偏压和级联晶体管或从偏压和级联晶体管移除，所述开关由PMOS_EN和NMOS_EN启用信号控制。PMOS_EN和NMOS_EN启用信号通过共模控制电路210进行调节，以针对高共模或低共模来配置图1中示出的差分放大器。
为了在高共模下操作差分放大器，控制电路210设定NMOS_EN以闭合开关230并且设定PMOS_EN以断开232、234和236。因此，图1的偏压晶体管136和138由N-偏压信号加偏压以启用NMOS差分对132和134的操作，并且偏压电流控制信号从晶体管142、144、152、154、162和164移除以停用PMOS差分对146和148。相反地，为了在低共模下操作差分放大器，控制电路设定NMOS_EN以断开开关230并且设定PMOS_EN以闭合开关232、234和236。因此，N-偏压信号从晶体管136和138移除以停用NMOS差分对132和134，并且偏压电流控制信号被传递到晶体管142、144、152、154、162和164以启用PMOS差分对146和148。
图3示出根据一个或多个实施例的可用于产生P-偏压和C-偏压信号的电流镜。P-偏压产生器302经配置以通过镜射N-偏压信号产生P-偏压信号，并且可用于实施图2中示出的第一产生器224。NMOS晶体管306传送根据N-偏压信号的电流。PMOS晶体管304连接到电阻器上，以产生足以匹配由NMOS晶体管306传送的电流的栅极电压。PMOS晶体管304的栅极电压用作P-偏压信号。
级联偏压产生器310经配置以通过镜射N-偏压信号来产生C-偏压信号，并且可用于实施图2中示出的第二偏压产生器226。NMOS晶体管310传送根据N-偏压信号的电流。NMOS晶体管308连接到电阻器上，以产生足以匹配由NMOS晶体管310传送的电流的栅极电压。NMOS晶体管308的栅极电压用作C-偏压信号。
图4示出根据本发明的若干实施例实施的模拟前端电路的实例的框图。在此实例中，通过初级静电放电(ESD)电路404接收和处理差分信号。在传输媒体上出现突然的不需要电流的情况下，ESD电路404防止对模拟前端造成损害。在此实例中，使用每一信号线的一对串联连接的二极管实施初级ESD电路404。每一对串联连接的二极管串联连接在地面电压与终端电压之间。信号线连接在两个二极管之间。如果信号线上的电压超过终端电压，则二极管对中的第一者将电流从信号线传送到终端电压供应线以减小信号线的电压。相反地，如果信号线上的电压小于地面电压，则二极管对中的第二者将电流从地面电压线传送到信号线以增加信号线的电压。
终端电阻器406包含在初级ESD电路404后面。终端电阻器406使模拟前端的阻抗与传输媒体的阻抗匹配并且将信号反射最小化。在此实例中，使用无源终端电阻器电路来匹配阻抗。不同的应用程序可能需要不同类型的终端电阻。在一些应用程序(例如，以太网)中，电阻器被提供于信号线与地面电压之间。在一些其他的应用程序(例如，SCSI)中，电阻器被提供于终端电压与信号线之间。在此实例中，终端电阻器406包含开关，所述开关可经编程以视特定应用程序的需要将电阻器连接到任一终端电压、地面、可编程共模电压(Vp)，或不连接(Hi-Z)。
次级有源ESD电路408连接在终端电阻器后面以进一步保护电路免受静电脉冲。用差分放大器电路(差分对414和416)实施的均衡电路412接收和处理来自次级有源ESD 408的信号。均衡电路412独立于输入共模电压而产生接收到的差分输入的差。如上文所论述，均衡电路412包含如上文所论述实施的一对PMOS和NMOS差分对414和416。PMOS差分对414提供具有低共模电压的差分信号的比较，并且NMOS差分对416提供具有高共模电压的差分信号的比较。
在一些实施例中，均衡电路412可以实施为多级连续时间线性均衡器(CTLE)。例如，在一个实施例中，多级CTLE可以使用三个差分放大器级来实施，其中的第二和第三级仅包含NMOS差分对416，如上文所论述。第一级经配置以提供输入共模调节和高频信号增强，第二级经配置以提供长的尾部抵消，并且第三级经配置以调节信号的增益。
由于共模的可配置性，一个或多个实施例被认为特别地适合于可编程IC，所述可编程IC可用于利用不同通信标准和输入共模电压的不同应用程序中。
图5是实例可编程集成电路的框图。可编程IC可包含用于输入和输出通信的多个收发器。可以使用如上文所论述的差分放大器来实施收发器电路的模拟前端，以使输入共模能在宽共模范围中进行配置。
FPGA可在阵列中包含若干不同类型的可编程逻辑块。例如，图5说明包含大量不同可编程单元片的FPGA架构(500)，所述可编程单元片包含数千兆位收发器(MGT)501、可配置逻辑块(CLB)502、随机存取存储器块(BRAM)503、输入/输出块(IOB)504、配置和定时逻辑(CONFIG/CLOCKS)505、数字信号处理块(DSP)506、专用输入/输出块(I/O)507(例如，时钟端口)以及其他可编程逻辑508，例如，数字时钟管理器、模/数转换器、系统监控逻辑等。一些FPGA还包含专用处理器块(PROC)510以及内部和外部重配置端口(未示出)。
在一些FPGA中，每个可编程单元片包含的可编程互连元件(INT)511具有往返每个邻近单元片中的对应互连元件的标准化连接。因此，结合在一起的可编程互连元件形成用于所说明的FPGA的可编程互连结构。可编程互连元件INT 511还包含往返同一单元片内的可配置逻辑元件(CLE)的连接，如通过包含在图5的顶部处的实例示出。
例如，CLB 502可以包含可经编程以实施用户逻辑的可配置逻辑元件CLE512加上单个可编程互连元件INT 511。BRAM 503还可包含除一个或多个可编程互连元件之外的BRAM逻辑元件(BRL)513。通常，包含在单元片中的互连元件的数目取决于单元片的高度。在描绘的实施例中，BRAM单元片具有与五个CLB相同的高度，但也可使用其他数目(例如，四个)。除适当数目的可编程互连元件之外，DSP单元片506还可包含DSP逻辑元件(DSPL)514。除可编程互连元件INT 511的一个实例之外，IOB 504还可包含(例如)输入/输出逻辑元件(IOL)515的两个实例。所属领域的技术人员将清楚，连接到(例如)I/O逻辑元件515上的实际I/O接合焊盘使用在各种所说明的逻辑块上分层的金属来制造，并且通常不局限于输入/输出逻辑元件515的区域。
在所描绘的实施例中，(在图5中以阴影示出)裸片的中心附近的柱状区域用于配置、时钟以及其他控制逻辑。从此列延伸的水平区域509用于横跨FPGA的宽度来分配时钟和配置信号。
利用图5中所说明的架构的一些FPGA包含额外的逻辑块，其破坏了组成一大部分所述FPGA的规则柱状结构。所述额外的逻辑块可以是可编程块和/或专用逻辑。例如，图5中所示的处理器块PROC 510跨越CLB和BRAM的若干个列。
应注意，图5意图仅说明示例性FPGA架构。一列中逻辑块的数目、列的相对宽度、列的数目以及排序、包含在列中的逻辑块的类型、逻辑块的相对大小，以及包含在图5顶部处的互连/逻辑实施方案仅仅为示例性的。例如，在实际的FPGA中，任何出现CLB的地方通常包含一个以上相邻列的CLB，以便于用户逻辑的有效实施。
关于FPGA描述一个或多个实施例。然而，所属领域的技术人员将理解，基于易失性和非易失性技术，本发明可以通过不同FPGA架构、FPGA以外的其他类型的可编程逻辑装置(PLD)、包含可编程逻辑电路和/或适合于各种应用程序要求的集成电路来实施。
一个或多个实施例被认为可适用于利用差分放大器电路的多种应用程序。通过考虑本文中所揭示的本发明的说明书以及实践，其他方面和特征对于所属领域的技术人员而言将是显而易见的。希望的是仅将说明书和所说明的实施例视作实例，其中本发明的真实范围由所附的权利要求来指出。

Claims (13)

1.一种差分放大器，其包括：
第一输入终端和第二输入终端；
第一差分对晶体管，其具有第一导电类型及分别耦合到所述第一输入终端和所述第二输入终端上的栅极；
第二差分对晶体管，其具有第二导电类型及分别耦合到所述第一输入终端和所述第二输入终端上的栅极，并且其中所述第一差分对为NMOS差分对及所述第二差分对为PMOS差分对；
第一对可调节的电源，其耦合到所述第一差分对晶体管上，并且经配置以响应于第一偏压电流控制信号来调节所述第一差分对晶体管的相应尾电流；
第二对可调节的电源，其耦合到所述第二差分对晶体管上，并且经配置以响应于所述第一偏压电流控制信号来调节所述第二差分对晶体管的相应尾电流；
第三对可调节的电源，其耦合到所述第二差分对晶体管上，并且经配置以响应于第二偏压电流控制信号来调节通过所述第二差分对晶体管的相应电流；以及
控制电路，其经配置以：
响应于指示高共模的信号，
通过响应于所述第一偏压电流控制信号而利用所述第一对可调节的电源对所述第一差分对晶体管加偏压，以启用所述第一差分对晶体管的操作，及
通过将所述第一偏压电流控制信号与所述第三对可调节的电源断开，将所述第二偏压电流控制信号与所述第二对可调节的电源断开，以停用所述第二差分对晶体管的操作；并且
响应于指示低共模的所述信号，
通过响应于所述第一偏压电流控制信号而利用所述第二对可调节的电源对所述第二差分对晶体管加偏压及响应于所述第二偏压电流控制信号而利用所述第三对可调节的电源对所述第二差分对晶体管加偏压，以启用所述第二差分对晶体管的操作，及
通过将所述第一偏压电流控制信号与所述第一对可调节的电源断开，以停用所述第一差分对晶体管的操作。
2.根据权利要求1所述的差分放大器，其进一步包括恒跨导偏压产生器，所述恒跨导偏压产生器耦合到所述第一对可调节的电源和所述第二对可调节的电源上，并且经配置以产生所述第一偏压电流控制信号。
3.根据权利要求1或2所述的差分放大器，其进一步包括偏压产生电路，所述偏压产生电路耦合到所述第三对可调节的电源上，并且经配置以根据所述第一偏压电流控制信号产生所述第二偏压电流控制信号。
4.根据权利要求1或2所述的差分放大器，其中：
所述第一差分对晶体管中的第一晶体管具有漏极和源极，所述漏极经耦合以从第一电源接收电流并且耦合到所述差分放大器的第一输出终端上，并且所述源极耦合到所述第一对可调节的电源中的第一者上；
所述第一差分对晶体管中的第二晶体管具有漏极和源极，所述漏极经耦合以从第二电源接收电流并且耦合到所述差分放大器的第二输出终端上，并且所述源极耦合到所述第一对可调节的电源中的第二者上；
所述第二差分对晶体管中的第一晶体管具有耦合到所述第三对可调节的电源中的第一者上的源极，并且具有耦合到所述第二对可调节的电源中的第一者上的漏极；以及
所述第二差分对晶体管中的第二晶体管具有耦合到所述第三对可调节的电源中的第二者上的源极，并且具有耦合到所述第二对可调节的电源中的第二者上的漏极。
5.根据权利要求4所述的差分放大器，其进一步包括：
第一MOSFET，所述第一MOSFET耦合在所述第二差分对晶体管中的所述第一晶体管的所述漏极与所述差分放大器的所述第一输出终端之间，所述第一MOSFET具有经耦合以接收第三偏压电流控制信号的栅极；以及
第二MOSFET，所述第二MOSFET耦合在所述第二差分对晶体管中的所述第二晶体管的所述漏极与所述差分放大器的所述第二输出终端之间，所述第二MOSFET具有经耦合以接收第三偏压电流控制信号的栅极。
6.根据权利要求5所述的差分放大器，其中所述控制电路进一步经配置以响应于指示所述高共模的所述信号，将所述第三偏压电流控制信号与所述第一MOSFET和所述第二MOSFET的所述栅极断开。
7.根据权利要求4所述的差分放大器，其进一步包括：
第一可编程电阻器，其耦合在所述第一差分对晶体管的所述源极之间；以及
第二可编程电阻器，其耦合在所述第二差分对晶体管的所述源极之间，所述第一可编程电阻器和所述第二可编程电阻器经配置以响应于增益控制信号来调节所述差分放大器的增益和频率响应。
8.根据权利要求4所述的差分放大器，其进一步包括∶
零频调节电路，其耦合到所述第一差分对晶体管和所述第二差分对晶体管上，所述零频调节电路经配置以响应于频率控制信号来调节所述差分放大器的零频。
9.根据权利要求8所述的差分放大器，其中所述零频调节电路包含耦合在所述第一差分对晶体管和所述第二差分对晶体管的相应源极与地面电压之间的第一可编程电容器、第二可编程电容器、第三可编程电容器和第四可编程电容器。
10.根据权利要求1或2所述的差分放大器，其进一步包括终端电阻器电路，所述终端电阻器电路耦合在所述第一输入终端和所述第二输入终端之间。
11.根据权利要求1或2所述的差分放大器，其进一步包括静电放电电路，所述静电放电电路耦合到所述第一输入终端和所述第二输入终端上。
12.一种放大差分信号的方法，其包括：
将所述差分信号提供到PMOS差分对的输入端；
将所述差分信号提供到NMOS差分对的输入端；
响应于指示高共模的共模控制信号：
响应于第一偏压电流控制信号，通过由第一对可调节的电源对所述NMOS差分对加偏压，而启用所述NMOS差分对；并且
通过从第二对可调节的电源移除所述第一偏压电流控制信号及从第三对可调节的电源移除第二偏压电流控制信号，以停用所述PMOS差分对；以及
响应于指示低共模的所述共模控制信号；
响应于所述第一偏压电流控制信号，通过由所述第二对可调节的电源对所述PMOS差分对加偏压，并且响应于所述第二偏压电流控制信号，通过由所述第三对可调节的电源对所述PMOS差分对加偏压，而启用所述PMOS差分对；并且
通过从所述第一对可调节的电源移除所述第一偏压电流控制信号，以停用所述NMOS差分对。
13.根据权利要求12所述的方法，其进一步包括：
响应于指示所述低共模的所述共模控制信号，通过将第三偏压电流控制信号施加到一对晶体管上，而利用所述一对晶体管将所述PMOS差分放大器的第一输出端和第二输出端分别耦合到所述NMOS差分放大器的第一输出端和第二输出端上；以及
响应于指示所述高共模的所述共模控制信号，通过从一对晶体管中移除所述第三偏压电流控制信号，而利用所述一对晶体管将所述PMOS差分放大器的所述第一输出端和所述第二输出端与所述NMOS差分放大器的所述第一输出端和所述第二输出端断开。
CN201380039555.0A 2012-07-27 2013-03-21 具有宽共模输入范围的接收器 Active CN104541450B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/560,944 2012-07-27
US13/560,944 US9306509B2 (en) 2012-07-27 2012-07-27 Receiver having a wide common mode input range
PCT/US2013/033381 WO2014018124A1 (en) 2012-07-27 2013-03-21 Receiver having a wide common mode input range

Publications (2)

Publication Number Publication Date
CN104541450A CN104541450A (zh) 2015-04-22
CN104541450B true CN104541450B (zh) 2016-08-24

Family

ID=49994655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380039555.0A Active CN104541450B (zh) 2012-07-27 2013-03-21 具有宽共模输入范围的接收器

Country Status (6)

Country Link
US (1) US9306509B2 (zh)
EP (1) EP2878079B1 (zh)
JP (1) JP5938147B2 (zh)
KR (1) KR101911134B1 (zh)
CN (1) CN104541450B (zh)
WO (1) WO2014018124A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887552B2 (en) * 2013-03-14 2018-02-06 Analog Devices, Inc. Fine timing adjustment method
US9325489B2 (en) * 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
US9680528B2 (en) * 2014-10-28 2017-06-13 Nxp B.V. Communication between capacitive-isolated devices
JP6688986B2 (ja) * 2015-08-18 2020-04-28 パナソニックＩｐマネジメント株式会社 信号伝送回路
US9680418B2 (en) * 2015-11-13 2017-06-13 Qualcomm Incorporated Variable gain amplifier with improved power supply noise rejection
CN106959716B (zh) * 2016-01-12 2019-08-27 中芯国际集成电路制造(上海)有限公司 参考电压发生装置
US9602314B1 (en) * 2016-02-10 2017-03-21 Nxp Usa, Inc. Communications receiver equalizer
US9806915B1 (en) * 2016-06-27 2017-10-31 Xilinx, Inc. Circuit for and method of receiving an input signal
JP6682470B2 (ja) 2017-03-23 2020-04-15 株式会社東芝 増幅器
US10845440B2 (en) * 2017-03-27 2020-11-24 Waveguide Corporation Programmable gain amplifier with linear in dB gain control
US9966908B1 (en) * 2017-06-02 2018-05-08 Xilinx, Inc. Circuit for and method of implementing a differential input receiver
JP2019012949A (ja) * 2017-06-30 2019-01-24 ルネサスエレクトロニクス株式会社 半導体装置
KR102438388B1 (ko) * 2017-08-24 2022-08-31 삼성전자주식회사 신호 증폭기, 및 이를 포함하는 신호 수신 회로와 장치
JP7081783B2 (ja) * 2017-10-06 2022-06-07 ザインエレクトロニクス株式会社 増幅回路
US10742227B1 (en) * 2019-02-25 2020-08-11 Intel Corporation Differential source follower with current steering devices
US10796665B1 (en) * 2019-05-07 2020-10-06 Novatek Microelectronics Corp. Control apparatus for driving display panel and method thereof
US11251760B2 (en) * 2020-05-20 2022-02-15 Analog Devices, Inc. Amplifiers with wide input range and low input capacitance
US11355927B2 (en) * 2020-07-22 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for operating the same
US20220200642A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Communication device
US11418154B1 (en) * 2021-06-30 2022-08-16 Texas Instruments Incorporated Biasing technique for an operational amplifier
CN115426000B (zh) * 2022-08-31 2023-07-04 集益威半导体(上海)有限公司 模拟接收前端电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977828A (en) * 1997-12-12 1999-11-02 Nortel Networks Corporation Multiple-tail transconductance switchable gain amplifer
CN1436400A (zh) * 2000-04-12 2003-08-13 英特尔公司 一个高增益、很宽共模范围、自偏置运算放大器
US6882224B1 (en) * 2003-04-03 2005-04-19 Xilinx, Inc. Self-biasing for common gate amplifier
CN101427461A (zh) * 2004-07-26 2009-05-06 德州仪器公司 可编程的低噪声放大器及方法
US8222967B1 (en) * 2009-12-22 2012-07-17 Altera Corporation Receiver equalizer circuitry having wide data rate and input common mode voltage ranges

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706036A (en) * 1986-12-22 1987-11-10 Motorola, Inc. Differential amplifier having ratioed load devices
JP2892287B2 (ja) * 1994-02-04 1999-05-17 松下電器産業株式会社 演算増幅器
KR100372633B1 (ko) * 2000-07-20 2003-02-17 주식회사 하이닉스반도체 오프셋 전압을 갖는 비교기
JP3970623B2 (ja) * 2001-02-28 2007-09-05 シャープ株式会社 可変利得増幅器
US6617926B2 (en) * 2001-06-29 2003-09-09 Intel Corporation Tail current node equalization for a variable offset amplifier
US6642788B1 (en) * 2001-11-05 2003-11-04 Xilinx, Inc. Differential cascode amplifier
US6696894B1 (en) * 2002-06-12 2004-02-24 Analog Devices, Inc. Operational amplifier with independent input offset trim for high and low common mode input voltages
JP3920236B2 (ja) * 2003-03-27 2007-05-30 Ｎｅｃエレクトロニクス株式会社 差動増幅器
US9178503B2 (en) 2010-05-28 2015-11-03 Xilinx, Inc. Differential comparator circuit having a wide common mode input range

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977828A (en) * 1997-12-12 1999-11-02 Nortel Networks Corporation Multiple-tail transconductance switchable gain amplifer
CN1436400A (zh) * 2000-04-12 2003-08-13 英特尔公司 一个高增益、很宽共模范围、自偏置运算放大器
US6882224B1 (en) * 2003-04-03 2005-04-19 Xilinx, Inc. Self-biasing for common gate amplifier
CN101427461A (zh) * 2004-07-26 2009-05-06 德州仪器公司 可编程的低噪声放大器及方法
US8222967B1 (en) * 2009-12-22 2012-07-17 Altera Corporation Receiver equalizer circuitry having wide data rate and input common mode voltage ranges

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 1.0625-14.025Gb/s Multi-Media Transceiver With Full-Rate Source-Series-Terminated Transmit Driver and Floating-Tap Decision-Feedback Equalizer in 40nm CMOS;Freeman Zhong 等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20111231;第46卷(第12期);第3126-3139页 *

Also Published As

Publication number Publication date
CN104541450A (zh) 2015-04-22
JP5938147B2 (ja) 2016-06-22
KR20150039786A (ko) 2015-04-13
KR101911134B1 (ko) 2018-10-23
EP2878079B1 (en) 2017-12-06
US20140029143A1 (en) 2014-01-30
EP2878079A1 (en) 2015-06-03
US9306509B2 (en) 2016-04-05
WO2014018124A1 (en) 2014-01-30
JP2015523040A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
CN104541450B (zh) 具有宽共模输入范围的接收器
US10536178B2 (en) High speed receivers circuits and methods
TWI487273B (zh) 數位控制功率放大器以及數位控制功率放大器單元
TWI646780B (zh) 轉送之時脈抖動的縮減技術
US9178563B2 (en) Voltage regulator for a serializer/deserializer communication application
CN209676271U (zh) 连续时间线性均衡器电路和通信系统
CN104756452A (zh) 具有集成采样器的开关式连续时间线性均衡器
US8493248B2 (en) Transforming circuit and system between parallel data and serial data
CN105553428B (zh) 一种运算放大器动态供电电路及供电方法
CN106027034A (zh) 螺纹钢生产线自动计数装置
CN103187940B (zh) 一种可编程放大器及一种接收机
CN105027430A (zh) 加重电路
WO2005006540A1 (en) Apparatus, amplifier, system and method for receiver equalization
US11394376B2 (en) Crosstalk cancellation circuit, transmitter, and transmission and reception system
CN101430569A (zh) 直流偏移校正装置及方法
CN102340301A (zh) 直流电压偏移消除电路及系统
CN109684670A (zh) 一种高频时钟扇出器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant